JPS60178555A - 共通バス障害検知方式 - Google Patents
共通バス障害検知方式Info
- Publication number
- JPS60178555A JPS60178555A JP59033546A JP3354684A JPS60178555A JP S60178555 A JPS60178555 A JP S60178555A JP 59033546 A JP59033546 A JP 59033546A JP 3354684 A JP3354684 A JP 3354684A JP S60178555 A JPS60178555 A JP S60178555A
- Authority
- JP
- Japan
- Prior art keywords
- bus
- signal
- common bus
- common
- address
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
- G06F11/0751—Error or fault detection not based on redundancy
- G06F11/0754—Error or fault detection not based on redundancy by exceeding limits
- G06F11/0757—Error or fault detection not based on redundancy by exceeding limits by exceeding a time limit, i.e. time-out, e.g. watchdogs
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
- G06F13/4208—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a system bus, e.g. VME bus, Futurebus, Multibus
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Quality & Reliability (AREA)
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
技術分野
本発明は、共通バス方式を採用したマイクロ・コンピュ
ータ応用システムに関し、特に共通バスに起因する故障
内容を判断する方式に関するものである。
ータ応用システムに関し、特に共通バスに起因する故障
内容を判断する方式に関するものである。
従来技術
従来の高機能化されたマイクロ・コンピュータ応用シス
テｌｚには、共通バス１１式（例えば、マルチパス：
ＴＥＥＥ−７９６バス等）が多く用いられている。第１
図は、上記共通バス方式を用いたシステムの構成例であ
る。１はマイクロ・コンピュータ、２はメモリ、３はデ
ィスク・コン］−ローラ、４はスキャナ・インタフェー
ス、５°は通（目制御インタフェース、６はバス使用権
優先順位決定回路、７はディスク、８は画像読取装置（
スキャナ）、９は他システＡ、３１はアドレス・バス、
３２はデータバス、３３はコントロール・バスである。
テｌｚには、共通バス１１式（例えば、マルチパス：
ＴＥＥＥ−７９６バス等）が多く用いられている。第１
図は、上記共通バス方式を用いたシステムの構成例であ
る。１はマイクロ・コンピュータ、２はメモリ、３はデ
ィスク・コン］−ローラ、４はスキャナ・インタフェー
ス、５°は通（目制御インタフェース、６はバス使用権
優先順位決定回路、７はディスク、８は画像読取装置（
スキャナ）、９は他システＡ、３１はアドレス・バス、
３２はデータバス、３３はコントロール・バスである。
第１図において、共通バスは、アドレス・バス３＋、デ
ータバス３２およびコン１〜ロール・バス３３からなる
。Ｆ記共通バスに接続されているマイクロ・コンピュー
タｌ、デ、イスク・コントローラ３、スキャナ・インタ
フェース４および通（ｇ制御インタフェース５はバスマ
スタ、つまりバスを優先的に使用できる機器であり、ま
たメモ＋１２はパススレーブ、−）まりバス使用順位の
低い機）１１９であり、バス使用権優先順位決定回路６
は、各バスマスクが共通バスを要求したとき、前もって
定めた優先順位に従って、１つのバスマスタに″使用許
可′°を与える機能を有するものである。
ータバス３２およびコン１〜ロール・バス３３からなる
。Ｆ記共通バスに接続されているマイクロ・コンピュー
タｌ、デ、イスク・コントローラ３、スキャナ・インタ
フェース４および通（ｇ制御インタフェース５はバスマ
スタ、つまりバスを優先的に使用できる機器であり、ま
たメモ＋１２はパススレーブ、−）まりバス使用順位の
低い機）１１９であり、バス使用権優先順位決定回路６
は、各バスマスクが共通バスを要求したとき、前もって
定めた優先順位に従って、１つのバスマスタに″使用許
可′°を与える機能を有するものである。
コン１〜ロール・バス３３に゛′バス要求″を送出した
任意のバスマスタは、バス使用権優先順位決定回路６か
らの″゛使用許可″を受信した後、アドレス・バス３１
．データバス３２およびコントロール・バス３３上に″
データ転送信号′″を送出し、バス・スレーブ（他のバ
スマスタかメモリ２のいずれか１つ）からの゛″デデー
転送確認信号″を受信して、データ転送処理を終了する
。上記のような、データ転送処理の動作中において、共
通バスに関係する部品の故障や断線などの障害が発生し
た場合。
任意のバスマスタは、バス使用権優先順位決定回路６か
らの″゛使用許可″を受信した後、アドレス・バス３１
．データバス３２およびコントロール・バス３３上に″
データ転送信号′″を送出し、バス・スレーブ（他のバ
スマスタかメモリ２のいずれか１つ）からの゛″デデー
転送確認信号″を受信して、データ転送処理を終了する
。上記のような、データ転送処理の動作中において、共
通バスに関係する部品の故障や断線などの障害が発生し
た場合。
゛′データ転転送信号源たはパデータ転送確認信号′°
の交換が市絶えてしまうために、バス使用権を保有した
状態のままで動作が停止にする。また、その故障箇所の
発見にも、多くの時間が必要となる欠点がある。
の交換が市絶えてしまうために、バス使用権を保有した
状態のままで動作が停止にする。また、その故障箇所の
発見にも、多くの時間が必要となる欠点がある。
目的
本発明の目的は、このような従来の問題を解決し、共通
バス方式を採用したマイクロ・コンビコータ応用システ
ムにおいて、簡明かつ安価な方法（二より、共通バスに
起因する障害内容を判断することのできる共通バス障害
検知方式を提供することにある。
バス方式を採用したマイクロ・コンビコータ応用システ
ムにおいて、簡明かつ安価な方法（二より、共通バスに
起因する障害内容を判断することのできる共通バス障害
検知方式を提供することにある。
構 成
以下１本発明の構成を実施例により説明する。
第２図は１本発明の一実施例を示す障害検知回路のブロ
ック図であり、第３図は、第２図の回路における動作タ
イムチャー１−である。
ック図であり、第３図は、第２図の回路における動作タ
イムチャー１−である。
第２図において、１０はバスマスタ、１１はバス・コン
１−ローラ、１２はｒｌ Ｒゲート、１３はＡＮ ｒ）
ゲート、１４はタイマー回路、１５は故障ａな断部、１
６はアドレス・バス・バッファ、１７゜１８はラッチ、
３４は内部アドレス・バスである。
１−ローラ、１２はｒｌ Ｒゲート、１３はＡＮ ｒ）
ゲート、１４はタイマー回路、１５は故障ａな断部、１
６はアドレス・バス・バッファ、１７゜１８はラッチ、
３４は内部アドレス・バスである。
第２図のバスマスタ１０は、ｊ（通バスを使用する処理
を実用するとき、バス・コントローラ１１に対して、Ｂ
ＣＲＱ（バス使用要求）信号と、転送要求信号であるＭ
Ｒ，ｎ Ｒ（メモリ読出要求）、ＭＷ′Ｉ″Ｒ（メモ
リ書込要求）、１０ ＲＲ（Ｔ１０読出要求）、１０
Ｗ Ｒ（Ｔ１０書込要求）のいずれかＩ −）の信号を
送出する。なお、上記ＭＲＤＲ，ＭＷＴＲ，１０ＲＲ，
ｒＯＷＲの各信号は、ランチ１８およびＯＲゲート】２
の入力側に接続されている。
を実用するとき、バス・コントローラ１１に対して、Ｂ
ＣＲＱ（バス使用要求）信号と、転送要求信号であるＭ
Ｒ，ｎ Ｒ（メモリ読出要求）、ＭＷ′Ｉ″Ｒ（メモ
リ書込要求）、１０ ＲＲ（Ｔ１０読出要求）、１０
Ｗ Ｒ（Ｔ１０書込要求）のいずれかＩ −）の信号を
送出する。なお、上記ＭＲＤＲ，ＭＷＴＲ，１０ＲＲ，
ｒＯＷＲの各信号は、ランチ１８およびＯＲゲート】２
の入力側に接続されている。
上記ＢＣＲＱ信号および転送要求４６号を受けてバス・
コントロール１１は、バス使用権優先順位決定回路６と
の間で、コントロール・バス３３を介して、ＢＲＥＱ（
バス要求）信号の送信、それに対するＢＰＲＮ（バス優
先度入力）信号の受信動作の後、前記転送要求信号に対
応する転送制御信号であるＶπｌｆ（メモリ読出コマン
ド）、ＭＷＴＣ（メモリ書込コマンド）、Ｉ ＯＲＣ（
Ｉ１０＆？ 出コマンド）、ＴＯＷＣ（Ｉ１０書込コマ
ンド）、のいずれが１つの信号をコントロール・バス３
３に送出すると同時に、ＡＤＥＮ信号をバスマスタ１０
．ＡＮＤゲート１３の入力側、およびアドレス・バス・
バッファ１６に送出する。
コントロール１１は、バス使用権優先順位決定回路６と
の間で、コントロール・バス３３を介して、ＢＲＥＱ（
バス要求）信号の送信、それに対するＢＰＲＮ（バス優
先度入力）信号の受信動作の後、前記転送要求信号に対
応する転送制御信号であるＶπｌｆ（メモリ読出コマン
ド）、ＭＷＴＣ（メモリ書込コマンド）、Ｉ ＯＲＣ（
Ｉ１０＆？ 出コマンド）、ＴＯＷＣ（Ｉ１０書込コマ
ンド）、のいずれが１つの信号をコントロール・バス３
３に送出すると同時に、ＡＤＥＮ信号をバスマスタ１０
．ＡＮＤゲート１３の入力側、およびアドレス・バス・
バッファ１６に送出する。
上記ＡＤＥＮ信号によって、バスマスタＩＯは、コント
ロール・バス３３上の転送制御信号でデータ転送動作を
行う相手装置、いわゆるバス・スレーブを（Ｎ定するア
ドレスを、アドレス・バス・バッファ１６を通して、ア
ドレス・バス３１に送出し、データ転送処理動作を実行
する。
ロール・バス３３上の転送制御信号でデータ転送動作を
行う相手装置、いわゆるバス・スレーブを（Ｎ定するア
ドレスを、アドレス・バス・バッファ１６を通して、ア
ドレス・バス３１に送出し、データ転送処理動作を実行
する。
一方、ＡＮＤゲート１３は、ＯＲゲー１−１２からの出
力と、コン１−ロール・バス；Ｉ：）からの１と７Ｋ（
転送応答）（ｉ’を号り、 上記Ａ ｒ）ｉＥ Ｎ４ｆ
ｉ ３（１） ３−、＞の入力は、この時点でＡＮＤ条
件が成立することになり、その出力をタイマー回路１４
の１）および６丁１端子へ送出して、（”、−Ｒの時定
数による開時動作を開始させる。
力と、コン１−ロール・バス；Ｉ：）からの１と７Ｋ（
転送応答）（ｉ’を号り、 上記Ａ ｒ）ｉＥ Ｎ４ｆ
ｉ ３（１） ３−、＞の入力は、この時点でＡＮＤ条
件が成立することになり、その出力をタイマー回路１４
の１）および６丁１端子へ送出して、（”、−Ｒの時定
数による開時動作を開始させる。
前記に、指定されたバス・スレーブは、転送制御内容（
リードまたはライト処理）に従って、データ・バス３２
への（送出または取込み４１作）処理を実行した後、コ
ン１〜ローラ・バス３４にＸΔＯＫ（転送応答）信号を
送出する。
リードまたはライト処理）に従って、データ・バス３２
への（送出または取込み４１作）処理を実行した後、コ
ン１〜ローラ・バス３４にＸΔＯＫ（転送応答）信号を
送出する。
上記ＸΔＣＫ信号によ−）で、バスマスタｌ １）は、
転送要求信号（ＭＲＤＲ，ＭＷＴＲ，ｌ □暑＜Ｒ。
転送要求信号（ＭＲＤＲ，ＭＷＴＲ，ｌ □暑＜Ｒ。
１０ＷＲ）の送出を停止して、バス・コント［１−ラ１
１からの転送１１＋＋Ｉ御（Ｎ 号（ＭＲ［’）で、Ｗ
ｖ「ｃ。
１からの転送１１＋＋Ｉ御（Ｎ 号（ＭＲ［’）で、Ｗ
ｖ「ｃ。
ｔｏｎ６．Ｔ万Ａｒで）の送出を停止にさせる。
一方、ＡＮＤゲート１３は、受信した時点でＡＮＤ条件
が不成立となり、タイマー回Ｎ！８１４の計時動作を停
止させる。
が不成立となり、タイマー回Ｎ！８１４の計時動作を停
止させる。
上記転送制御信号の送出停止を受けて、バス・スレーブ
は５Ｃｈｃ＊信号を、それを受けてバスマスタｌＯは（
共通バスを使用する処理が終了の場合）ＢＣＲＱ信号を
、・・・・の順序で・・・・バス・コンＩ−ローラＩｔ
がＢＲＥＱイｎ号、バス使用権優先順位決定回路６がＢ
ＰＲＮ信号、バス・コントローラ１１がＡＤＥＮ信号そ
れぞれの送出を停止することによって、データ転送処理
が終了し、共通バスは解放される。
は５Ｃｈｃ＊信号を、それを受けてバスマスタｌＯは（
共通バスを使用する処理が終了の場合）ＢＣＲＱ信号を
、・・・・の順序で・・・・バス・コンＩ−ローラＩｔ
がＢＲＥＱイｎ号、バス使用権優先順位決定回路６がＢ
ＰＲＮ信号、バス・コントローラ１１がＡＤＥＮ信号そ
れぞれの送出を停止することによって、データ転送処理
が終了し、共通バスは解放される。
もし、上記データ転送処理の動作中に、共通バスに起因
する障害（例えば、バス・スレーブが転送制御信号を受
信できない、またＡＮＤゲート１３がＸＡＣＫ信号を受
信できない等）が発生した場合、タイマー回路１４のコ
ンデンサＣと抵抗Ｒの値で決まる一定時間（Ｔ）を、バ
スマスタｌＯのＢＣＲＱ（／＜ス使用要求）信号から、
バス・スレーブのＸＡＣＫ（転送応答）信号を受信する
までの１７視時間がオーバーすることになる。すなわち
、タイマー回路１４からＬＳ信号が送出される。１−記
１、Ｓ信号によって、内部アドレス・バス３４のアドレ
スにラッチ１７に、バスマスタ】０の転送要求４８号を
ラッチ１８にそれぞれを格納し、故障診断部１５に報告
される。従って報告を受けた故障診断部１５から、シス
テム動作を停止１−シているバスマスタ１０の種類と１
発生時点のアドレス内容や転送要求内容を゛容易に判断
することができる２゜また、に記１．Ｓ信号の送出後は
、内部アドレス・バス３４や転送要求信号の内容変更が
可能であることにより、バスマスタｌＯ内部の自己故障
診断動作や他のバスマスタのために共通バスを解放する
などの処理が可能である。
する障害（例えば、バス・スレーブが転送制御信号を受
信できない、またＡＮＤゲート１３がＸＡＣＫ信号を受
信できない等）が発生した場合、タイマー回路１４のコ
ンデンサＣと抵抗Ｒの値で決まる一定時間（Ｔ）を、バ
スマスタｌＯのＢＣＲＱ（／＜ス使用要求）信号から、
バス・スレーブのＸＡＣＫ（転送応答）信号を受信する
までの１７視時間がオーバーすることになる。すなわち
、タイマー回路１４からＬＳ信号が送出される。１−記
１、Ｓ信号によって、内部アドレス・バス３４のアドレ
スにラッチ１７に、バスマスタ】０の転送要求４８号を
ラッチ１８にそれぞれを格納し、故障診断部１５に報告
される。従って報告を受けた故障診断部１５から、シス
テム動作を停止１−シているバスマスタ１０の種類と１
発生時点のアドレス内容や転送要求内容を゛容易に判断
することができる２゜また、に記１．Ｓ信号の送出後は
、内部アドレス・バス３４や転送要求信号の内容変更が
可能であることにより、バスマスタｌＯ内部の自己故障
診断動作や他のバスマスタのために共通バスを解放する
などの処理が可能である。
効 果
以し説明したように、本発明によれば、簡Φかつ安価な
方法によって、共通バスに起因する障害内容が容易に判
断することができる。
方法によって、共通バスに起因する障害内容が容易に判
断することができる。
第１図は共通バス方式を用いたシステムの（Ｍ成図、第
２図は本発明の一実施例を示す障害検知回路のブロック
図、第３図は第２図の動作タイムチャー１−である。 ｌ：マイクロ・コンピュータ、２：メモリ、３：ディス
ク・コン１〜ローラ、４：スキャナ・インタフェース、
５：通信制御インタフェース、６：バス使用権優先順位
決定回路、１０：バスマスタ。 １１：バス・コントローラ、１２：ＯＲゲート。 ］ ３ ： ＡＮｒ）ゲート、１４：タイマー回路、１
５：故障診断部、１６：アドレス・バス・バッファ。 １７．１８：ラッチ、３１ニアドレス・バス、３２：デ
ータバス、３３：コントロール・バス、３４：内部アド
レス・バス。 特許出願人 株式会ネ１ リ コ − 代理人弁理士磯村雅俊／゛ 第 ２ 図 ３］ 手続補正書（自発） 昭和５９年 ３月２９日 ｌ 事件の表示 昭和５９年特 許願第３３５４６号 ２ 発明の名称 共通バス障害検知方式３ 補正をする
者 事件との関係 特許出願人 ４ 代 理 人 ５・孔 補正により増加する発明の数 な しく１）明
細書第２頁１７〜２０行のレ−）すりハスを・・あり、
」を「つまりバス使用権を有する機器であり、またメモ
リ２はバススレーブ、つまりバス使を有しない機器であ
り、」に補正する。 （２）第２図を別添のものに補正する。
２図は本発明の一実施例を示す障害検知回路のブロック
図、第３図は第２図の動作タイムチャー１−である。 ｌ：マイクロ・コンピュータ、２：メモリ、３：ディス
ク・コン１〜ローラ、４：スキャナ・インタフェース、
５：通信制御インタフェース、６：バス使用権優先順位
決定回路、１０：バスマスタ。 １１：バス・コントローラ、１２：ＯＲゲート。 ］ ３ ： ＡＮｒ）ゲート、１４：タイマー回路、１
５：故障診断部、１６：アドレス・バス・バッファ。 １７．１８：ラッチ、３１ニアドレス・バス、３２：デ
ータバス、３３：コントロール・バス、３４：内部アド
レス・バス。 特許出願人 株式会ネ１ リ コ − 代理人弁理士磯村雅俊／゛ 第 ２ 図 ３］ 手続補正書（自発） 昭和５９年 ３月２９日 ｌ 事件の表示 昭和５９年特 許願第３３５４６号 ２ 発明の名称 共通バス障害検知方式３ 補正をする
者 事件との関係 特許出願人 ４ 代 理 人 ５・孔 補正により増加する発明の数 な しく１）明
細書第２頁１７〜２０行のレ−）すりハスを・・あり、
」を「つまりバス使用権を有する機器であり、またメモ
リ２はバススレーブ、つまりバス使を有しない機器であ
り、」に補正する。 （２）第２図を別添のものに補正する。
Claims (1)
- （１）共通バスにバスマスターとバススレーブを接続し
たマイクロ・コンピュータ応用システムにおいて、上記
バスマスターに共通°バスのアドレスおよびデータ転送
制御の内容等を格納する格納手段と、共通バス制御権の
要求から転送応答信号を受信するまでの時間を監視する
タイマー回路とを備え、該タイマー回路が監視時間をオ
ーバーすることにより、」二記格納手段にバス・アドレ
ス等を格納させることを特徴とする共通バス障害検知方
式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59033546A JPS60178555A (ja) | 1984-02-24 | 1984-02-24 | 共通バス障害検知方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59033546A JPS60178555A (ja) | 1984-02-24 | 1984-02-24 | 共通バス障害検知方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60178555A true JPS60178555A (ja) | 1985-09-12 |
Family
ID=12389564
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59033546A Pending JPS60178555A (ja) | 1984-02-24 | 1984-02-24 | 共通バス障害検知方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60178555A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01169650A (ja) * | 1987-12-25 | 1989-07-04 | Yokogawa Electric Corp | バスアクセス装置 |
| JPH04171559A (ja) * | 1990-11-06 | 1992-06-18 | Pfu Ltd | バスタイムアウト検出回路 |
-
1984
- 1984-02-24 JP JP59033546A patent/JPS60178555A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01169650A (ja) * | 1987-12-25 | 1989-07-04 | Yokogawa Electric Corp | バスアクセス装置 |
| JPH04171559A (ja) * | 1990-11-06 | 1992-06-18 | Pfu Ltd | バスタイムアウト検出回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0258823B2 (ja) | ||
| JPS60178555A (ja) | 共通バス障害検知方式 | |
| JPS60183657A (ja) | 共通バス障害検知方式 | |
| JPS60178554A (ja) | 共通バス障害検知方式 | |
| JP2837893B2 (ja) | マイクロコンピュータ装置 | |
| JPS61260351A (ja) | マルチプロセサ装置 | |
| JPS60178553A (ja) | 共通バス障害検知方式 | |
| JPS61271555A (ja) | ダイレクトメモリアクセス転送方式 | |
| JPH0751633Y2 (ja) | メモリ制御回路 | |
| JPH03119448A (ja) | データ処理装置 | |
| JP3497179B2 (ja) | データ処理システムのバス管理方式 | |
| JPH02253461A (ja) | バス拡張装置 | |
| JPH0461388B2 (ja) | ||
| JPS6048566A (ja) | メモリバスアクセス方式 | |
| JPS59158422A (ja) | 情報転送制御方式 | |
| JPH04152448A (ja) | インタフェース変換方法およびインタフェース変換装置 | |
| JPH02100746A (ja) | マルチプロセッサ・バス | |
| JPH04369065A (ja) | ダイレクトメモリアクセスコントローラ | |
| JPS6212549B2 (ja) | ||
| JPS62168496A (ja) | プロセツサ間通信方式 | |
| JPH0427584B2 (ja) | ||
| JPS616754A (ja) | ダイレクト・メモリ・アクセス転送方式 | |
| JPH11203262A (ja) | マルチプロセッサシステム | |
| JPH03250832A (ja) | パケット転送装置 | |
| JPH0310359A (ja) | ディージーチェイン方式の制御装置 |