JPH0697458A - 単結晶電界放出デバイス - Google Patents
単結晶電界放出デバイスInfo
- Publication number
- JPH0697458A JPH0697458A JP19299193A JP19299193A JPH0697458A JP H0697458 A JPH0697458 A JP H0697458A JP 19299193 A JP19299193 A JP 19299193A JP 19299193 A JP19299193 A JP 19299193A JP H0697458 A JPH0697458 A JP H0697458A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- single crystal
- thin film
- emitter
- emitter electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000005090 crystal field Methods 0.000 title 1
- 239000010409 thin film Substances 0.000 claims abstract description 38
- 238000004519 manufacturing process Methods 0.000 claims abstract description 28
- 238000000034 method Methods 0.000 claims abstract description 23
- 239000013078 crystal Substances 0.000 claims description 47
- 239000000758 substrate Substances 0.000 claims description 19
- 239000012212 insulator Substances 0.000 claims description 13
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 claims description 10
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims description 10
- 229910052751 metal Inorganic materials 0.000 claims description 7
- 239000002184 metal Substances 0.000 claims description 7
- 230000035945 sensitivity Effects 0.000 abstract description 3
- 230000005684 electric field Effects 0.000 abstract 2
- 239000000463 material Substances 0.000 description 5
- 229920002120 photoresistant polymer Polymers 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- FTWRSWRBSVXQPI-UHFFFAOYSA-N alumanylidynearsane;gallanylidynearsane Chemical compound [As]#[Al].[As]#[Ga] FTWRSWRBSVXQPI-UHFFFAOYSA-N 0.000 description 3
- 239000004020 conductor Substances 0.000 description 3
- 238000011161 development Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 239000002156 adsorbate Substances 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- RVTZCBVAJQQJTK-UHFFFAOYSA-N oxygen(2-);zirconium(4+) Chemical compound [O-2].[O-2].[Zr+4] RVTZCBVAJQQJTK-UHFFFAOYSA-N 0.000 description 1
- 238000005240 physical vapour deposition Methods 0.000 description 1
- 229910000753 refractory alloy Inorganic materials 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 229910001928 zirconium oxide Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J1/00—Details of electrodes, of magnetic control means, of screens, or of the mounting or spacing thereof, common to two or more basic types of discharge tubes or lamps
- H01J1/02—Main electrodes
- H01J1/30—Cold cathodes, e.g. field-emissive cathode
- H01J1/304—Field-emissive cathodes
- H01J1/3042—Field-emissive cathodes microengineered, e.g. Spindt-type
Landscapes
- Cold Cathode And The Manufacture (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】
【目的】 粒界の無い単結晶の外側にデバイスの電極の
一部分または全てを形成することによって、損傷に対す
る感受性、不安定性および一様性の欠如という問題を最
小限にした電界放出デバイスおよび製造方法を提供す
る。 【構成】 電界放出デバイス（１００）は、電極（１０
３、１０４および２０５）の全てか、または、一部の粒
界を排除するために、単結晶を使用する。粒界を排除す
ることは、損傷に対しての感受性を低減し、デバイス
（１００）の安定性を向上し、そして、デバイス間の一
様性および再生産性を向上させる。好適実施例におい
て、エミッタ電極（１０３）およびゲート電極（１０
４）は、単結晶薄状フィルム（３０２）から形成され
る。他の実施例において、電極（１０３、１０４および
２０５）の１つ、または、それ以上が単結晶から形成さ
れるところの他の構造が、利用される。
一部分または全てを形成することによって、損傷に対す
る感受性、不安定性および一様性の欠如という問題を最
小限にした電界放出デバイスおよび製造方法を提供す
る。 【構成】 電界放出デバイス（１００）は、電極（１０
３、１０４および２０５）の全てか、または、一部の粒
界を排除するために、単結晶を使用する。粒界を排除す
ることは、損傷に対しての感受性を低減し、デバイス
（１００）の安定性を向上し、そして、デバイス間の一
様性および再生産性を向上させる。好適実施例におい
て、エミッタ電極（１０３）およびゲート電極（１０
４）は、単結晶薄状フィルム（３０２）から形成され
る。他の実施例において、電極（１０３、１０４および
２０５）の１つ、または、それ以上が単結晶から形成さ
れるところの他の構造が、利用される。
Description
【０００１】
【産業上の利用分野】本発明は、電界放出デバイスの分
野に関し、特にデバイス内の電極の全部またはその一部
が単結晶材料から形成されるものに関する。
野に関し、特にデバイス内の電極の全部またはその一部
が単結晶材料から形成されるものに関する。
【０００２】
【従来の技術】電界放出デバイスは、電子を選択的に放
出する極微小な電気的構成素子である。このようなデバ
イスが、図１および図２に参照符号１００で示されるよ
うに、一般的に２つの電極から成る。これら２つの電極
は、エミッタ電極１０３およびゲート電極１０４であ
り、エミッタ電極１０３は電子を放出するためのもので
あり、ゲート電極１０４はゲート電極１０４のところに
ある電荷に従ってエミッタ電極１０３からの電子の流れ
を制御するためのものである。これら電極は、典型的
に、基板１０１または１０５といったものの上にデバイ
スを補助するように取り付けられ、その電極間にギャッ
プがある。第３の電極であるアノード（図１および図２
に示されていない）は、あるデバイスではゲート電極１
０４がアノードとして働くけれども、放出された電子を
受けるために設けることもできる。
出する極微小な電気的構成素子である。このようなデバ
イスが、図１および図２に参照符号１００で示されるよ
うに、一般的に２つの電極から成る。これら２つの電極
は、エミッタ電極１０３およびゲート電極１０４であ
り、エミッタ電極１０３は電子を放出するためのもので
あり、ゲート電極１０４はゲート電極１０４のところに
ある電荷に従ってエミッタ電極１０３からの電子の流れ
を制御するためのものである。これら電極は、典型的
に、基板１０１または１０５といったものの上にデバイ
スを補助するように取り付けられ、その電極間にギャッ
プがある。第３の電極であるアノード（図１および図２
に示されていない）は、あるデバイスではゲート電極１
０４がアノードとして働くけれども、放出された電子を
受けるために設けることもできる。
【０００３】電界放出デバイスは、商業的および軍事的
産業において多く適用され得ることがここ数年の間に知
られてきた。例えば、高精細度テレビジョン、フラット
パネルビデオ表示装置、放射硬質熱不感度（radiation-
hard thermally insensitive)集積回路、マイクロセン
サー、真空管用高速電子源および電子顕微鏡である。し
かし、このようなデバイスに関連した実用的困難が多々
あり、これらデバイスの広範囲にわたる利用が妨げられ
てきた。これには３つの問題点があり、１）ダメージに
対してデバイスが極めて敏感であること、２）利用にと
もなう極小構造化で明らかになったデバイスの不安定性
と、３）有効な一様性および再生産性を備えたデバイス
を製作することが困難であることである。次にあげる参
考文献が、これらの問題点について詳しく述べ、放出デ
バイスの製造においての従来技術の状態を説明してい
る。
産業において多く適用され得ることがここ数年の間に知
られてきた。例えば、高精細度テレビジョン、フラット
パネルビデオ表示装置、放射硬質熱不感度（radiation-
hard thermally insensitive)集積回路、マイクロセン
サー、真空管用高速電子源および電子顕微鏡である。し
かし、このようなデバイスに関連した実用的困難が多々
あり、これらデバイスの広範囲にわたる利用が妨げられ
てきた。これには３つの問題点があり、１）ダメージに
対してデバイスが極めて敏感であること、２）利用にと
もなう極小構造化で明らかになったデバイスの不安定性
と、３）有効な一様性および再生産性を備えたデバイス
を製作することが困難であることである。次にあげる参
考文献が、これらの問題点について詳しく述べ、放出デ
バイスの製造においての従来技術の状態を説明してい
る。
【０００４】米国特許第３９４７７１６号には、金属吸
着物が、低減された稼働機能を有する放出平坦面と増大
された稼働機能を有する非放出平坦面とを有する選択さ
れた小面チップを創作するためにチップ上に選択的に堆
積されるところの電界放出チップおよびプロセスが開示
されている。改善された性能を呈する。この特許は、単
結晶の利用を放出先端製作のために開示しているが、放
出先端において単結晶を利用するという根拠は、歴史的
に円錐状エミッタの製作を容易にするということであっ
た。この特許は、デバイスの他の電極に単結晶を利用す
るということを記載していないし、薄状フィルムエミッ
タまたは安定性およびアーク損傷抵抗に関連して単結晶
の利用を示唆していない。
着物が、低減された稼働機能を有する放出平坦面と増大
された稼働機能を有する非放出平坦面とを有する選択さ
れた小面チップを創作するためにチップ上に選択的に堆
積されるところの電界放出チップおよびプロセスが開示
されている。改善された性能を呈する。この特許は、単
結晶の利用を放出先端製作のために開示しているが、放
出先端において単結晶を利用するという根拠は、歴史的
に円錐状エミッタの製作を容易にするということであっ
た。この特許は、デバイスの他の電極に単結晶を利用す
るということを記載していないし、薄状フィルムエミッ
タまたは安定性およびアーク損傷抵抗に関連して単結晶
の利用を示唆していない。
【０００５】エス・エム・スピッツァおよびエス・シュ
ワルツ共著“従来技術の簡単な説明と最近の集積回路ア
ルミニウム金属被覆法のエレクトロミグレーション結
果”ジャーナル・オブ・エレクトロケミカル・ソサエテ
ィ第１１６巻１３６９ページ（１９６９年）において、
集積回路デバイスのエレクトロミグレーションに関係す
る諸問題点が論じられている。エレクトロミグレーショ
ン現象は、不安定性および妨害感受性が放出デバイスに
ダメージを与えるということが認められた。この論文に
は、単結晶材料の利用がエレクトロミグレーションの問
題を低減するためのものであるということは記載されて
いない。
ワルツ共著“従来技術の簡単な説明と最近の集積回路ア
ルミニウム金属被覆法のエレクトロミグレーション結
果”ジャーナル・オブ・エレクトロケミカル・ソサエテ
ィ第１１６巻１３６９ページ（１９６９年）において、
集積回路デバイスのエレクトロミグレーションに関係す
る諸問題点が論じられている。エレクトロミグレーショ
ン現象は、不安定性および妨害感受性が放出デバイスに
ダメージを与えるということが認められた。この論文に
は、単結晶材料の利用がエレクトロミグレーションの問
題を低減するためのものであるということは記載されて
いない。
【０００６】ジェイ・エー・ウォルフェ著“酸化ジリコ
ニウムＴ−Ｆエミッタの作動試験”ジャーナル・オブ・
バキューム・サイエンス・テクノロジー第１６巻１７０
４ページ（１９７９年）において、針状カソードを有す
るカソードフィラメント構造を利用した電子銃の特徴が
論じられている。これには性能を改善しデバイスの寿命
を延ばすための技術が論じられているが、利得限界また
は単結晶構造についての記載がない。
ニウムＴ−Ｆエミッタの作動試験”ジャーナル・オブ・
バキューム・サイエンス・テクノロジー第１６巻１７０
４ページ（１９７９年）において、針状カソードを有す
るカソードフィラメント構造を利用した電子銃の特徴が
論じられている。これには性能を改善しデバイスの寿命
を延ばすための技術が論じられているが、利得限界また
は単結晶構造についての記載がない。
【０００７】ジー・ダブリュ・ジョーンズ、シー・ティ
ー・サンおよびエッチ・エフ・グレイ発表“リフトオフ
法を使用して製作された自己整合垂直電界エミッタデバ
イス”第３回国際真空ミクロエレクトロニクス会議（１
９９０年７月２３−２５日カリフォルニア州モンタレ
イ）のポスター１−２において、リフトオフプロセスお
よび異方性シリコンエッチングを利用する垂直自己整合
電界エミッタカソードおよび抽出電極系の製造方法が発
表された。この技術は、多量にドーピングされたＮ＋シ
リコン上に二酸化シリコンアイランドを高速形成し、キ
ャップ上を覆っている二酸化シリコンを頂上が平坦なピ
ラミッド形状にするためにエッチマスクとしてこれらの
アイランドを使用することを含んでいる。
ー・サンおよびエッチ・エフ・グレイ発表“リフトオフ
法を使用して製作された自己整合垂直電界エミッタデバ
イス”第３回国際真空ミクロエレクトロニクス会議（１
９９０年７月２３−２５日カリフォルニア州モンタレ
イ）のポスター１−２において、リフトオフプロセスお
よび異方性シリコンエッチングを利用する垂直自己整合
電界エミッタカソードおよび抽出電極系の製造方法が発
表された。この技術は、多量にドーピングされたＮ＋シ
リコン上に二酸化シリコンアイランドを高速形成し、キ
ャップ上を覆っている二酸化シリコンを頂上が平坦なピ
ラミッド形状にするためにエッチマスクとしてこれらの
アイランドを使用することを含んでいる。
【０００８】アール・ビー・マルコス等発表“シャープ
なシリコンおよびタングステンの先端の形成”第３回国
際真空ミクロエレクトロニクス会議（１９９０年７月２
３−２５日カリフォルニア州モンタレイ）のペーパー１
−２において、シリコンの先端の大きい曲率領域にあっ
ての酸化抑制を利用することによる１０°と１５°との
間の半分の角度の原子的にシャープなシリコンの先端を
形成するための周知の方法における変形例について説明
されている。この変形例は、タングステンの外に同様の
先端を形成するための化学蒸気プロセスを利用してい
る。
なシリコンおよびタングステンの先端の形成”第３回国
際真空ミクロエレクトロニクス会議（１９９０年７月２
３−２５日カリフォルニア州モンタレイ）のペーパー１
−２において、シリコンの先端の大きい曲率領域にあっ
ての酸化抑制を利用することによる１０°と１５°との
間の半分の角度の原子的にシャープなシリコンの先端を
形成するための周知の方法における変形例について説明
されている。この変形例は、タングステンの外に同様の
先端を形成するための化学蒸気プロセスを利用してい
る。
【０００９】ケー・ワーナー、エヌ・エム・マックグル
アーおよびシー・チャン発表“酸化シャープゲート電界
エミッタ・アレイ・プロセス”第３回国際真空ミクロエ
レクトロニクス会議（１９９０年７月２３−２５日カリ
フォルニア州モンタレイ）のポスターＰ−２５におい
て、酸化によるシャープな先端を有するゲート電界放出
カソードを製造するためのプロセスが論じられている。
アーおよびシー・チャン発表“酸化シャープゲート電界
エミッタ・アレイ・プロセス”第３回国際真空ミクロエ
レクトロニクス会議（１９９０年７月２３−２５日カリ
フォルニア州モンタレイ）のポスターＰ−２５におい
て、酸化によるシャープな先端を有するゲート電界放出
カソードを製造するためのプロセスが論じられている。
【００１０】ディー・ダブリュー・ブランストンおよび
ディー・ステファニ発表“金属がコーティングされたシ
リコンの先端からの電界放出”第３回国際真空ミクロエ
レクトロニクス会議（１９９０年７月２３−２５日カリ
フォルニア州モンタレイ）のペーパー５−４において、
物理的蒸発堆積技術による多種の耐熱合金をコーティン
グされたシリコンの先端アレイとして形成されるエミッ
タの多種分類の放出属性が論じられている。
ディー・ステファニ発表“金属がコーティングされたシ
リコンの先端からの電界放出”第３回国際真空ミクロエ
レクトロニクス会議（１９９０年７月２３−２５日カリ
フォルニア州モンタレイ）のペーパー５−４において、
物理的蒸発堆積技術による多種の耐熱合金をコーティン
グされたシリコンの先端アレイとして形成されるエミッ
タの多種分類の放出属性が論じられている。
【００１１】上記の論文に説明された方法は、放出デバ
イスにおける製造技術での従来技術の状態を表してい
る。
イスにおける製造技術での従来技術の状態を表してい
る。
【００１２】エス・バンディ、シー・ニシモト、アール
・ラルー、ダブリュー・アンダーソンおよびジー・ザシ
ュク共著“薄状フィルムエミッタの開発”ＩＶＭＣ９１
のテクニカル・ダイジェスト編（１９９１年８月、本願
の１年以内に発表された）１１８ページに、薄状フィル
ムを使用する放出デバイス製造方法が説明されている。
在来の円錐状のシャープなエミッタと比較して薄状フィ
ルムエミッタの属性と利点について述べている。放出デ
バイスにおけるこれら２つの構造は、本願の図１および
２に示されている。図１は、周知の円錐状エミッタの構
造を示し、円錐状のシャープなエミッタ電極１０３が周
知の円錐状エミッタの伝導基板１０１上（“薄状フィル
ムエミッタの開発”と“伝導基板を使用する科学文献に
報告されている仮想的全構造”に述べられているもの）
に取り付けられている。この種のデバイスは、エッチン
グまたは金属閉鎖技術を利用して一般的に製造される。
図２は、“薄状フィルムエミッタの開発”で論じられた
一層新規な“エッジエミッタ”構造を示し、エミッタ１
０３のエッジが絶縁体１０２と金属オーバーレイ１０６
との間から突き出ている。この構造は、一般的に絶縁基
板１０５を使用する。エッジエミッタは、再生産性およ
び一様性の改善、高電流密度および高周波性能を含み、
円錐状エミッタに多くの可能的利点を与える。しかし、
これらの利点を有してさえも前述した３つの問題が残
る。
・ラルー、ダブリュー・アンダーソンおよびジー・ザシ
ュク共著“薄状フィルムエミッタの開発”ＩＶＭＣ９１
のテクニカル・ダイジェスト編（１９９１年８月、本願
の１年以内に発表された）１１８ページに、薄状フィル
ムを使用する放出デバイス製造方法が説明されている。
在来の円錐状のシャープなエミッタと比較して薄状フィ
ルムエミッタの属性と利点について述べている。放出デ
バイスにおけるこれら２つの構造は、本願の図１および
２に示されている。図１は、周知の円錐状エミッタの構
造を示し、円錐状のシャープなエミッタ電極１０３が周
知の円錐状エミッタの伝導基板１０１上（“薄状フィル
ムエミッタの開発”と“伝導基板を使用する科学文献に
報告されている仮想的全構造”に述べられているもの）
に取り付けられている。この種のデバイスは、エッチン
グまたは金属閉鎖技術を利用して一般的に製造される。
図２は、“薄状フィルムエミッタの開発”で論じられた
一層新規な“エッジエミッタ”構造を示し、エミッタ１
０３のエッジが絶縁体１０２と金属オーバーレイ１０６
との間から突き出ている。この構造は、一般的に絶縁基
板１０５を使用する。エッジエミッタは、再生産性およ
び一様性の改善、高電流密度および高周波性能を含み、
円錐状エミッタに多くの可能的利点を与える。しかし、
これらの利点を有してさえも前述した３つの問題が残
る。
【００１３】単結晶を使用することが円錐状エミッタの
製造を容易にすることは、当業者において知られてきた
が、安定性および一様性の向上と損傷の低減とにおいて
の単結晶の恩恵は、最近まで知られていなかった。従っ
て、それらが、デバイスの他の電極（すなわち、ゲート
とアノード）に使用されたことも非円錐状エミッタに使
用されたこともない。従来技術のどれも、一様性、再生
産性、安定性および損傷に対する敏感性を緩和するため
に、単結晶がデバイスの電極の一部分または全てを形成
するために使用されるような本発明の新規性ある特徴に
暗示を与えるものではない。
製造を容易にすることは、当業者において知られてきた
が、安定性および一様性の向上と損傷の低減とにおいて
の単結晶の恩恵は、最近まで知られていなかった。従っ
て、それらが、デバイスの他の電極（すなわち、ゲート
とアノード）に使用されたことも非円錐状エミッタに使
用されたこともない。従来技術のどれも、一様性、再生
産性、安定性および損傷に対する敏感性を緩和するため
に、単結晶がデバイスの電極の一部分または全てを形成
するために使用されるような本発明の新規性ある特徴に
暗示を与えるものではない。
【００１４】
【課題を解決するための手段】本発明は、電界放出デバ
イス（１００）と、そして、粒界の無い単結晶の外側に
デバイスの電極の一部分または全てを形成することによ
って、損傷に対する感受性、不安定性および一様性の欠
如という問題を最小限にする製造方法とを詳細に説明す
る。
イス（１００）と、そして、粒界の無い単結晶の外側に
デバイスの電極の一部分または全てを形成することによ
って、損傷に対する感受性、不安定性および一様性の欠
如という問題を最小限にする製造方法とを詳細に説明す
る。
【００１５】本発明の進歩性に関係して行われた調査研
究は、電界放出デバイス（１００）の電極（１０３、１
０４および２０５）内の粒界が上記の３つの問題全てに
影響しているということを示していた。電極（１０３、
１０４および２０５）内の粒界を除去する１つの有効な
手段は、単結晶から電極（１０３、１０４および２０
５）を製造するということである。必然的に、本発明
は、電極（１０３、１０４および２０５）内の粒界の存
在を避けるために単結晶電極を使用する電界放出デバイ
ス（１００）について詳細に説明し、したがって、アー
ク損傷を最小限にし、安定性、再生産性および一様性が
改善される。単結晶は、デバイス（１００）の電極（１
０３、１０４および２０５）の全てに使用され得る。
究は、電界放出デバイス（１００）の電極（１０３、１
０４および２０５）内の粒界が上記の３つの問題全てに
影響しているということを示していた。電極（１０３、
１０４および２０５）内の粒界を除去する１つの有効な
手段は、単結晶から電極（１０３、１０４および２０
５）を製造するということである。必然的に、本発明
は、電極（１０３、１０４および２０５）内の粒界の存
在を避けるために単結晶電極を使用する電界放出デバイ
ス（１００）について詳細に説明し、したがって、アー
ク損傷を最小限にし、安定性、再生産性および一様性が
改善される。単結晶は、デバイス（１００）の電極（１
０３、１０４および２０５）の全てに使用され得る。
【００１６】好適実施例において、エミッタ電極（１０
３）およびゲート電極（１０４）は、２つの電極（１０
３および１０４）を形成するために結晶にギャップ（２
０３）をエッチング（食刻）する方法で、同一の単結晶
薄状フィルムから形成される。変形例として、エミッタ
電極（１０３）およびゲート電極（１０４）は、２つの
独立した単結晶薄状フィルムから形成されてもよいし、
これら電極（１０３および１０４）が、例えば在来の円
錐状エミッタ構造を含む他の放出デバイスの構造を使用
して形成されてもよい。これら変形例全てにおいて、ゲ
ート電極（１０４）、エミッタ電極（１０３）または両
方の電極が単結晶であってもよい。選択的に、単結晶ア
ノード電極（２０５）が前述された問題点を一層低減す
るために使用されてもよい。
３）およびゲート電極（１０４）は、２つの電極（１０
３および１０４）を形成するために結晶にギャップ（２
０３）をエッチング（食刻）する方法で、同一の単結晶
薄状フィルムから形成される。変形例として、エミッタ
電極（１０３）およびゲート電極（１０４）は、２つの
独立した単結晶薄状フィルムから形成されてもよいし、
これら電極（１０３および１０４）が、例えば在来の円
錐状エミッタ構造を含む他の放出デバイスの構造を使用
して形成されてもよい。これら変形例全てにおいて、ゲ
ート電極（１０４）、エミッタ電極（１０３）または両
方の電極が単結晶であってもよい。選択的に、単結晶ア
ノード電極（２０５）が前述された問題点を一層低減す
るために使用されてもよい。
【００１７】
【実施例】図３を参照すると、本発明に従った電界放出
デバイス１００の好適実施例の断面図が示されている。
例えばアルミニウムガリウムヒ素から作られた２つの絶
縁体１０２が、例えばガリウムヒ素から作られた絶縁体
１０５の上に堆積される。これら絶縁体１０２は、間隔
をあけて示されているが、そうされる必要は無い。エミ
ッタ電極１０３およびゲート電極１０４は、例えばガリ
ウムヒ素を多量にドーピングされた単結晶薄状フィルム
から形成され、これら２つの電極間にギャップ２０３が
形成されるように絶縁体１０２の上に置かれている。オ
ーム接触が、デバイスの電気的接触を容易にするために
エミッタおよびゲート電極に付けられている。デバイス
の他の成分から分離し、単結晶から形成されたアノード
電極２０５が、放出される電子を収集するために在って
もよく、変形的に、ゲート電極がアノード電極として機
能してもよい。
デバイス１００の好適実施例の断面図が示されている。
例えばアルミニウムガリウムヒ素から作られた２つの絶
縁体１０２が、例えばガリウムヒ素から作られた絶縁体
１０５の上に堆積される。これら絶縁体１０２は、間隔
をあけて示されているが、そうされる必要は無い。エミ
ッタ電極１０３およびゲート電極１０４は、例えばガリ
ウムヒ素を多量にドーピングされた単結晶薄状フィルム
から形成され、これら２つの電極間にギャップ２０３が
形成されるように絶縁体１０２の上に置かれている。オ
ーム接触が、デバイスの電気的接触を容易にするために
エミッタおよびゲート電極に付けられている。デバイス
の他の成分から分離し、単結晶から形成されたアノード
電極２０５が、放出される電子を収集するために在って
もよく、変形的に、ゲート電極がアノード電極として機
能してもよい。
【００１８】図４から９を参照すると、本発明に従った
電界放出デバイス１００の好適製造方法が示されてい
る。この方法の変形例が、ここで説明される本発明の原
理から逸脱することなく為され得ることが、当業者にと
って明らかであろう。
電界放出デバイス１００の好適製造方法が示されてい
る。この方法の変形例が、ここで説明される本発明の原
理から逸脱することなく為され得ることが、当業者にと
って明らかであろう。
【００１９】図４において、プロセスを開始するときの
材料が示されている。ガリウムヒ素の絶縁基板１０５が
用意され、この基板上に約５ミクロンの厚さのアルミニ
ウムガリウムヒ素のバッファ層３０１が堆積される。バ
ッファ層３０１の上には、好適にガリウムヒ素を多量に
ドーピングした伝導材料層３０２の単結晶薄状フィルム
（約１０００オングストロームの厚さ）がある。その他
の材料および厚さが使用されてもよい。
材料が示されている。ガリウムヒ素の絶縁基板１０５が
用意され、この基板上に約５ミクロンの厚さのアルミニ
ウムガリウムヒ素のバッファ層３０１が堆積される。バ
ッファ層３０１の上には、好適にガリウムヒ素を多量に
ドーピングした伝導材料層３０２の単結晶薄状フィルム
（約１０００オングストロームの厚さ）がある。その他
の材料および厚さが使用されてもよい。
【００２０】図５において、フォトレジスト３０３の層
が、伝導層３０２の上に周知のデバイス製造技術に従っ
て適用されている。このフォトレジストは、あるパター
ンで適用され、このパターンが、伝導材料３０２が取り
除かれるところにギャップを残すことによって、最終的
にデバイス上に電極１０３および１０４のプレースメン
ト（場所）を画成する。
が、伝導層３０２の上に周知のデバイス製造技術に従っ
て適用されている。このフォトレジストは、あるパター
ンで適用され、このパターンが、伝導材料３０２が取り
除かれるところにギャップを残すことによって、最終的
にデバイス上に電極１０３および１０４のプレースメン
ト（場所）を画成する。
【００２１】図６において、伝導層３０２が、周知のデ
バイス製造技術に従ってエッチング（食刻）されてい
る。フォトレジスト３０３があるところは、伝導層３０
２は損なわれずに残っているが、フォトレジスト３０３
のギャップがあるところは、伝導層３０２がエッチング
される。このようにして、２つの電極１０３および１０
４が形成され、それら電極間にギャップ２０３を有する
ことになる。電極１０３は最終的にエミッタとなり、電
極１０４はゲートになる。
バイス製造技術に従ってエッチング（食刻）されてい
る。フォトレジスト３０３があるところは、伝導層３０
２は損なわれずに残っているが、フォトレジスト３０３
のギャップがあるところは、伝導層３０２がエッチング
される。このようにして、２つの電極１０３および１０
４が形成され、それら電極間にギャップ２０３を有する
ことになる。電極１０３は最終的にエミッタとなり、電
極１０４はゲートになる。
【００２２】図７において、フォトレジスト３０３が除
かれる。
かれる。
【００２３】図８において、バッファ層がギャップ２０
３の下方でエッチングされ、電極１０３および１０４が
いくぶん突き出すようにしている。したがって、２つの
アルミニウムガリウムヒ素の絶縁体１０２になる。変形
例として、これら絶縁体１０２が接触しているように、
バッファ層がエッチングされなくてもよく、単に部分的
にエッチングされてもよい。
３の下方でエッチングされ、電極１０３および１０４が
いくぶん突き出すようにしている。したがって、２つの
アルミニウムガリウムヒ素の絶縁体１０２になる。変形
例として、これら絶縁体１０２が接触しているように、
バッファ層がエッチングされなくてもよく、単に部分的
にエッチングされてもよい。
【００２４】図９において、オーム接触２０４が電極１
０３および１０４に付けられ、電気的接触がデバイス１
００になされるようにされている。アノード電極２０５
も示されているが、これは選択的なものである。つま
り、アノード２０５がないときは、ゲート電極１０４が
アノードとして働く。アノード２０５があるとき、この
アノード２０５は、ガリウムヒ素を多量にドーピングし
たもので作られてもよく、金または他の伝導材料で作ら
れたものでもよい。単結晶から形成されてもよいが、そ
の必要はない。薄状フィルムから形成されてもよいし、
そうでなくてもよい。そして、他の２つの電極（例え
ば、同一平面上に並んでいるもの）と同一のフィルムか
ら形成されてもよい。
０３および１０４に付けられ、電気的接触がデバイス１
００になされるようにされている。アノード電極２０５
も示されているが、これは選択的なものである。つま
り、アノード２０５がないときは、ゲート電極１０４が
アノードとして働く。アノード２０５があるとき、この
アノード２０５は、ガリウムヒ素を多量にドーピングし
たもので作られてもよく、金または他の伝導材料で作ら
れたものでもよい。単結晶から形成されてもよいが、そ
の必要はない。薄状フィルムから形成されてもよいし、
そうでなくてもよい。そして、他の２つの電極（例え
ば、同一平面上に並んでいるもの）と同一のフィルムか
ら形成されてもよい。
【００２５】上記の説明から、ここに開示された本発明
が、新規で利点のある電界放出デバイス１００およびそ
の製造方法を提供していることが明らかである。前述さ
れた説明は、本発明の典型的な方法および実施を説明し
たにすぎない。当業者によって理解されるように、本発
明が、その精神または本質的特徴から逸脱することなく
多くの他の特定の態様で実施され得る。例えば、他の材
料が、材料の記載箇所で使用され得る。さらに、エミッ
タ電極１０３およびゲート電極１０４が、１つの伝導層
３０２からではなく、２つの別々の単結晶薄状フィルム
から形成されてもよい。また、本発明は、図１の在来の
円錐状エミッタ構造のような、いろいろな形状の電極が
薄状フィルム電極の箇所に使用されるところの他のデバ
イス構造で実施されてもよい。最後に、本発明は、全て
の電極ではなく、一部の電極に単結晶を使用して実施さ
れてもよい。
が、新規で利点のある電界放出デバイス１００およびそ
の製造方法を提供していることが明らかである。前述さ
れた説明は、本発明の典型的な方法および実施を説明し
たにすぎない。当業者によって理解されるように、本発
明が、その精神または本質的特徴から逸脱することなく
多くの他の特定の態様で実施され得る。例えば、他の材
料が、材料の記載箇所で使用され得る。さらに、エミッ
タ電極１０３およびゲート電極１０４が、１つの伝導層
３０２からではなく、２つの別々の単結晶薄状フィルム
から形成されてもよい。また、本発明は、図１の在来の
円錐状エミッタ構造のような、いろいろな形状の電極が
薄状フィルム電極の箇所に使用されるところの他のデバ
イス構造で実施されてもよい。最後に、本発明は、全て
の電極ではなく、一部の電極に単結晶を使用して実施さ
れてもよい。
【００２６】したがって、本発明の開示が、好適実施例
を例示することを意図としたものであって、本発明の請
求の範囲を制限することを意味するものではない。本発
明の範囲は、特許請求の範囲によってのみ制限されるも
のである。
を例示することを意図としたものであって、本発明の請
求の範囲を制限することを意味するものではない。本発
明の範囲は、特許請求の範囲によってのみ制限されるも
のである。
【図１】従来技術に従った円錐状エミッタ１０３を有す
る電界放出デバイス１００の断面図である。
る電界放出デバイス１００の断面図である。
【図２】エッジエミッタ構造１０３を有する薄状フィル
ム電界放出デバイス１００の断面図である。
ム電界放出デバイス１００の断面図である。
【図３】本発明の好適実施例に従った単結晶薄状フィル
ム放出デバイス１００の断面図である。
ム放出デバイス１００の断面図である。
【図４】本発明に従った単結晶薄状フィルム放出デバイ
スの好適製造方法であって、６段階の好適製造プロセス
の第１段階におけるデバイス１００の断面図である。
スの好適製造方法であって、６段階の好適製造プロセス
の第１段階におけるデバイス１００の断面図である。
【図５】本発明に従った単結晶薄状フィルム放出デバイ
スの好適製造方法であって、６段階の好適製造プロセス
の第２段階におけるデバイス１００の断面図である。
スの好適製造方法であって、６段階の好適製造プロセス
の第２段階におけるデバイス１００の断面図である。
【図６】本発明に従った単結晶薄状フィルム放出デバイ
スの好適製造方法であって、６段階の好適製造プロセス
の第３段階におけるデバイス１００の断面図である。
スの好適製造方法であって、６段階の好適製造プロセス
の第３段階におけるデバイス１００の断面図である。
【図７】本発明に従った単結晶薄状フィルム放出デバイ
スの好適製造方法であって、６段階の好適製造プロセス
の第４段階におけるデバイス１００の断面図である。
スの好適製造方法であって、６段階の好適製造プロセス
の第４段階におけるデバイス１００の断面図である。
【図８】本発明に従った単結晶薄状フィルム放出デバイ
スの好適製造方法であって、６段階の好適製造プロセス
の第５段階におけるデバイス１００の断面図である。
スの好適製造方法であって、６段階の好適製造プロセス
の第５段階におけるデバイス１００の断面図である。
【図９】本発明に従った単結晶薄状フィルム放出デバイ
スの好適製造方法であって、６段階の好適製造プロセス
の第６段階におけるデバイス１００の断面図である。
スの好適製造方法であって、６段階の好適製造プロセス
の第６段階におけるデバイス１００の断面図である。
１００ ．．． 電界放出デバイス １０２ ．．． 絶縁体 １０３ ．．． エミッタ電極 １０４ ．．． ゲート電極 １０５ ．．． 絶縁基板 １０６ ．．． 金属オーバーレイ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 クリフォード・ケー・ニシモト アメリカ合衆国カリフォルニア州サン・ジ ョセ、ハンティングトン・ドライブ 1143 (72)発明者 クリストファー・ウェブ アメリカ合衆国カリフォルニア州ロス・ア ルトス、スプリンガー・テラス 608 (72)発明者 ロス・エー・ラルー アメリカ合衆国カリフォルニア州ミルピタ ス、テリフィダ・レーン 11
Claims (25)
- 【請求項１】 電界放出デバイスであって、 電子を放出するためのエミッタ電極と、 第１の単結晶から形成され、電子放出を制御するための
ゲート電極とから成り、 前記エミッタ電極と前記ゲート電極との間にギャップが
ある、 ところの電界放出デバイス。 - 【請求項２】 請求項１に記載のデバイスであって、 前記エミッタ電極が、前記第１の単結晶から形成され
る、 ところのデバイス。 - 【請求項３】 請求項２に記載のデバイスであって、 前記第１の単結晶が、薄状フィルムから成る、 ところのデバイス。
- 【請求項４】 請求項３の記載のデバイスであって、 前記薄状フィルムが、ガリウムヒ化物から形成される、 ところのデバイス。
- 【請求項５】 請求項３に記載のデバイスであって、 前記エミッタ電極からの前記電子を受けるように前記エ
ミッタ電極から離しておかれるアノード電極を、さらに
有するデバイス。 - 【請求項６】 請求項５に記載のデバイスであって、 前記アノード電極が、前記第１の単結晶から形成され
る、 ところのデバイス。 - 【請求項７】 請求項５に記載のデバイスであって、 前記アノードが、第３の単結晶から形成される、 ところのデバイス。
- 【請求項８】 請求項１に記載のデバイスであって、 前記エミッタ電極が、前記第１の単結晶とは別の第２の
単結晶から形成される、ところのデバイス。 - 【請求項９】 請求項８に記載のデバイスであって、 前記エミッタ電極が、第１の薄状フィルムから成り、 前記ゲート電極が、第２の薄状フィルムから成る、 ところのデバイス。
- 【請求項１０】 請求項９に記載のデバイスであって、 前記第１の薄状フィルムおよび前記第２の薄状フィルム
が、ガリウムヒ素から形成される、 ところのデバイス。 - 【請求項１１】 請求項９に記載のデバイスであって、 前記電子を受けるように前記エミッタ電極から離れた空
間におかれるアノード電極を、さらに有するデバイス。 - 【請求項１２】 請求項１１に記載のデバイスであっ
て、 前記アノードが、第３の単結晶から形成される、 ところのデバイス。 - 【請求項１３】 請求項８に記載のデバイスであって、 前記エミッタが、円錐状である、 ところのデバイス。
- 【請求項１４】 請求項１３に記載のデバイスであっ
て、 前記電子を受けるように前記エミッタ電極から離してお
かれるアノード、さらに有するデバイス。 - 【請求項１５】 請求項１４に記載のデバイスであっ
て、 前記アノード電極が、第３の単結晶から形成される、 ところのデバイス。 - 【請求項１６】 電界放出デバイスであって、 第１の単結晶薄状フィルムから形成され、電子を放出す
るためのエミッタ電極と、 前記電子放出を制御するためのゲート電極とから成り、 前記エミッタ電極と前記ゲート電極との間にギャップが
ある、 ところのデバイス。 - 【請求項１７】 請求項１６に記載のデバイスであっ
て、 前記薄状フィルムが、ガリウムヒ素から形成される、 ところのデバイス。 - 【請求項１８】 請求項１７に記載のデバイスであっ
て、 前記電子を受けるように前記エミッタ電極から離してお
かれるアノード電極を、さらに有するデバイス。 - 【請求項１９】 請求項１８に記載のデバイスであっ
て、 前記アノード電極が、第２の単結晶から形成される、 ところのデバイス。 - 【請求項２０】 電界放出デバイスであって、 絶縁基板と、 前記基板上に取り付けられる第１の絶縁体と、 前記第１の絶縁体に隣接する前記基板上に取り付けられ
る第２の絶縁体と、 前記第１の絶縁体上に取り付けられ、単結晶ガリウムヒ
素の第１の薄状フィルムから形成されるエミッタ電極
と、 前記エミッタ電極上に取り付けられる金属オーバーレイ
であって、前記エミッタ電極が前記金属オーバーレイの
エッジを越えて張り出しているところの前記金属オーバ
ーレイと、 前記第２の絶縁体上に取り付けられ、単結晶ガリウムヒ
素の第２の薄状フィルムから形成されるゲート電極とか
ら成り、 前記エミッタ電極と前記ゲート電極との間にギャップが
ある、 ところのデバイス。 - 【請求項２１】 請求項２０に記載のデバイスであっ
て、 前記電子を受けるように前記エミッタ電極から離してお
かれるアノード電極を、さらに有するデバイス。 - 【請求項２２】 請求項２１に記載のデバイスであっ
て、 前記アノード電極が、単結晶から形成される、 ところのデバイス。 - 【請求項２３】 電界放出デバイスを製造するための方
法であって、 基板を用意する工程と、 前記基板上にエミッタ電極を形成する工程と、 単結晶から前記エミッタ電極に隣接する前記基板上にゲ
ート電極を形成する工程とから成り、 前記エミッタ電極と前記ゲート電極との間にギャップが
ある、 ところの方法。 - 【請求項２４】 電界放出デバイスを製造するための方
法であって、 基板を用意する工程と、 前記基板上に単結晶薄状フィルムを形成する工程と、 前記薄状フィルムからゲート電極およびエミッタ電極を
形成する工程とから成り、 前記エミッタ電極と前記ゲート電極との間にギャップが
ある、 ところの方法。 - 【請求項２５】 電界放出デバイスを製造するための方
法であって、 基板を準備する工程と、 前記基板上に第１の単結晶の薄状フィルムを形成する工
程と、 前記基板上に第２の単結晶の薄状フィルムを形成する工
程と、 前記第１の薄状フィルムからゲート電極を形成する工程
と、 前記第２の薄状フィルムからエミッタ電極を形成する工
程とから成り、 前記ゲート電極と前記エミッタ電極との間にギャップが
ある、 ところの方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US91095792A | 1992-07-09 | 1992-07-09 | |
| US910957 | 1992-07-09 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0697458A true JPH0697458A (ja) | 1994-04-08 |
Family
ID=25429563
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19299193A Pending JPH0697458A (ja) | 1992-07-09 | 1993-07-09 | 単結晶電界放出デバイス |
Country Status (3)
| Country | Link |
|---|---|
| EP (1) | EP0578512B1 (ja) |
| JP (1) | JPH0697458A (ja) |
| DE (1) | DE69322005T2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5587628A (en) * | 1995-04-21 | 1996-12-24 | Kuo; Huei-Pei | Field emitter with a tapered gate for flat panel display |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2574500B2 (ja) * | 1990-03-01 | 1997-01-22 | 松下電器産業株式会社 | プレーナ型冷陰極の製造方法 |
| US5214347A (en) * | 1990-06-08 | 1993-05-25 | The United States Of America As Represented By The Secretary Of The Navy | Layered thin-edged field-emitter device |
| JP2620895B2 (ja) * | 1990-09-07 | 1997-06-18 | モトローラ・インコーポレーテッド | 電界放出装置を備えた電子装置 |
| RU2344085C2 (ru) * | 2002-06-19 | 2009-01-20 | Юнилевер Н.В. | Водоочистная система |
-
1993
- 1993-07-09 DE DE1993622005 patent/DE69322005T2/de not_active Expired - Fee Related
- 1993-07-09 EP EP93305424A patent/EP0578512B1/en not_active Expired - Lifetime
- 1993-07-09 JP JP19299193A patent/JPH0697458A/ja active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| DE69322005T2 (de) | 1999-04-01 |
| EP0578512A1 (en) | 1994-01-12 |
| EP0578512B1 (en) | 1998-11-11 |
| DE69322005D1 (de) | 1998-12-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4095133A (en) | Field emission device | |
| US4168213A (en) | Field emission device and method of forming same | |
| JP3255960B2 (ja) | 冷陰極エミッタ素子 | |
| JPH09504640A (ja) | 平坦パネル・ディスプレイ・システムと構成部品とを製造する方法 | |
| EP0501785A2 (en) | Electron emitting structure and manufacturing method | |
| JPH0340332A (ja) | 電界放出型スウィチング素子およびその製造方法 | |
| US20020067113A1 (en) | Structure and method for improved field emitter arrays | |
| US5610471A (en) | Single field emission device | |
| JPH0850850A (ja) | 電界放出型電子放出素子およびその製造方法 | |
| US5779514A (en) | Technique to fabricate chimney-shaped emitters for field-emission devices | |
| US5584740A (en) | Thin-film edge field emitter device and method of manufacture therefor | |
| JP2000021287A (ja) | 電界放出型電子源及びその製造方法 | |
| US6777169B2 (en) | Method of forming emitter tips for use in a field emission display | |
| EP0578512B1 (en) | Single crystal field emission device | |
| US6771011B2 (en) | Design structures of and simplified methods for forming field emission microtip electron emitters | |
| JP3086445B2 (ja) | 電界放出素子の形成方法 | |
| KR100257568B1 (ko) | 전계방출표시 소자의 필드 에미터 어레이 형성방법 | |
| JPH0817330A (ja) | 電界放出型電子源およびその製造方法 | |
| JPH05205614A (ja) | 電界放出陰極の作製方法 | |
| JP4093997B2 (ja) | 電子デバイスにおける電子放出を改善するための陽極酸化法 | |
| JPH0541152A (ja) | 電界放出陰極の製造方法 | |
| KR100282261B1 (ko) | 전계방출 캐소드 어레이 및 이의 제조방법 | |
| JP2738197B2 (ja) | 電子放出素子 | |
| JP3143679B2 (ja) | 電子放出素子及びその製造方法 | |
| JPH0887959A (ja) | 電子源用のマイクロチップの製造方法及びこの方法により得られた電子源用マイクロチップ |