JPH0697671A - 回路基板 - Google Patents
回路基板Info
- Publication number
- JPH0697671A JPH0697671A JP4271122A JP27112292A JPH0697671A JP H0697671 A JPH0697671 A JP H0697671A JP 4271122 A JP4271122 A JP 4271122A JP 27112292 A JP27112292 A JP 27112292A JP H0697671 A JPH0697671 A JP H0697671A
- Authority
- JP
- Japan
- Prior art keywords
- insulating layer
- circuit board
- wiring
- dielectric film
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Non-Metallic Protective Coatings For Printed Circuits (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
(57)【要約】
【目的】 配線部の信号伝搬速度を高めると共に、高熱
伝導性を有する回路基板を提供しようとするものであ
る。 【構成】窒化アルミニウム、窒化硼素、炭化硼素、ダイ
ヤモンドライクカーボンおよびダイヤモンドから選ばれ
た少なくとも１種からなる高熱伝導性材料からなる絶縁
層３と、前記絶縁層３に埋め込まれた配線部４1 、４2
…４n-1 と、前記配線部４1 、４2 …４n-1 の周囲に形
成された非晶質窒化アルミニウム、非晶質酸化珪素、酸
化珪素および硼珪酸ガラスから選ばれた少なくとも１種
の低誘電率材料からなる誘電体膜５とを具備したことを
特徴としている。
伝導性を有する回路基板を提供しようとするものであ
る。 【構成】窒化アルミニウム、窒化硼素、炭化硼素、ダイ
ヤモンドライクカーボンおよびダイヤモンドから選ばれ
た少なくとも１種からなる高熱伝導性材料からなる絶縁
層３と、前記絶縁層３に埋め込まれた配線部４1 、４2
…４n-1 と、前記配線部４1 、４2 …４n-1 の周囲に形
成された非晶質窒化アルミニウム、非晶質酸化珪素、酸
化珪素および硼珪酸ガラスから選ばれた少なくとも１種
の低誘電率材料からなる誘電体膜５とを具備したことを
特徴としている。
Description
【０００１】
【産業上の利用分野】本発明は、半導体チップ等が搭載
される回路基板に関する。
される回路基板に関する。
【０００２】
【従来の技術】コンピュータシステムの高速化、小形化
指向は前記システムに使用する半導体チップの高速化、
高集積化をより加速し、最近ではクロック周波数が１０
０ＭＨｚ、チップ当たりの消費電力が３０Ｗ以上のもの
が使用されつつある。
指向は前記システムに使用する半導体チップの高速化、
高集積化をより加速し、最近ではクロック周波数が１０
０ＭＨｚ、チップ当たりの消費電力が３０Ｗ以上のもの
が使用されつつある。
【０００３】ところで、前記半導体チップが搭載される
回路基板としては従来より高熱伝導性の窒化アルミニウ
ムからなる誘電体材料で配線部間を絶縁する絶縁層を形
成した構造のものが知られている。しかしながら、前記
回路基板は半導体チップにおける高放熱化に対応できる
ものの、前記窒化アルミニウムからなる誘電体材料の誘
電率が比較的高いために配線部の信号伝搬速度を遅延さ
せ、高速化に対応できないという問題があった。
回路基板としては従来より高熱伝導性の窒化アルミニウ
ムからなる誘電体材料で配線部間を絶縁する絶縁層を形
成した構造のものが知られている。しかしながら、前記
回路基板は半導体チップにおける高放熱化に対応できる
ものの、前記窒化アルミニウムからなる誘電体材料の誘
電率が比較的高いために配線部の信号伝搬速度を遅延さ
せ、高速化に対応できないという問題があった。
【０００４】このようなことから、高熱伝導性材料から
なる基材上に例えば酸化珪素などの低誘電率材料からな
る絶縁層を薄膜プロセスで形成し、前記絶縁層の間に配
線部を埋め込んだ構造の回路基板が提案されている。し
かしながら、前記回路基板に半導体チップを搭載した場
合、前記半導体チップと前記高熱伝導性材料からなる基
材の間に熱伝導性の低い酸化珪素等の低誘電率材料から
なる絶縁層が介在されているため、放熱性が不十分で、
前記配線部の信号伝搬速度の向上のみしか達成すること
ができなかった。
なる基材上に例えば酸化珪素などの低誘電率材料からな
る絶縁層を薄膜プロセスで形成し、前記絶縁層の間に配
線部を埋め込んだ構造の回路基板が提案されている。し
かしながら、前記回路基板に半導体チップを搭載した場
合、前記半導体チップと前記高熱伝導性材料からなる基
材の間に熱伝導性の低い酸化珪素等の低誘電率材料から
なる絶縁層が介在されているため、放熱性が不十分で、
前記配線部の信号伝搬速度の向上のみしか達成すること
ができなかった。
【０００５】
【発明が解決しようとする課題】上述したように従来の
回路基板においては、半導体チップ等の高速化、高集積
化に対応して信号伝搬速度と放熱性を同時に向上させる
ことは困難であり、高速動作性および高放熱性を兼ね備
えた回路基板の開発が要望されていた。
回路基板においては、半導体チップ等の高速化、高集積
化に対応して信号伝搬速度と放熱性を同時に向上させる
ことは困難であり、高速動作性および高放熱性を兼ね備
えた回路基板の開発が要望されていた。
【０００６】本発明は、前記要望に答え、配線部の信号
伝搬速度を高めると共に、高熱伝導性を有する回路基板
を提供しようとするものである。
伝搬速度を高めると共に、高熱伝導性を有する回路基板
を提供しようとするものである。
【０００７】
【課題を解決するための手段】本発明に係わる回路基板
は、窒化アルミニウム、窒化硼素、炭化硼素、ダイヤモ
ンドライクカーボンから選ばれた少なくとも１種の高熱
伝導性材料からなる絶縁層と、前記絶縁層に埋め込まれ
た配線部と、前記配線部の周囲に形成された非晶質窒化
アルミニウム、非晶質窒化珪素、酸化珪素および硼珪酸
ガラスから選ばれた少なくとも１種の低誘電率材料から
なる誘電体膜とを具備したことを特徴とするものであ
る。
は、窒化アルミニウム、窒化硼素、炭化硼素、ダイヤモ
ンドライクカーボンから選ばれた少なくとも１種の高熱
伝導性材料からなる絶縁層と、前記絶縁層に埋め込まれ
た配線部と、前記配線部の周囲に形成された非晶質窒化
アルミニウム、非晶質窒化珪素、酸化珪素および硼珪酸
ガラスから選ばれた少なくとも１種の低誘電率材料から
なる誘電体膜とを具備したことを特徴とするものであ
る。
【０００８】次に、本発明に係わる回路基板の断面図を
図１、その一部を拡大した断面図を図２に示して以下に
詳細に説明する。
図１、その一部を拡大した断面図を図２に示して以下に
詳細に説明する。
【０００９】回路基板１は、窒化アルミニウム、窒化硼
素、炭化硼素、ダイヤモンドライクカーボンおよびダイ
ヤモンドから選ばれた少なくとも１種の高熱伝導性材料
からなる基材２を備えている。前記高熱伝導性材料から
なる絶縁層３は、前記基材２上に複数積層されている。
配線部となる内部配線層４1 、４2 …４n-1 、４n は、
前記絶縁層３内に通常、複数層形成されている。非晶質
窒化アルミニウム、非晶質酸化珪素、酸化珪素および硼
珪酸ガラスから選ばれた少なくとも１種の低誘電率材料
からなる誘電体膜５は、前記内部配線層４1 、４2 …４
n-1 、４n の周囲に形成されている。表面配線層６は、
前記絶縁層３上に前記低誘電率材料からなる誘電体膜７
を介して形成されている。スルホール８は、前記内部配
線層４1、４2 …４n-1 、４n および前記表面配線層６
とのうち所望の配線層間を接続するために形成されてい
る。なお、前記絶縁層３上の前記誘電体膜７は、一部が
除去されて前記絶縁層３表面が露出され、このような露
出面に例えば半導体チップ９が搭載される。
素、炭化硼素、ダイヤモンドライクカーボンおよびダイ
ヤモンドから選ばれた少なくとも１種の高熱伝導性材料
からなる基材２を備えている。前記高熱伝導性材料から
なる絶縁層３は、前記基材２上に複数積層されている。
配線部となる内部配線層４1 、４2 …４n-1 、４n は、
前記絶縁層３内に通常、複数層形成されている。非晶質
窒化アルミニウム、非晶質酸化珪素、酸化珪素および硼
珪酸ガラスから選ばれた少なくとも１種の低誘電率材料
からなる誘電体膜５は、前記内部配線層４1 、４2 …４
n-1 、４n の周囲に形成されている。表面配線層６は、
前記絶縁層３上に前記低誘電率材料からなる誘電体膜７
を介して形成されている。スルホール８は、前記内部配
線層４1、４2 …４n-1 、４n および前記表面配線層６
とのうち所望の配線層間を接続するために形成されてい
る。なお、前記絶縁層３上の前記誘電体膜７は、一部が
除去されて前記絶縁層３表面が露出され、このような露
出面に例えば半導体チップ９が搭載される。
【００１０】前記内部配線層４1 、４2 …４n-1 、４n
間に位置する前記絶縁層３の厚さ、ｌすなわち図２中ｔ
1 は、次のような理由により０．５〜１５μｍの範囲に
することが望ましい。すなわち、前記絶縁層３の厚さ
（ｔ1 ）を０．５μｍ未満にすると前記内部配線層
４1 、４2 …４n-1 、４n 間を十分に電気的に分離する
ことが困難になる。一方、前記絶縁層３の厚さ（ｔ1 ）
が１５μｍを超えるとその内部応力によって下地（例え
ば前記基材１）から剥離する恐れがある。より好ましい
前記絶縁層３の厚さ（ｔ1 ）は、０．９〜１０μｍであ
る。
間に位置する前記絶縁層３の厚さ、ｌすなわち図２中ｔ
1 は、次のような理由により０．５〜１５μｍの範囲に
することが望ましい。すなわち、前記絶縁層３の厚さ
（ｔ1 ）を０．５μｍ未満にすると前記内部配線層
４1 、４2 …４n-1 、４n 間を十分に電気的に分離する
ことが困難になる。一方、前記絶縁層３の厚さ（ｔ1 ）
が１５μｍを超えるとその内部応力によって下地（例え
ば前記基材１）から剥離する恐れがある。より好ましい
前記絶縁層３の厚さ（ｔ1 ）は、０．９〜１０μｍであ
る。
【００１１】前記内部配線層４1 、４2 …４n-1 、４n
を包囲する前記誘電体膜５の厚さ、すなわち図２中のｔ
2 は、次のような理由により０．４〜１５μｍの範囲に
することが望ましい。すなわち、前記誘電体膜５の厚さ
（ｔ2 ）を０．４μｍ未満にすると前記内部配線層
４1 、４2 …４n-1 、４n を確実に覆うことが困難にな
り、信号伝搬速度を高めることが困難になる。一方、前
記誘電体膜５の厚さ（ｔ2）が１５μｍを超えると前記
誘電体膜５の内部応力が大きくなって前記絶縁層３から
剥離する恐れがある。
を包囲する前記誘電体膜５の厚さ、すなわち図２中のｔ
2 は、次のような理由により０．４〜１５μｍの範囲に
することが望ましい。すなわち、前記誘電体膜５の厚さ
（ｔ2 ）を０．４μｍ未満にすると前記内部配線層
４1 、４2 …４n-1 、４n を確実に覆うことが困難にな
り、信号伝搬速度を高めることが困難になる。一方、前
記誘電体膜５の厚さ（ｔ2）が１５μｍを超えると前記
誘電体膜５の内部応力が大きくなって前記絶縁層３から
剥離する恐れがある。
【００１２】前記内部配線層４1 、４2 …４n-1 、４n
および表面配線層６は、例えばＡｌやＴｉ／Ｃｕまたは
Ｔｉ／Ｎｉ／Ａｕ等の多層構造のもの等を用いることが
できる。
および表面配線層６は、例えばＡｌやＴｉ／Ｃｕまたは
Ｔｉ／Ｎｉ／Ａｕ等の多層構造のもの等を用いることが
できる。
【００１３】前記表面配線層６は、前記絶縁層３上に低
誘電率材料からなる誘電体膜７を介して形成することが
望ましいが、前記表面配線層６の引き回し長さが短い場
合には前記高熱伝導性材料からなる前記絶縁層３上に直
接形成してもよい。
誘電率材料からなる誘電体膜７を介して形成することが
望ましいが、前記表面配線層６の引き回し長さが短い場
合には前記高熱伝導性材料からなる前記絶縁層３上に直
接形成してもよい。
【００１４】なお、図１で示した回路基板ではスルホー
ル８が低誘電率材料からなる誘電体膜７で包囲されてい
るが、スルホール８の長さが短い場合は、スルホール８
が誘電体膜７で特に包囲されなくてもよく、配線部であ
る内部配線層４1 、４2 …４n-1 、４n の周囲のみに誘
電体膜７を形成することができる。
ル８が低誘電率材料からなる誘電体膜７で包囲されてい
るが、スルホール８の長さが短い場合は、スルホール８
が誘電体膜７で特に包囲されなくてもよく、配線部であ
る内部配線層４1 、４2 …４n-1 、４n の周囲のみに誘
電体膜７を形成することができる。
【００１５】さらに、本発明に係わる回路基板は絶縁層
３中に埋め込まれる配線層は単層であってもよい。
３中に埋め込まれる配線層は単層であってもよい。
【００１６】次に、本発明に係わる回路基板の製造方法
を図３〜図６を参照して詳細に説明する。
を図３〜図６を参照して詳細に説明する。
【００１７】まず、図３（Ａ）に示すように前述した高
熱伝導性材料からなる基材１１上に同様な高熱伝導性材
料からなる絶縁層１２をスパッタ法、ＣＶＤ法、イオン
プレーティング法、クラスタイオンビーム法等の薄膜形
成法により堆積する。なお、前記絶縁層１２の形成に先
立って湿式洗浄法、逆スパッタ法などで前記基材１１表
面を清浄化してもよい。つづいて、図３（Ｂ）に示すよ
うに前記絶縁層１２をフォトエッチング技術により選択
的に除去して形成すべき内部配線層とほぼ同じ長さで所
望の幅、深さを有する複数の溝部１３を形成した後、前
記薄膜形成法により前述した低誘電率材料を堆積し、さ
らに前記絶縁層１２上の誘電体膜を除去することにより
前記溝部１３内に誘電体１４を埋め込む。ひきつづき、
前記誘電体膜１をフォトエッチング技術により選択的に
除去して図３（Ｃ）に示すように形成すべき内部配線層
と同じ長さ、幅、深さを有する断面凹状の誘電体膜１５
を形成する。
熱伝導性材料からなる基材１１上に同様な高熱伝導性材
料からなる絶縁層１２をスパッタ法、ＣＶＤ法、イオン
プレーティング法、クラスタイオンビーム法等の薄膜形
成法により堆積する。なお、前記絶縁層１２の形成に先
立って湿式洗浄法、逆スパッタ法などで前記基材１１表
面を清浄化してもよい。つづいて、図３（Ｂ）に示すよ
うに前記絶縁層１２をフォトエッチング技術により選択
的に除去して形成すべき内部配線層とほぼ同じ長さで所
望の幅、深さを有する複数の溝部１３を形成した後、前
記薄膜形成法により前述した低誘電率材料を堆積し、さ
らに前記絶縁層１２上の誘電体膜を除去することにより
前記溝部１３内に誘電体１４を埋め込む。ひきつづき、
前記誘電体膜１をフォトエッチング技術により選択的に
除去して図３（Ｃ）に示すように形成すべき内部配線層
と同じ長さ、幅、深さを有する断面凹状の誘電体膜１５
を形成する。
【００１８】次いで、Ａｌなどの配線材料を前記薄膜形
成法により全面に堆積し、前記絶縁層１２表面の配線材
料膜を除去することにより前記断面凹状の各誘電体膜１
５内に第１層の内部配線層１６1 を埋め込む。つづい
て、前述した低誘電率材料を前記薄膜形成法により堆積
し、パターニングすることにより図４（Ｄ）に示すよう
に前記第１層の内部配線層１６1 および誘電体膜１５上
に誘電体膜１７を形成して前記内部配線層１６1 の周囲
を前記断面凹状の誘電体膜１５および前記誘電体膜１７
で覆う。ひきつづき、図４（Ｅ）に示すように全面に前
述した高熱伝導性材料からなる絶縁層１８を前記薄膜形
成法により堆積する。さらに、図４（Ｆ）に示すように
前記第１層の内部配線層１６1 上の所定位置の前記絶縁
層１８をフォトエッチング技術により選択的に除去して
前記誘電体膜１７まで達する複数の溝部１９を形成した
後、前記溝部１９内に前述した低誘電率材料を前記薄膜
形成法により堆積し、前記絶縁層１８上の誘電体膜を除
去することにより前記溝部１９に誘電体２０を埋め込
む。
成法により全面に堆積し、前記絶縁層１２表面の配線材
料膜を除去することにより前記断面凹状の各誘電体膜１
５内に第１層の内部配線層１６1 を埋め込む。つづい
て、前述した低誘電率材料を前記薄膜形成法により堆積
し、パターニングすることにより図４（Ｄ）に示すよう
に前記第１層の内部配線層１６1 および誘電体膜１５上
に誘電体膜１７を形成して前記内部配線層１６1 の周囲
を前記断面凹状の誘電体膜１５および前記誘電体膜１７
で覆う。ひきつづき、図４（Ｅ）に示すように全面に前
述した高熱伝導性材料からなる絶縁層１８を前記薄膜形
成法により堆積する。さらに、図４（Ｆ）に示すように
前記第１層の内部配線層１６1 上の所定位置の前記絶縁
層１８をフォトエッチング技術により選択的に除去して
前記誘電体膜１７まで達する複数の溝部１９を形成した
後、前記溝部１９内に前述した低誘電率材料を前記薄膜
形成法により堆積し、前記絶縁層１８上の誘電体膜を除
去することにより前記溝部１９に誘電体２０を埋め込
む。
【００１９】次いで、図５（Ｇ）に示すように前記溝部
１９内で誘電体２０をフォトエッチング技術により選択
的に除去して前記内部配線層１６1 の上面まで達する孔
を開口した後、前記薄膜形成法により配線材料を堆積
し、前記絶縁層１８上の導体材料膜を除去することによ
り前記孔内に埋め込まれ周囲が誘電体膜２１で覆われた
スルホール２２を形成する。つづいて、図５（Ｈ）に示
すように全面に前述した高熱伝導性材料からなる絶縁層
２３を前記薄膜形成法により堆積し、前記絶縁層２２を
フォトエッチング技術により選択的に除去して前記絶縁
層１８表面まで達し、形成すべき内部配線層とほぼ同じ
長さで所望の幅、深さを有する複数の溝部２４を形成し
た後、前記溝部２４内に前述したのと同様な方法により
誘電体２５を埋め込む。ひきつづき、図５（Ｉ）に示す
ように前記溝部２４内の前記誘電体２５をフォトエッチ
ング技術により選択的に除去して形成すべき内部配線層
と同じ長さ、幅、深さを有する断面凹状の誘電体膜２６
を形成し、さらに前記スルホール２２が存在する前記誘
電体２５は別のマスクを用いてエッチングして前記スル
ホール２２に達する細長状の孔を開口する。その後、前
記断面凹状の誘電体膜２６および前記細長スルホール２
２上に形成された前記孔内に配線材料を体積することに
より第２層の内部配線層１６2 を埋め込む。
１９内で誘電体２０をフォトエッチング技術により選択
的に除去して前記内部配線層１６1 の上面まで達する孔
を開口した後、前記薄膜形成法により配線材料を堆積
し、前記絶縁層１８上の導体材料膜を除去することによ
り前記孔内に埋め込まれ周囲が誘電体膜２１で覆われた
スルホール２２を形成する。つづいて、図５（Ｈ）に示
すように全面に前述した高熱伝導性材料からなる絶縁層
２３を前記薄膜形成法により堆積し、前記絶縁層２２を
フォトエッチング技術により選択的に除去して前記絶縁
層１８表面まで達し、形成すべき内部配線層とほぼ同じ
長さで所望の幅、深さを有する複数の溝部２４を形成し
た後、前記溝部２４内に前述したのと同様な方法により
誘電体２５を埋め込む。ひきつづき、図５（Ｉ）に示す
ように前記溝部２４内の前記誘電体２５をフォトエッチ
ング技術により選択的に除去して形成すべき内部配線層
と同じ長さ、幅、深さを有する断面凹状の誘電体膜２６
を形成し、さらに前記スルホール２２が存在する前記誘
電体２５は別のマスクを用いてエッチングして前記スル
ホール２２に達する細長状の孔を開口する。その後、前
記断面凹状の誘電体膜２６および前記細長スルホール２
２上に形成された前記孔内に配線材料を体積することに
より第２層の内部配線層１６2 を埋め込む。
【００２０】次いで、図６（Ｊ）に示すように前記第２
層の内部配線層１６2 上に前述した低誘電率材料からな
る誘電体膜２８を前述した手法で形成した後、全面に前
述した高熱伝導性材料からなる絶縁層２９を前記薄膜形
成法により堆積する。つづいて、前述した図４（Ｆ）お
よび図５（Ｇ）の工程と同様な方法により前記第２層の
内部配線層１６2 のうちの所定の内部配線層上に位置す
る前記絶縁層２９をフォトエッチング技術により選択的
に除去して前記誘電体膜２８まで達する複数の溝部３０
を形成し、前記溝部３０内に誘電体を埋め込み、前記誘
電体をフォトエッチング技術により選択的に除去して前
記第２層の内部配線層１６2 の上面まで達する孔を開口
した後、前記孔内に配線材料を埋め込むことにより誘電
体膜３１で周囲が覆われたスルホール３２を形成する
（図６（Ｋ）図示）。
層の内部配線層１６2 上に前述した低誘電率材料からな
る誘電体膜２８を前述した手法で形成した後、全面に前
述した高熱伝導性材料からなる絶縁層２９を前記薄膜形
成法により堆積する。つづいて、前述した図４（Ｆ）お
よび図５（Ｇ）の工程と同様な方法により前記第２層の
内部配線層１６2 のうちの所定の内部配線層上に位置す
る前記絶縁層２９をフォトエッチング技術により選択的
に除去して前記誘電体膜２８まで達する複数の溝部３０
を形成し、前記溝部３０内に誘電体を埋め込み、前記誘
電体をフォトエッチング技術により選択的に除去して前
記第２層の内部配線層１６2 の上面まで達する孔を開口
した後、前記孔内に配線材料を埋め込むことにより誘電
体膜３１で周囲が覆われたスルホール３２を形成する
（図６（Ｋ）図示）。
【００２１】次いで、前述した図５（Ｈ）、図５
（Ｉ）、図６（Ｊ）、図６（Ｋ）の工程を繰り返して既
に説明した図１に示す構造の回路基板を製造する。ただ
し、表面配線層の形成および前記表面配線を最上層の内
部配線層と接続するためのスルホールの形成に際して
は、最上層の絶縁層の上に低誘電率材料からなる誘電体
膜を堆積し、溝部形成、誘電体の埋め込み、孔の開口、
導体材料の前記孔内への埋め込みを行ってスルーホール
を形成し、さらに前記誘電体膜上に表面配線層を形成し
た後、半導体チップの搭載領域になる前記誘電体膜を選
択的に除去して前記誘電体膜下の高熱伝導性材料からな
る絶縁層を露出させる。
（Ｉ）、図６（Ｊ）、図６（Ｋ）の工程を繰り返して既
に説明した図１に示す構造の回路基板を製造する。ただ
し、表面配線層の形成および前記表面配線を最上層の内
部配線層と接続するためのスルホールの形成に際して
は、最上層の絶縁層の上に低誘電率材料からなる誘電体
膜を堆積し、溝部形成、誘電体の埋め込み、孔の開口、
導体材料の前記孔内への埋め込みを行ってスルーホール
を形成し、さらに前記誘電体膜上に表面配線層を形成し
た後、半導体チップの搭載領域になる前記誘電体膜を選
択的に除去して前記誘電体膜下の高熱伝導性材料からな
る絶縁層を露出させる。
【００２２】
【作用】本発明に係わる回路基板は、前述した図１に示
すように窒化アルミニウム、窒化硼素、炭化硼素、ダイ
ヤモンドライクカーボンおよびダイヤモンドから選ばれ
た少なくとも１種の高熱伝導性材料からなる絶縁層と、
前記絶縁層に埋め込まれた配線部と、前記配線部の周囲
に形成された非晶質窒化アルミニウム、非晶質酸化珪
素、酸化珪素および硼珪酸ガラスから選ばれた少なくと
も１種の低誘電率材料からなる誘電体膜とを具備した構
造になっている。このため、前記回路基板の表面にＬＳ
Ｉ等の半導体チップを搭載した場合、前記半導体チップ
から発生する熱を前記高熱伝導性材料からなる絶縁層に
より良好に放出することができる。また、前記配線部の
周囲は前記低誘電率材料からなる誘電体膜で覆われてい
るため、前記配線部の信号伝搬速度を高めることができ
る。したがって、高速動作性と高放熱性を兼ね備えた回
路基板を提供できる。
すように窒化アルミニウム、窒化硼素、炭化硼素、ダイ
ヤモンドライクカーボンおよびダイヤモンドから選ばれ
た少なくとも１種の高熱伝導性材料からなる絶縁層と、
前記絶縁層に埋め込まれた配線部と、前記配線部の周囲
に形成された非晶質窒化アルミニウム、非晶質酸化珪
素、酸化珪素および硼珪酸ガラスから選ばれた少なくと
も１種の低誘電率材料からなる誘電体膜とを具備した構
造になっている。このため、前記回路基板の表面にＬＳ
Ｉ等の半導体チップを搭載した場合、前記半導体チップ
から発生する熱を前記高熱伝導性材料からなる絶縁層に
より良好に放出することができる。また、前記配線部の
周囲は前記低誘電率材料からなる誘電体膜で覆われてい
るため、前記配線部の信号伝搬速度を高めることができ
る。したがって、高速動作性と高放熱性を兼ね備えた回
路基板を提供できる。
【００２３】また、前述したように薄膜プロセスにより
本発明に係わる回路基板を製造することによって、前記
高熱伝導性材料からなる絶縁層と低誘電率材料からなる
誘電体膜を回路基板の構成部材として用いることが可能
になり、さらに配線部に使用される配線材料が前記絶縁
層や前記誘電体膜に拡散するのを抑制して低抵抗の配線
部を実現できる。
本発明に係わる回路基板を製造することによって、前記
高熱伝導性材料からなる絶縁層と低誘電率材料からなる
誘電体膜を回路基板の構成部材として用いることが可能
になり、さらに配線部に使用される配線材料が前記絶縁
層や前記誘電体膜に拡散するのを抑制して低抵抗の配線
部を実現できる。
【００２４】すなわち、従来のセラミック焼結プロセス
によれば、前記高熱伝導性材料からなる絶縁層と前記低
誘電率材料からなる誘電体膜の焼結温度が異なる場合に
はこれらを同一の回路基板内に共存させることが難し
い。例えば、絶縁層として窒化アルミニウム（ＡｌＮ）
を、誘電体膜として硼珪酸ガラスをそれぞれ使用した場
合、従来のセラミック焼結プロセスでは焼結温度がそれ
ぞれ１７００〜１９００℃、４００〜９００℃と大きく
異なっている。このため、ＡｌＮ焼結体からなる絶縁層
と例えば硼珪酸ガラスセラミックからなる誘電体膜を交
互に形成することは不可能である。また、回路基板の配
線部を厚膜技術により形成する場合には、通常、絶縁層
との密着強度を上げるために配線材料に無機物を始めと
する各種の添加物が配合される。このため、前記回路基
板に形成された配線部の抵抗率は、純金属からなるもの
に比べて高くなる。
によれば、前記高熱伝導性材料からなる絶縁層と前記低
誘電率材料からなる誘電体膜の焼結温度が異なる場合に
はこれらを同一の回路基板内に共存させることが難し
い。例えば、絶縁層として窒化アルミニウム（ＡｌＮ）
を、誘電体膜として硼珪酸ガラスをそれぞれ使用した場
合、従来のセラミック焼結プロセスでは焼結温度がそれ
ぞれ１７００〜１９００℃、４００〜９００℃と大きく
異なっている。このため、ＡｌＮ焼結体からなる絶縁層
と例えば硼珪酸ガラスセラミックからなる誘電体膜を交
互に形成することは不可能である。また、回路基板の配
線部を厚膜技術により形成する場合には、通常、絶縁層
との密着強度を上げるために配線材料に無機物を始めと
する各種の添加物が配合される。このため、前記回路基
板に形成された配線部の抵抗率は、純金属からなるもの
に比べて高くなる。
【００２５】これに対し、前述した薄膜プロセスは前記
セラミック焼結プロセスに比べて低い温度で前記高熱伝
導性材料からなる絶縁層と前記低誘電率材料からなる誘
電体膜を形成することができるため、信号の高速動作性
と高放熱性を兼ね備えた本発明の回路基板を製造でき
る。しかも、前記絶縁層および誘電体膜の材料の組み合
わせの自由度も高められる。さらに、配線材料として純
度が９９．９９％以上の金属を用いることができると共
に、プロセス温度を低温（例えば４８０℃以下）にする
ことができるため、配線部に使用される配線材料が前記
絶縁層や前記誘電体膜に拡散するのを抑制して低抵抗の
配線部を実現できる。
セラミック焼結プロセスに比べて低い温度で前記高熱伝
導性材料からなる絶縁層と前記低誘電率材料からなる誘
電体膜を形成することができるため、信号の高速動作性
と高放熱性を兼ね備えた本発明の回路基板を製造でき
る。しかも、前記絶縁層および誘電体膜の材料の組み合
わせの自由度も高められる。さらに、配線材料として純
度が９９．９９％以上の金属を用いることができると共
に、プロセス温度を低温（例えば４８０℃以下）にする
ことができるため、配線部に使用される配線材料が前記
絶縁層や前記誘電体膜に拡散するのを抑制して低抵抗の
配線部を実現できる。
【００２６】
【実施例】以下、本発明の実施例を詳細に説明する。
【００２７】実施例１〜７ 前述した図３〜図６に示される回路基板を製造する工程
において、絶縁層を下記表１に示す条件で形成し、誘電
体膜を下記表２に示す条件で、それぞれ前記絶縁層およ
び誘電体膜のパターニング時のエッチングを下記表３に
示す条件でそれぞれ行って前述した図１に示す回路基板
を製造した。ただし、基材は前記絶縁層と同一の高熱伝
導性材料をそれぞれ用いた。また、内部配線層および表
面配線層に用いられる配線材料およびその膜厚を下記表
３に併記した。
において、絶縁層を下記表１に示す条件で形成し、誘電
体膜を下記表２に示す条件で、それぞれ前記絶縁層およ
び誘電体膜のパターニング時のエッチングを下記表３に
示す条件でそれぞれ行って前述した図１に示す回路基板
を製造した。ただし、基材は前記絶縁層と同一の高熱伝
導性材料をそれぞれ用いた。また、内部配線層および表
面配線層に用いられる配線材料およびその膜厚を下記表
３に併記した。
【００２８】
【表１】
【００２９】
【表２】
【００３０】
【表３】 得られた実施例１〜７の回路基板について絶縁層と誘電
体膜の密着強度、内部配線層周囲の誘電率、内部配線層
における単位長さ当りの信号遅延時間および絶縁層の熱
伝導率を測定した。その結果を下記表４に示す。なお、
前記密着強度は前記各回路基板を２気圧、１２１℃の雰
囲気に曝し、室温まで冷却する操作を１サイクルとし、
１０００サイクル後の状態を測定したものである。
体膜の密着強度、内部配線層周囲の誘電率、内部配線層
における単位長さ当りの信号遅延時間および絶縁層の熱
伝導率を測定した。その結果を下記表４に示す。なお、
前記密着強度は前記各回路基板を２気圧、１２１℃の雰
囲気に曝し、室温まで冷却する操作を１サイクルとし、
１０００サイクル後の状態を測定したものである。
【００３１】
【表４】 前記表４から明らかなように、本実施例１〜７の回路基
板は密着強度が高く、かつ信号伝搬速度が早く、さらに
高い熱伝導率を有することがわかる。したがって、本実
施例１〜７の回路基板に前述した図１のように半導体チ
ップを搭載した場合、半導体チップからの熱を良好に放
散できると共に、内部配線層の信号伝搬速度が高められ
たために前記半導体チップを高速動作させることが可能
であった。
板は密着強度が高く、かつ信号伝搬速度が早く、さらに
高い熱伝導率を有することがわかる。したがって、本実
施例１〜７の回路基板に前述した図１のように半導体チ
ップを搭載した場合、半導体チップからの熱を良好に放
散できると共に、内部配線層の信号伝搬速度が高められ
たために前記半導体チップを高速動作させることが可能
であった。
【００３２】比較例 内部配線層およびスルホールの周囲に誘電体膜を形成し
なかった以外、実施例１と同様な回路基板を製造し、各
特性を測定した。その結果、絶縁層の熱伝達率は１５０
Ｗ／ｍ・Ｋと良好であったものの、内部配線層周囲の絶
縁層における誘電率が９．０と大きいために信号遅延時
間が９９．９ピコ秒／ｃｍと大きく、高速化への対応が
困難であることが確認された。
なかった以外、実施例１と同様な回路基板を製造し、各
特性を測定した。その結果、絶縁層の熱伝達率は１５０
Ｗ／ｍ・Ｋと良好であったものの、内部配線層周囲の絶
縁層における誘電率が９．０と大きいために信号遅延時
間が９９．９ピコ秒／ｃｍと大きく、高速化への対応が
困難であることが確認された。
【００３３】
【発明の効果】以上詳述した如く、本発明によれば配線
部の信号伝搬速度を高めると共に、高熱伝導性を有し、
高速動作性と高放熱性を兼ね備えた回路基板を提供でき
る。
部の信号伝搬速度を高めると共に、高熱伝導性を有し、
高速動作性と高放熱性を兼ね備えた回路基板を提供でき
る。
【図１】本発明の回路基板を示す断面図。
【図２】本発明の絶縁層および誘電体膜の厚さを定義す
るために使用した図１の部分断面図。
るために使用した図１の部分断面図。
【図３】本発明の回路基板の製造工程を示す断面図。
【図４】本発明の回路基板の製造工程を示す断面図。
【図５】本発明の回路基板の製造工程を示す断面図。
【図６】本発明の回路基板の製造工程を示す断面図。
１…回路基板、２、１１…基材、３、１２、１８、２
３、２９…絶縁層、４1、４2 …４n-1 、１６1 、１６
2 …内部配線層、５、１５、１７、２１、２６、２７、
２８、３１…誘電体膜、８、２２、３２…スルホール、
６…表面配線層、９…半導体チップ。
３、２９…絶縁層、４1、４2 …４n-1 、１６1 、１６
2 …内部配線層、５、１５、１７、２１、２６、２７、
２８、３１…誘電体膜、８、２２、３２…スルホール、
６…表面配線層、９…半導体チップ。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０５Ｋ 3/28 Ａ 7511−4Ｅ (72)発明者 小岩 馨 神奈川県川崎市幸区小向東芝町１番地 株 式会社東芝総合研究所内 (72)発明者 岩瀬 暢男 神奈川県川崎市幸区小向東芝町１番地 株 式会社東芝総合研究所内
Claims (1)
- 【請求項１】 窒化アルミニウム、窒化硼素、炭化硼
素、ダイヤモンドライクカーボンおよびダイヤモンドか
ら選ばれた少なくとも１種の高熱伝導性材料からなる絶
縁層と、前記絶縁層に埋め込まれた配線部と、前記配線
部の周囲に形成された非晶質窒化アルミニウム、非晶質
酸化珪素、酸化珪素および硼珪酸ガラスから選ばれた少
なくとも１種の低誘電率材料からなる誘電体膜とを具備
したことを特徴とする回路基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4271122A JPH0697671A (ja) | 1992-09-14 | 1992-09-14 | 回路基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4271122A JPH0697671A (ja) | 1992-09-14 | 1992-09-14 | 回路基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0697671A true JPH0697671A (ja) | 1994-04-08 |
Family
ID=17495640
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4271122A Pending JPH0697671A (ja) | 1992-09-14 | 1992-09-14 | 回路基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0697671A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004064466A1 (ja) * | 2003-01-14 | 2004-07-29 | Matsushita Electric Industrial Co., Ltd. | 高周波積層部品およびその製造方法 |
| JP2007173625A (ja) * | 2005-12-22 | 2007-07-05 | Kyocera Corp | 配線基板およびその製造方法 |
| US7749920B2 (en) | 2003-07-17 | 2010-07-06 | Rorze Corporation | Low dielectric constant films and manufacturing method thereof, as well as electronic parts using the same |
-
1992
- 1992-09-14 JP JP4271122A patent/JPH0697671A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004064466A1 (ja) * | 2003-01-14 | 2004-07-29 | Matsushita Electric Industrial Co., Ltd. | 高周波積層部品およびその製造方法 |
| US7297878B2 (en) | 2003-01-14 | 2007-11-20 | Matsushita Electric Industrial Co., Ltd. | High frequency laminated component and its manufacturing method |
| US7749920B2 (en) | 2003-07-17 | 2010-07-06 | Rorze Corporation | Low dielectric constant films and manufacturing method thereof, as well as electronic parts using the same |
| US8158536B2 (en) | 2003-07-17 | 2012-04-17 | Rorze Corporation | Low dielectric constant films and manufacturing method thereof, as well as electronic parts using the same |
| JP2007173625A (ja) * | 2005-12-22 | 2007-07-05 | Kyocera Corp | 配線基板およびその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5089881A (en) | Fine-pitch chip carrier | |
| US5134539A (en) | Multichip module having integral decoupling capacitor | |
| JPH0758257A (ja) | 改良ヒートシンク能力を有する電子回路アセンブリ | |
| US5274270A (en) | Multichip module having SiO2 insulating layer | |
| JPH0613491A (ja) | 多層配線基板 | |
| JPH06104350A (ja) | 多層配線基板 | |
| JPH0697671A (ja) | 回路基板 | |
| US5214844A (en) | Method of assembling integrated circuits to a silicon board | |
| JP3377928B2 (ja) | 回路基板 | |
| JPH0727995B2 (ja) | セラミック配線基板 | |
| JP4383866B2 (ja) | パワー電子ユニット | |
| JPH01218042A (ja) | 半導体装置 | |
| JP2755587B2 (ja) | 回路基板 | |
| JPH0513610A (ja) | 半導体集積回路チツプ実装用基板 | |
| CA2057744C (en) | Multichip module | |
| JP2965223B2 (ja) | 放熱用複合基板 | |
| JPH06163765A (ja) | 窒化アルミヒートシンクおよびその製造方法 | |
| JP2515671Y2 (ja) | 半導体素子収納用パッケージ | |
| JP2975711B2 (ja) | 終端抵抗内蔵型多層配線基板 | |
| JP2679375B2 (ja) | Ｉｃ実装用基板 | |
| JP2604470B2 (ja) | 半導体装置 | |
| JPS61139047A (ja) | 半導体装置 | |
| JP2643004B2 (ja) | ハイブリッドｉｃ基板 | |
| JP3565872B2 (ja) | 薄膜多層配線基板 | |
| JPH07297322A (ja) | 複合セラミック基板及びその製造方法 |