JPH01218042A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH01218042A JPH01218042A JP63045006A JP4500688A JPH01218042A JP H01218042 A JPH01218042 A JP H01218042A JP 63045006 A JP63045006 A JP 63045006A JP 4500688 A JP4500688 A JP 4500688A JP H01218042 A JPH01218042 A JP H01218042A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- resin film
- semiconductor chip
- chips
- silicon substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/01—Manufacture or treatment
- H10W70/05—Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers
- H10W70/093—Connecting or disconnecting other interconnections thereto or therefrom, e.g. connecting bond wires or bumps
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/099—Connecting interconnections to insulating or insulated package substrates, interposers or redistribution layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/073—Connecting or disconnecting of die-attach connectors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/851—Dispositions of multiple connectors or interconnections
- H10W72/874—On different surfaces
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/10—Configurations of laterally-adjacent chips
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
- H10W90/732—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between stacked chips
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
- H10W90/734—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked insulating package substrate, interposer or RDL
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置に関するつ
〔従来の技術〕
従来、この種の半導体装置はＳ Ｔ Ｄ （Ｓｅｍｉｃ
ｏ＋ｒｄｕｒｔｏｒ Ｔｈｅｒｍｏｐｌａｓｔｉｃ Ｄ
ｉｅｌｅｃｔｒｉｃ）方式として知られており、−例と
して、第３図に示すように、アルミナ又はベリリア等の
セラミック基板１０の上に、マウント剤２を用いて半導
体チップ３をマウントし、半導体チップ３を含む表面に
四弗化樹ｍＲＩＡｔｉを加圧プレス法により設けて半導
体チップ３を埋め込む０次に、四弗化樹脂膜１１にコン
タクトホールを形成し、前記コンタクトホールの上に設
けた導体層を堆積し、これを選択的にエツチングして配
線層６を形成する。
ｏ＋ｒｄｕｒｔｏｒ Ｔｈｅｒｍｏｐｌａｓｔｉｃ Ｄ
ｉｅｌｅｃｔｒｉｃ）方式として知られており、−例と
して、第３図に示すように、アルミナ又はベリリア等の
セラミック基板１０の上に、マウント剤２を用いて半導
体チップ３をマウントし、半導体チップ３を含む表面に
四弗化樹ｍＲＩＡｔｉを加圧プレス法により設けて半導
体チップ３を埋め込む０次に、四弗化樹脂膜１１にコン
タクトホールを形成し、前記コンタクトホールの上に設
けた導体層を堆積し、これを選択的にエツチングして配
線層６を形成する。
上述した従来の半導体装置は、アルミ→−又はベリリア
等のセラミック基板上にマウントした半導体チップを加
圧プレス法により形成した四弗化樹脂膜により被覆し、
埋込んで形成しているので、基板と半導体素子の熱膨張
係数が整合せず、半導体チップにクラ゛ツクを生じて半
導体装置の信頼性を低下させるという問題点がある。
等のセラミック基板上にマウントした半導体チップを加
圧プレス法により形成した四弗化樹脂膜により被覆し、
埋込んで形成しているので、基板と半導体素子の熱膨張
係数が整合せず、半導体チップにクラ゛ツクを生じて半
導体装置の信頼性を低下させるという問題点がある。
また、多層化の場合には、半導体チップのクラックの確
率が更に高くなり、３００μｍを超える厚さの半導体チ
ップ（クラックを防止するため薄くできない）及び配線
層の厚みのため多層化が困難となるという問題点がある
。
率が更に高くなり、３００μｍを超える厚さの半導体チ
ップ（クラックを防止するため薄くできない）及び配線
層の厚みのため多層化が困難となるという問題点がある
。
本発明の目的は、熱膨張率の差による半導体チップのク
ラックを防止し、且つ、多層化を容易にする半導体装置
を提供することにある。
ラックを防止し、且つ、多層化を容易にする半導体装置
を提供することにある。
本発明の半導体装置は、シリコン基板と、機能素子形成
後に裏面を研磨して厚さを薄くし前記シリコン基板上に
搭載した半導体チップと、前記半導体チップを含む表面
を被覆する絶縁膜と、前記絶縁膜に設けたコンタクトホ
ールを介して前記半導体チップと電気的に接続する配線
層と、前記配線層を含む表面に設けて表面を平坦化する
保護絶縁膜を含んで構成される。
後に裏面を研磨して厚さを薄くし前記シリコン基板上に
搭載した半導体チップと、前記半導体チップを含む表面
を被覆する絶縁膜と、前記絶縁膜に設けたコンタクトホ
ールを介して前記半導体チップと電気的に接続する配線
層と、前記配線層を含む表面に設けて表面を平坦化する
保護絶縁膜を含んで構成される。
次に、本発明の実施例について図面を参照して説明する
。
。
第１図は本発明の第１の実施例を説明するための半導体
装置の断面図である。
装置の断面図である。
第１図に示すように、シリコン基板１の上に機能素子形
成後に裏面を研磨して厚さを１０〜・１５０μｍに研磨
して薄くした半導体チップ３をマウント剤２を用いて接
着し搭載する。次に、半導体チップ３を含む表面に、耐
熱性の良好な液状ポリイミド系樹脂膜を塗布して硬化さ
せた絶縁樹脂膜４を形成し、半導体チップ３の表面に設
けたＡｅ電極５の上の絶縁樹脂膜４にコンタクトホール
を設ける。このとき、Ａｅ電極５の上にＣｕ／Ｔｉ層や
、Ｃｕ ／ Ｃｒ層、又はＡ ｕ ／ Ｐ ｔ ／ Ｔ
ｉのコンタクト層を選択的に形成しても良い０次に、
前記コンタクト層を含む表面にＡ１層又はＣｕＮ等の導
体層をスパッタリング法、蒸着法。
成後に裏面を研磨して厚さを１０〜・１５０μｍに研磨
して薄くした半導体チップ３をマウント剤２を用いて接
着し搭載する。次に、半導体チップ３を含む表面に、耐
熱性の良好な液状ポリイミド系樹脂膜を塗布して硬化さ
せた絶縁樹脂膜４を形成し、半導体チップ３の表面に設
けたＡｅ電極５の上の絶縁樹脂膜４にコンタクトホール
を設ける。このとき、Ａｅ電極５の上にＣｕ／Ｔｉ層や
、Ｃｕ ／ Ｃｒ層、又はＡ ｕ ／ Ｐ ｔ ／ Ｔ
ｉのコンタクト層を選択的に形成しても良い０次に、
前記コンタクト層を含む表面にＡ１層又はＣｕＮ等の導
体層をスパッタリング法、蒸着法。
めっき法等を用いて堆積し、これを選択的にエツチング
して配線ＮＩ６を形成する０次に、全面に保Ｆ！樹脂膜
７を設ける。本実施例では基板としてシリコン基板を用
いているため半導体チップとの熱膨張率を整合させるこ
とができ、半導体チップのクラックを防止することがで
きると共に多層化も容易となる。
して配線ＮＩ６を形成する０次に、全面に保Ｆ！樹脂膜
７を設ける。本実施例では基板としてシリコン基板を用
いているため半導体チップとの熱膨張率を整合させるこ
とができ、半導体チップのクラックを防止することがで
きると共に多層化も容易となる。
第２図は本発明の第２の実施例を説明するための半導体
装置の断面図である。
装置の断面図である。
第２図に示すように、シリコン基板の上に、例えば、ジ
ャパニーズ・ジャーナル・オブ・アプライド・フィジッ
クス（Ｊａｐａｎｅｓｃ、Ｊｏｕｒｎａｌ ｏｆ人ｐｐ
ｌｉｅｄ Ｐｈｙｓｉｃｓ）第２３巻、第１０号、１９
８４年１０月、第Ｌ８１５〜Ｌ８１７頁にデバイス・レ
イアー・トランスファ・テクニーク・ユージング・ケミ
・メカニカル・ポリッシング（Ｄｅｖｔｃｅ Ｌａｙｅ
ｒ Ｔｒａｎｓｆｅｒ Ｔｅｃｈｎｉｑｕｅ ｕｓｉｎ
ｇ Ｃｈｅｍｉ−Ｍｅｃｈａｎｉｃａｉ Ｐｏｌｉｓｈ
ｉｎｇ）の表題で紹介されている機械的−化学的研磨法
により５〜５０μｍの厚さに研磨して機能素子層を残し
た半導体チップ３ａをマウント剤２により搭載する。次
に、半導体チップ３ａを含む表面をシリカ膜形成用塗布
液（例えば東京応化工業製ＯＣＤ液）を回転塗布し、こ
れを焼成して絶縁ｖ８ａを形成する。このとき、絶縁Ｉ
ＰＸ８ａとしてスパッタリング法又はＣＶＤ法により酸
化シリコン膜等を堆積した絶縁膜を形成しても良い０次
に、第１の実施例と同様にして絶縁膜８ａにコンタクト
ホールを設け、前記コンタクトホールの半導体チップ３
ａに設けたＡｆｆ電極５ａとコンタクトする配線１１６
ａを選択的に設ける０次に、配線層６ａを含む表面に
層間絶縁膜９を形成して表面を平坦にする。
ャパニーズ・ジャーナル・オブ・アプライド・フィジッ
クス（Ｊａｐａｎｅｓｃ、Ｊｏｕｒｎａｌ ｏｆ人ｐｐ
ｌｉｅｄ Ｐｈｙｓｉｃｓ）第２３巻、第１０号、１９
８４年１０月、第Ｌ８１５〜Ｌ８１７頁にデバイス・レ
イアー・トランスファ・テクニーク・ユージング・ケミ
・メカニカル・ポリッシング（Ｄｅｖｔｃｅ Ｌａｙｅ
ｒ Ｔｒａｎｓｆｅｒ Ｔｅｃｈｎｉｑｕｅ ｕｓｉｎ
ｇ Ｃｈｅｍｉ−Ｍｅｃｈａｎｉｃａｉ Ｐｏｌｉｓｈ
ｉｎｇ）の表題で紹介されている機械的−化学的研磨法
により５〜５０μｍの厚さに研磨して機能素子層を残し
た半導体チップ３ａをマウント剤２により搭載する。次
に、半導体チップ３ａを含む表面をシリカ膜形成用塗布
液（例えば東京応化工業製ＯＣＤ液）を回転塗布し、こ
れを焼成して絶縁ｖ８ａを形成する。このとき、絶縁Ｉ
ＰＸ８ａとしてスパッタリング法又はＣＶＤ法により酸
化シリコン膜等を堆積した絶縁膜を形成しても良い０次
に、第１の実施例と同様にして絶縁膜８ａにコンタクト
ホールを設け、前記コンタクトホールの半導体チップ３
ａに設けたＡｆｆ電極５ａとコンタクトする配線１１６
ａを選択的に設ける０次に、配線層６ａを含む表面に
層間絶縁膜９を形成して表面を平坦にする。
次に、層間絶縁Ｈ９の上に上述した工程を順次繰返して
半導体素子３ｂをマウントし、絶縁膜８ｂ及び配線層６
ｂをそれぞれ形成し、最上部に保護樹脂膜７を形成する
。
半導体素子３ｂをマウントし、絶縁膜８ｂ及び配線層６
ｂをそれぞれ形成し、最上部に保護樹脂膜７を形成する
。
このように、半導体チップ３．３ａ、３ｂとシリコン基
板１との熱膨張係数を整合させ、更に半導体チップ３．
３ａ、３ｂを被覆する絶縁膜に弾力性のある絶縁樹脂膜
４又は熱膨張係数の近い絶縁膜８ａ、８ｂを使用するこ
とによって、半導体チップのクラックを防止し、且つ、
薄い半導体チップの使用により表面を平坦化して多層化
構造を容易に実現できる。
板１との熱膨張係数を整合させ、更に半導体チップ３．
３ａ、３ｂを被覆する絶縁膜に弾力性のある絶縁樹脂膜
４又は熱膨張係数の近い絶縁膜８ａ、８ｂを使用するこ
とによって、半導体チップのクラックを防止し、且つ、
薄い半導体チップの使用により表面を平坦化して多層化
構造を容易に実現できる。
以上説明したように本発明は機械的研磨あるいは機械的
−化学的研磨により薄く加工した半導体チップを、シリ
コン基板上にマウントし、絶縁膜中に半導体チップを埋
め込み、絶縁膜に形成したコンタクトホールを介して電
極間接続を行なうことにより、種想の異なる半導体チッ
プを高密度に、信頼性高く実装することが可能となる。
−化学的研磨により薄く加工した半導体チップを、シリ
コン基板上にマウントし、絶縁膜中に半導体チップを埋
め込み、絶縁膜に形成したコンタクトホールを介して電
極間接続を行なうことにより、種想の異なる半導体チッ
プを高密度に、信頼性高く実装することが可能となる。
ここで、シリコン基板を用いることは、半導体装置の信
頼性を高め、且つ、熱放散性を高める効果が生ずる。ま
た、シリコン基板を用いることにより、半導体チップを
薄く加工して搭載しても半導体チップのクラックを防止
でき信頼性を向上させる効果がある。
頼性を高め、且つ、熱放散性を高める効果が生ずる。ま
た、シリコン基板を用いることにより、半導体チップを
薄く加工して搭載しても半導体チップのクラックを防止
でき信頼性を向上させる効果がある。
また、半導体素子を薄く加工することにより液状樹脂に
よる埋め込みや、無機材料による絶縁層の形成が可能と
なり、半導体チップを薄く加工することにより表面の平
坦化が容易に行なえ、半導体チップの多層化実装が容易
となり、高い実装密度が得られるという効果を有する。
よる埋め込みや、無機材料による絶縁層の形成が可能と
なり、半導体チップを薄く加工することにより表面の平
坦化が容易に行なえ、半導体チップの多層化実装が容易
となり、高い実装密度が得られるという効果を有する。
第１図及び第２図は本発明の第１及び第２の実施例を説
明するための半導体装置の断面図、第３図は従来の半導
体装置の一例を説明するための断面図である。 １・・・シリコン基板、２・・・マウント剤、３．３ａ
、３ｂ・・・半導体チップ、４・・・絶縁樹脂膜、５・
・・Ａｅ電極、６．６ａ、６ｂ・・・配線層、７・・・
保護樹脂膜、８ａ、８ｂ・・・絶縁膜、９・・・層間絶
縁膜、１０・・・セラミック基板、１１・・・四弗化樹
脂膜。
明するための半導体装置の断面図、第３図は従来の半導
体装置の一例を説明するための断面図である。 １・・・シリコン基板、２・・・マウント剤、３．３ａ
、３ｂ・・・半導体チップ、４・・・絶縁樹脂膜、５・
・・Ａｅ電極、６．６ａ、６ｂ・・・配線層、７・・・
保護樹脂膜、８ａ、８ｂ・・・絶縁膜、９・・・層間絶
縁膜、１０・・・セラミック基板、１１・・・四弗化樹
脂膜。
Claims (1)
- シリコン基板と、機能素子形成後に裏面を研磨して厚
さを薄くし前記シリコン基板上に搭載した半導体チップ
と、前記半導体チップを含む表面を被覆する絶縁膜と、
前記絶縁膜に設けたコンタクトホールを介して前記半導
体チップと電気的に接続する配線層と、前記配線層を含
む表面に設けて表面を平坦化する保護絶縁膜とを含むこ
とを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63045006A JPH01218042A (ja) | 1988-02-26 | 1988-02-26 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63045006A JPH01218042A (ja) | 1988-02-26 | 1988-02-26 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01218042A true JPH01218042A (ja) | 1989-08-31 |
Family
ID=12707293
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63045006A Pending JPH01218042A (ja) | 1988-02-26 | 1988-02-26 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01218042A (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2858716A1 (fr) * | 1997-11-20 | 2005-02-11 | Commissariat Energie Atomique | Procede d'obtention de couches localisees sur un circuit hybride |
| JP2005123378A (ja) * | 2003-10-16 | 2005-05-12 | Sony Corp | 半導体装置およびその製造方法 |
| US7208832B2 (en) | 2003-06-13 | 2007-04-24 | Sony Corporation | Semiconductor device, package structure thereof, and method for manufacturing the semiconductor device |
| US7247518B2 (en) | 2001-11-01 | 2007-07-24 | Rohm Co., Ltd. | Semiconductor device and method for manufacturing same |
| JP2008294388A (ja) * | 2007-05-25 | 2008-12-04 | Nepes Corp | ウェハレベルのシステムインパッケージ及びその製造方法 |
| US7759261B2 (en) | 2004-10-13 | 2010-07-20 | Commissariat A L'energie Atomique | Method for producing layers located on a hybrid circuit |
| WO2019087764A1 (ja) * | 2017-10-30 | 2019-05-09 | ソニーセミコンダクタソリューションズ株式会社 | 裏面照射型の固体撮像装置、および裏面照射型の固体撮像装置の製造方法、撮像装置、並びに電子機器 |
| WO2020129686A1 (ja) * | 2018-12-20 | 2020-06-25 | ソニーセミコンダクタソリューションズ株式会社 | 裏面照射型の固体撮像装置、および裏面照射型の固体撮像装置の製造方法、撮像装置、並びに電子機器 |
-
1988
- 1988-02-26 JP JP63045006A patent/JPH01218042A/ja active Pending
Cited By (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2858716A1 (fr) * | 1997-11-20 | 2005-02-11 | Commissariat Energie Atomique | Procede d'obtention de couches localisees sur un circuit hybride |
| US7247518B2 (en) | 2001-11-01 | 2007-07-24 | Rohm Co., Ltd. | Semiconductor device and method for manufacturing same |
| US7727803B2 (en) | 2003-06-13 | 2010-06-01 | Sony Corporation | Semiconductor device, package structure thereof, and method for manufacturing the semiconductor device |
| US7208832B2 (en) | 2003-06-13 | 2007-04-24 | Sony Corporation | Semiconductor device, package structure thereof, and method for manufacturing the semiconductor device |
| JP2005123378A (ja) * | 2003-10-16 | 2005-05-12 | Sony Corp | 半導体装置およびその製造方法 |
| US7759261B2 (en) | 2004-10-13 | 2010-07-20 | Commissariat A L'energie Atomique | Method for producing layers located on a hybrid circuit |
| JP2008294388A (ja) * | 2007-05-25 | 2008-12-04 | Nepes Corp | ウェハレベルのシステムインパッケージ及びその製造方法 |
| KR20230066488A (ko) * | 2017-10-30 | 2023-05-15 | 소니 세미컨덕터 솔루션즈 가부시키가이샤 | 이면 조사형 고체 촬상 장치, 이면 조사형 고체 촬상 장치의 제조 방법, 촬상 장치 및 전자기기 |
| WO2019087764A1 (ja) * | 2017-10-30 | 2019-05-09 | ソニーセミコンダクタソリューションズ株式会社 | 裏面照射型の固体撮像装置、および裏面照射型の固体撮像装置の製造方法、撮像装置、並びに電子機器 |
| KR20200077522A (ko) * | 2017-10-30 | 2020-06-30 | 소니 세미컨덕터 솔루션즈 가부시키가이샤 | 이면 조사형 고체 촬상 장치, 이면 조사형 고체 촬상 장치의 제조 방법, 촬상 장치 및 전자기기 |
| JPWO2019087764A1 (ja) * | 2017-10-30 | 2020-11-19 | ソニーセミコンダクタソリューションズ株式会社 | 裏面照射型の固体撮像装置、および裏面照射型の固体撮像装置の製造方法、撮像装置、並びに電子機器 |
| US12349482B2 (en) | 2017-10-30 | 2025-07-01 | Sony Semiconductor Solutions Corporation | Backside illumination type solid-state imaging device, manufacturing method for backside illumination type solid-state imaging device, imaging apparatus and electronic equipment |
| KR20240001292A (ko) * | 2017-10-30 | 2024-01-03 | 소니 세미컨덕터 솔루션즈 가부시키가이샤 | 이면 조사형 고체 촬상 장치, 이면 조사형 고체 촬상 장치의 제조 방법, 촬상 장치 및 전자기기 |
| TWI788430B (zh) * | 2017-10-30 | 2023-01-01 | 日商索尼半導體解決方案公司 | 背面照射型之固體攝像裝置、背面照射型之固體攝像裝置之製造方法、攝像裝置及電子機器 |
| WO2020129686A1 (ja) * | 2018-12-20 | 2020-06-25 | ソニーセミコンダクタソリューションズ株式会社 | 裏面照射型の固体撮像装置、および裏面照射型の固体撮像装置の製造方法、撮像装置、並びに電子機器 |
| JPWO2020129686A1 (ja) * | 2018-12-20 | 2021-11-04 | ソニーセミコンダクタソリューションズ株式会社 | 裏面照射型の固体撮像装置、および裏面照射型の固体撮像装置の製造方法、撮像装置、並びに電子機器 |
| TWI866935B (zh) * | 2018-12-20 | 2024-12-21 | 日商索尼半導體解決方案公司 | 背面照射型固體攝像裝置、背面照射型固體攝像裝置之製造方法、攝像裝置及電子機器 |
| US12230662B2 (en) | 2018-12-20 | 2025-02-18 | Sony Semiconductor Solutions Corporation | Backside-illumination solid-state image pickup apparatus, image pickup apparatus, and electronic equipment including embedment members |
| CN113169202A (zh) * | 2018-12-20 | 2021-07-23 | 索尼半导体解决方案公司 | 背面照射型固体摄像装置及其制造方法、摄像装置以及电子设备 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2995076B2 (ja) | 半導体装置 | |
| US5134539A (en) | Multichip module having integral decoupling capacitor | |
| JPS6281745A (ja) | ウエハ−規模のｌｓｉ半導体装置とその製造方法 | |
| US5055906A (en) | Semiconductor device having a composite insulating interlayer | |
| JPS5896760A (ja) | 半導体装置の製法 | |
| US5274270A (en) | Multichip module having SiO2 insulating layer | |
| CA2057490C (en) | Laminated diamond substrate | |
| JPH01218042A (ja) | 半導体装置 | |
| JP3249162B2 (ja) | マルチチップモジュール | |
| JP2004533119A (ja) | エネルギ吸収構造を備えた集積回路 | |
| KR100497193B1 (ko) | 반도체 소자의 본딩 패드와 이의 형성 방법 | |
| US20060121257A1 (en) | Method for producing a rewiring printed circuit board | |
| JPH05218036A (ja) | 半導体装置 | |
| JP2001345381A5 (ja) | ||
| JPS63160365A (ja) | 半導体装置用絶縁基板 | |
| JPH0697671A (ja) | 回路基板 | |
| JP3496372B2 (ja) | 半導体集積回路におけるボンディングパッドの構造 | |
| JPH04260362A (ja) | 集積回路部品とその製造方法 | |
| JPH08236690A (ja) | 三次元実装モジュール及びその製造方法 | |
| JPH03112135A (ja) | 半導体装置およびその製造方法 | |
| JPH0583180B2 (ja) | ||
| JPH0611044B2 (ja) | 半導体装置の製造方法 | |
| JPS62237748A (ja) | 半導体装置の製造方法 | |
| JPS61112349A (ja) | 半導体集積回路装置 | |
| JPH0290621A (ja) | 半導体装置 |