JPH0697733B2 - 信号比較回路 - Google Patents
信号比較回路Info
- Publication number
- JPH0697733B2 JPH0697733B2 JP57134125A JP13412582A JPH0697733B2 JP H0697733 B2 JPH0697733 B2 JP H0697733B2 JP 57134125 A JP57134125 A JP 57134125A JP 13412582 A JP13412582 A JP 13412582A JP H0697733 B2 JPH0697733 B2 JP H0697733B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- differential amplifier
- output
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/023—Generators characterised by the type of circuit or by the means used for producing pulses by the use of differential amplifiers or comparators, with internal or external positive feedback
Landscapes
- Electronic Switches (AREA)
- Noise Elimination (AREA)
- Manipulation Of Pulses (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明は２つの入力信号を比較してその相対的大小関係
が入れ換わるごとにヒステリシス幅をもって応動動作す
るようにした信号比較回路に関する。
が入れ換わるごとにヒステリシス幅をもって応動動作す
るようにした信号比較回路に関する。
背景技術とその問題点 この種の信号比較回路は入力信号が例えば雑音や信号レ
ベルの変動等によって変動したときに検出動作をさせな
いように不感帯を設け、これにより安定に比較動作をさ
せるようになされ、そのため従来例えばカーステレオ等
のアンテナ装置において第１図に示すように電圧比較器
としての差動増幅器（１）にヒステリシス回路（２）を
設けた構成のものが用いられている。
ベルの変動等によって変動したときに検出動作をさせな
いように不感帯を設け、これにより安定に比較動作をさ
せるようになされ、そのため従来例えばカーステレオ等
のアンテナ装置において第１図に示すように電圧比較器
としての差動増幅器（１）にヒステリシス回路（２）を
設けた構成のものが用いられている。
因みにカーラジオ、カーテレビでVHF帯の電波（FMラジ
オ電波、テレビ電波）を受信する場合、VHF等の電波は
波長が短く、地上波が殆どないため、受信機が車両と共
に移動すると、フリンジエリアでは、入力電界が急激に
弱くなったり、マルチパス妨害が急激にひどくなったり
するので、音質劣化（ステレオ放送を受信するときに特
に著しい）、画質劣化（スノーノイズ、ゴースト、同期
乱れ等）を招来する。フリンジエリアは、電界強度が60
dB/m以下の受信地を言うが、受信地が移動する場合、マ
ルチパスと道路沿いの家、金属ポール等の存在などによ
り電界強度が例えば40dB/mを中心として、±20dB/mの範
囲で周期的に変化する。そして、電界強度が20dB/m程度
に低下した場合（谷）は、FMステレオ放送を受信すると
歪が10％以上になり、又、テレビ放送を受信すると、画
面の同期乱れが生じる。このような問題を解決する方法
として、自動車に２本のアンテナを用意し、各アンテナ
の受信信号のうち信号レベルが高いアンテナを選択する
アンテナ装置が提案されている。このアンテナ装置にお
いて２つの受信信号を比較して信号レベルが高い方のア
ンテナからの受信信号を選択するために第１図のヒステ
リシス回路（２）をもつ信号比較回路（３）が用いられ
る。
オ電波、テレビ電波）を受信する場合、VHF等の電波は
波長が短く、地上波が殆どないため、受信機が車両と共
に移動すると、フリンジエリアでは、入力電界が急激に
弱くなったり、マルチパス妨害が急激にひどくなったり
するので、音質劣化（ステレオ放送を受信するときに特
に著しい）、画質劣化（スノーノイズ、ゴースト、同期
乱れ等）を招来する。フリンジエリアは、電界強度が60
dB/m以下の受信地を言うが、受信地が移動する場合、マ
ルチパスと道路沿いの家、金属ポール等の存在などによ
り電界強度が例えば40dB/mを中心として、±20dB/mの範
囲で周期的に変化する。そして、電界強度が20dB/m程度
に低下した場合（谷）は、FMステレオ放送を受信すると
歪が10％以上になり、又、テレビ放送を受信すると、画
面の同期乱れが生じる。このような問題を解決する方法
として、自動車に２本のアンテナを用意し、各アンテナ
の受信信号のうち信号レベルが高いアンテナを選択する
アンテナ装置が提案されている。このアンテナ装置にお
いて２つの受信信号を比較して信号レベルが高い方のア
ンテナからの受信信号を選択するために第１図のヒステ
リシス回路（２）をもつ信号比較回路（３）が用いられ
る。
第１図において、差動増幅器（１）の非反転入力端に第
１のアンテナの受信信号に対応する第１の入力信号V1が
入力抵抗R1を介して与えられ、また反転入力端に第２の
アンテナの受信信号に対応する第２の入力信号V2が与え
られる。しかるに差動増幅器（１）の出力端及び非反転
入力端間にはフィードバック用抵抗R2が接続される。
１のアンテナの受信信号に対応する第１の入力信号V1が
入力抵抗R1を介して与えられ、また反転入力端に第２の
アンテナの受信信号に対応する第２の入力信号V2が与え
られる。しかるに差動増幅器（１）の出力端及び非反転
入力端間にはフィードバック用抵抗R2が接続される。
この回路において、図示では説明のため、非反転入力端
に接続された入力抵抗R1の他端に供給される第１の入力
信号V1として、基準電圧となる電源（４）が接続されて
いる。かくして抵抗R1及びR2でヒステリシス回路（２）
が形成されている。
に接続された入力抵抗R1の他端に供給される第１の入力
信号V1として、基準電圧となる電源（４）が接続されて
いる。かくして抵抗R1及びR2でヒステリシス回路（２）
が形成されている。
今増幅器（１）の第１の入力信号V1が供給される入力端
電圧をVIN1（すなわちこの場合は非反転入力端電圧）、
第２の入力信号V2が供給される入力端電圧をVIN2（すな
わちこの場合は反転入力端電圧）とし、VIN2＜VIN1とす
ると差動増幅器（１）の出力端には検出出力V0として高
い電圧VHが生じ、非反転入力端にはヒステリシス回路
（２）を通じて のバイアスが与えられ、従って入力信号V2がこの第１の
バイアス条件の下で基準電圧V1と比較される。この第１
のバイアス条件の下で入力電圧V2が上昇して になると差動増幅器（１）の出力端の検出出力V0が低い
電圧VLに切換わり、非反転入力端にはヒステリシス回路
（２）を通じて のバイアスが与えられ、従って入力信号V2がこの第２の
バイアス条件の下で基準信号V1と比較される。この第２
のバイアス条件の下で入力電圧V2が低下して になると再度上述の第１のバイアス条件に戻る。
電圧をVIN1（すなわちこの場合は非反転入力端電圧）、
第２の入力信号V2が供給される入力端電圧をVIN2（すな
わちこの場合は反転入力端電圧）とし、VIN2＜VIN1とす
ると差動増幅器（１）の出力端には検出出力V0として高
い電圧VHが生じ、非反転入力端にはヒステリシス回路
（２）を通じて のバイアスが与えられ、従って入力信号V2がこの第１の
バイアス条件の下で基準電圧V1と比較される。この第１
のバイアス条件の下で入力電圧V2が上昇して になると差動増幅器（１）の出力端の検出出力V0が低い
電圧VLに切換わり、非反転入力端にはヒステリシス回路
（２）を通じて のバイアスが与えられ、従って入力信号V2がこの第２の
バイアス条件の下で基準信号V1と比較される。この第２
のバイアス条件の下で入力電圧V2が低下して になると再度上述の第１のバイアス条件に戻る。
従って入力信号V2と基準信号V1とのレベル比較により差
動増幅器（１）の出力が反転する本回路において、バイ
アス条件が加わったことによる差動増幅器（１）の出力
を反転させるに要する入力信号V2の相対的レベル差、す
なわちヒステリシス幅VTHは、第２図に示すように の差となり、 になる。（１）式から第１図の構成の信号比較回路
（３）においては、ヒステリシス幅VTHが入力信号V1及
びV2の信号レベルの変動には無関係に一定であることが
分かる。
動増幅器（１）の出力が反転する本回路において、バイ
アス条件が加わったことによる差動増幅器（１）の出力
を反転させるに要する入力信号V2の相対的レベル差、す
なわちヒステリシス幅VTHは、第２図に示すように の差となり、 になる。（１）式から第１図の構成の信号比較回路
（３）においては、ヒステリシス幅VTHが入力信号V1及
びV2の信号レベルの変動には無関係に一定であることが
分かる。
ところがこのようにヒステリシス幅VTHが一定になる
と、例えば上述のカーラジオの場合には不都合がある。
因みに上述のカーラジオにおいては２つのアンテナの受
信信号に対応する比較入力信号として中間周波信号を用
いてその信号レベルを比較して高い方のアンテナの受信
信号を選択するようになされており、従って比較入力信
号は実際上AM変調信号成分を含む信号をレベル検波した
信号を用いることになる。しかるにこの信号は直流分に
交流分が重畳し、しかも直流分が変動した場合これに応
じて交流分の振幅が変動する。このような入力信号を第
１図のようにヒステリシス幅が一定の信号比較回路で比
較すると、直流分が大きくなれば交流分の振幅がヒステ
リシス幅に対して比較的大きくなるため交流分の瞬時値
の変化によって差動増幅器が反転動作してしまうおそれ
があり、逆にこれを防ぐ為、ヒステリシス幅を大きくと
ると、結局感度が悪くなる不都合がある。
と、例えば上述のカーラジオの場合には不都合がある。
因みに上述のカーラジオにおいては２つのアンテナの受
信信号に対応する比較入力信号として中間周波信号を用
いてその信号レベルを比較して高い方のアンテナの受信
信号を選択するようになされており、従って比較入力信
号は実際上AM変調信号成分を含む信号をレベル検波した
信号を用いることになる。しかるにこの信号は直流分に
交流分が重畳し、しかも直流分が変動した場合これに応
じて交流分の振幅が変動する。このような入力信号を第
１図のようにヒステリシス幅が一定の信号比較回路で比
較すると、直流分が大きくなれば交流分の振幅がヒステ
リシス幅に対して比較的大きくなるため交流分の瞬時値
の変化によって差動増幅器が反転動作してしまうおそれ
があり、逆にこれを防ぐ為、ヒステリシス幅を大きくと
ると、結局感度が悪くなる不都合がある。
そこで本願発明者は先に以上の点を考慮して入力信号の
信号レベルが変動したときその変動に応じてヒステリシ
ス幅を変化させるようにすることにより常に最適なヒス
テリシス幅で比較動作をする以下のような回路を提案し
た。
信号レベルが変動したときその変動に応じてヒステリシ
ス幅を変化させるようにすることにより常に最適なヒス
テリシス幅で比較動作をする以下のような回路を提案し
た。
すなわち第３図において、差動増幅器（11）の非反転入
力端側に設けられたヒステリシス回路（12）は、非反転
入力端に接続される入力抵抗R11と、入力抵抗R11及び非
反転入力端の接続中点P1に一端を接続されて他端が接地
された接地用抵抗R12と、入力抵抗R11の両端に並列に接
続された例えばFETでなる側路用スイッチ回路（13）と
を有し、この側路用スイッチ回路（13）のゲートに差動
増幅回路（11）の検出出力V0が抵抗（14）を介して与え
られることによって例えばその内容が正の電圧VHときオ
ン動作し、負の電圧VLのときオフ動作するようになされ
ている。
力端側に設けられたヒステリシス回路（12）は、非反転
入力端に接続される入力抵抗R11と、入力抵抗R11及び非
反転入力端の接続中点P1に一端を接続されて他端が接地
された接地用抵抗R12と、入力抵抗R11の両端に並列に接
続された例えばFETでなる側路用スイッチ回路（13）と
を有し、この側路用スイッチ回路（13）のゲートに差動
増幅回路（11）の検出出力V0が抵抗（14）を介して与え
られることによって例えばその内容が正の電圧VHときオ
ン動作し、負の電圧VLのときオフ動作するようになされ
ている。
この構成において、増幅器（11）の非反転入力端の電圧
をVIN1、反転入力端の電圧をVIN2とすると、VIN2＜VIN1
で差動増幅器（11）の出力端に電圧VHが生じていると
き、スイッチ回路（13）がオン動作して差動増幅器（1
1）の非反転入力端への入力電圧VIN1は、 VIN1＝V1 …（２） になる。従って第４図に示す如く入力信号V2が上昇して
V2＝VIN2＞VIN1＝V1になったとき差動増幅器（11）が反
転動作して出力端に電圧VLを生じさせる。このときスイ
ッチ回路（13）はオフ動作して第１の入力信号V1が抵抗
R11及びR12によって分圧されて非反転入力端の入力電圧
VIN1は、 になる。次にこの状態より入力信号V2が再び低下し、 になったとき差動増幅器（11）が反転動作して出力端に
電圧VHを生じさせる状態に戻る。かくしてこの信号比較
回路（15）は差動増幅器の出力電圧VH及びVLの状態に基
づいてヒステリシス動作する。そしてそのヒステリシス
幅VTHは（２）式及び（３）式から第４図に示すように になる。
をVIN1、反転入力端の電圧をVIN2とすると、VIN2＜VIN1
で差動増幅器（11）の出力端に電圧VHが生じていると
き、スイッチ回路（13）がオン動作して差動増幅器（1
1）の非反転入力端への入力電圧VIN1は、 VIN1＝V1 …（２） になる。従って第４図に示す如く入力信号V2が上昇して
V2＝VIN2＞VIN1＝V1になったとき差動増幅器（11）が反
転動作して出力端に電圧VLを生じさせる。このときスイ
ッチ回路（13）はオフ動作して第１の入力信号V1が抵抗
R11及びR12によって分圧されて非反転入力端の入力電圧
VIN1は、 になる。次にこの状態より入力信号V2が再び低下し、 になったとき差動増幅器（11）が反転動作して出力端に
電圧VHを生じさせる状態に戻る。かくしてこの信号比較
回路（15）は差動増幅器の出力電圧VH及びVLの状態に基
づいてヒステリシス動作する。そしてそのヒステリシス
幅VTHは（２）式及び（３）式から第４図に示すように になる。
（４）式においてヒステリシス幅VTHは入力信号V1に比
例して入力信号V1の信号レベルが変動すればこれに応じ
て変動することになる。従って入力信号V1及びV2として
直流分に交流分が重畳している信号形式の信号が到来し
てその直流分が変動することによって交流分の振幅が変
動してもこれに応じて常に最適なヒステリシス幅をもっ
た信号比較回路（15）を実現できる。
例して入力信号V1の信号レベルが変動すればこれに応じ
て変動することになる。従って入力信号V1及びV2として
直流分に交流分が重畳している信号形式の信号が到来し
てその直流分が変動することによって交流分の振幅が変
動してもこれに応じて常に最適なヒステリシス幅をもっ
た信号比較回路（15）を実現できる。
このように上述の信号比較回路（15）は差動増幅器（1
1）の出力V0によって抵抗R11及びR12とスイッチ回路（1
3）とでなる可制御型アッテネータ回路の利得を切換え
ることによって入力信号の信号レベルの変動に対応して
変化するヒステリシス幅VTHを得ている。
1）の出力V0によって抵抗R11及びR12とスイッチ回路（1
3）とでなる可制御型アッテネータ回路の利得を切換え
ることによって入力信号の信号レベルの変動に対応して
変化するヒステリシス幅VTHを得ている。
ところがこの回路の場合に、入力信号の信号レベルが小
さくなるとヒステリシス幅も狭くなり、最小０になって
しまう。
さくなるとヒステリシス幅も狭くなり、最小０になって
しまう。
ところで例えば放送電波の信号強度を比較検出するよう
な場合、AM波であればそのAM変調分及び雑音、またFM波
であれば 放送の残留AM分 受信回路の選択素子の非直線によるAM変換分 放送伝搬通路及び受信機の雑音 などにより誤動作を生じるおそれがある。
な場合、AM波であればそのAM変調分及び雑音、またFM波
であれば 放送の残留AM分 受信回路の選択素子の非直線によるAM変換分 放送伝搬通路及び受信機の雑音 などにより誤動作を生じるおそれがある。
この内AM放送を例にとれば、、については入力信号
強度（電界強度）に比例してその大きさも増大するが、
の雑音は逆に信号が弱くなった場合に問題となる。
強度（電界強度）に比例してその大きさも増大するが、
の雑音は逆に信号が弱くなった場合に問題となる。
発明の目的 本発明は上述の点にかんがみ、入力信号のレベルに比例
して変化するヒステリシス幅と、弱入力時の雑音による
誤動作対策用に固定ヒステリシス幅を合わせ持った信号
比較回路を提供するものである。
して変化するヒステリシス幅と、弱入力時の雑音による
誤動作対策用に固定ヒステリシス幅を合わせ持った信号
比較回路を提供するものである。
発明の概要 本発明は、 1. 一及び他の入力信号がそれぞれ反転入力端及び非反
転入力端に供給されて比較される差動増幅器と、上記反
転入力端側または非反転入力端側に上記差動増幅器の出
力側より帰還ループを設けて成る可制御型アッテネータ
回路を有する第１のヒステリシス回路と、上記非反転入
力端側または反転入力端側に上記差動増幅器の出力側よ
り帰還ループを有する固定アッテネータ回路を設けた第
２のヒステリシス回路を有し、上記可制御型アッテネー
タ回路は上記差動増幅器の出力の変化に応じて利得を切
換えることにより上記差動増幅器の比較動作のヒステリ
シス幅を上記一及び他の入力信号の一方の入力信号に応
じて変化させると共に、少なくとも上記一方の入力信号
が低レベルのとき固定のヒステリシス幅が持たせられて
いることを特徴とする信号比較回路 2. 上記可制御型アッテネータ回路は、入力抵抗と、接
地用抵抗と、この接地用抵抗に直列に接続されたオンオ
フ用スイッチ回路とを具え、上記差動増幅器の出力によ
って上記オンオフ用スイッチ回路をオンオフ動作させる
ようにしてなる第１項に記載の信号比較回路であって、
入力信号レベルに比例して変化するヒステリシス幅と、
弱入力時に固定のヒステリシス幅とを合わせ持つもので
ある。
転入力端に供給されて比較される差動増幅器と、上記反
転入力端側または非反転入力端側に上記差動増幅器の出
力側より帰還ループを設けて成る可制御型アッテネータ
回路を有する第１のヒステリシス回路と、上記非反転入
力端側または反転入力端側に上記差動増幅器の出力側よ
り帰還ループを有する固定アッテネータ回路を設けた第
２のヒステリシス回路を有し、上記可制御型アッテネー
タ回路は上記差動増幅器の出力の変化に応じて利得を切
換えることにより上記差動増幅器の比較動作のヒステリ
シス幅を上記一及び他の入力信号の一方の入力信号に応
じて変化させると共に、少なくとも上記一方の入力信号
が低レベルのとき固定のヒステリシス幅が持たせられて
いることを特徴とする信号比較回路 2. 上記可制御型アッテネータ回路は、入力抵抗と、接
地用抵抗と、この接地用抵抗に直列に接続されたオンオ
フ用スイッチ回路とを具え、上記差動増幅器の出力によ
って上記オンオフ用スイッチ回路をオンオフ動作させる
ようにしてなる第１項に記載の信号比較回路であって、
入力信号レベルに比例して変化するヒステリシス幅と、
弱入力時に固定のヒステリシス幅とを合わせ持つもので
ある。
実施例 第５図において、反転入力側に第２のヒステリシス回路
（16）が設けられ、このヒステリシス回路（16）は、反
転入力端に接続される入力抵抗R13と、入力抵抗R13及び
反転入力端の接続中点P2に一端を接続されて他端が差動
増幅回路（11）の出力端に接続された抵抗R14とを有す
る。他は第３図と同様にされる。
（16）が設けられ、このヒステリシス回路（16）は、反
転入力端に接続される入力抵抗R13と、入力抵抗R13及び
反転入力端の接続中点P2に一端を接続されて他端が差動
増幅回路（11）の出力端に接続された抵抗R14とを有す
る。他は第３図と同様にされる。
この構成において、増幅器（11）の非反転入力端の電圧
をVIN1、反転入力端の電圧をVIN2として、VIN2＜VIN1で
V0＝VHの場合 VIN1＝V1 となる。
をVIN1、反転入力端の電圧をVIN2として、VIN2＜VIN1で
V0＝VHの場合 VIN1＝V1 となる。
従って、差動増幅回路（11）の出力V0がVHからVLに変化
する動作点VIN2＝VIN1におけるV1とV2の関係は、 となる。次にこの状態よりV2が上昇してVIN2＞VIN1とな
り、V0＝VLとなった場合は となる。
する動作点VIN2＝VIN1におけるV1とV2の関係は、 となる。次にこの状態よりV2が上昇してVIN2＞VIN1とな
り、V0＝VLとなった場合は となる。
従って、差動増幅回路（11）の出力V0がVLからVHに変化
する動作点VIN2＝VIN1におけるV1とV2の関係は、 となり、従ってそのヒステリシス幅VTHは、（ａ）式−
（ｂ）式から となる。
する動作点VIN2＝VIN1におけるV1とV2の関係は、 となり、従ってそのヒステリシス幅VTHは、（ａ）式−
（ｂ）式から となる。
この式の中で、V2以外は回路設計時点で定まる固定項で
あり、これよりこのヒステリシス幅VTHは、V2が０に近
いときは、ほぼ固定幅 を持ち、入力V2が大きくなるに従ってV2に比例したヒス
テリシス幅を固定幅に追加して持つことになる。
あり、これよりこのヒステリシス幅VTHは、V2が０に近
いときは、ほぼ固定幅 を持ち、入力V2が大きくなるに従ってV2に比例したヒス
テリシス幅を固定幅に追加して持つことになる。
すなわちこの回路のヒステリシス幅VTHは第６図に示す
ように変化する。
ように変化する。
第７図は別の実施例を示す。この例においては、第５図
のスイッチ回路（13）に代えて、抵抗R12に直列にトラ
ンジスタから成るスイッチ回路（17）を接続する。
のスイッチ回路（13）に代えて、抵抗R12に直列にトラ
ンジスタから成るスイッチ回路（17）を接続する。
この構成において、今、VIN2＞VIN1でV0＝VHの場合、 となる。従って差動増幅器の（11）の出力V0がVHからVL
に変化する動作点VIN2＝VIN1におけるV1とV2の関係は、 であって、 となる。
に変化する動作点VIN2＝VIN1におけるV1とV2の関係は、 であって、 となる。
次にこの状態より、V2が低下して、VIN2＜VIN1となり、
V0＝VLとなった場合には、 VIN1＝V1 となる。従って差動増幅器の（11）の出力V0がVLからVH
に変化する動作点VIN2＝VIN1におけるV1とV2の関係は、 となり、そのヒステリシス幅VTHは、（ａ′）−
（ｂ′）から、 となり、第１項で示される可変幅のヒステリシスと、第
２項、第３項よりなる固定幅のヒステリシスとを併せ持
つ、第８図に示すような構成となる。
V0＝VLとなった場合には、 VIN1＝V1 となる。従って差動増幅器の（11）の出力V0がVLからVH
に変化する動作点VIN2＝VIN1におけるV1とV2の関係は、 となり、そのヒステリシス幅VTHは、（ａ′）−
（ｂ′）から、 となり、第１項で示される可変幅のヒステリシスと、第
２項、第３項よりなる固定幅のヒステリシスとを併せ持
つ、第８図に示すような構成となる。
第９図において、例えば第７図に示したヒステリシス回
路（12）、（16）を２組対称に設けると共に、その一方
（12′）、（16′）を差動増幅器の出力V0（＝V01）を
インバータ（18）に供給して得た信号V02にて制御す
る。
路（12）、（16）を２組対称に設けると共に、その一方
（12′）、（16′）を差動増幅器の出力V0（＝V01）を
インバータ（18）に供給して得た信号V02にて制御す
る。
この構成において、例えばV01＝VH、V02＝VLの状態とす
れば、スイッチ回路（17）がオンで抵抗R12のスイッチ
（17）側が接地となり、またインバータ（18）の出力VL
が仮想接地となるので となり、差動増幅回路（11）の出力V0がVHからVLに変化
する動作点VIN2＝VIN1におけるV1とV2の関係は、 となる。
れば、スイッチ回路（17）がオンで抵抗R12のスイッチ
（17）側が接地となり、またインバータ（18）の出力VL
が仮想接地となるので となり、差動増幅回路（11）の出力V0がVHからVLに変化
する動作点VIN2＝VIN1におけるV1とV2の関係は、 となる。
次にV01＝VL、V02＝VHの状態では となり、差動増幅回路（11）の出力V0がVLからVHに変化
する動作点VIN2＝VIN2におけるV1とV2の関係は、 となる。
する動作点VIN2＝VIN2におけるV1とV2の関係は、 となる。
従ってこの回路のヒステリシス幅VTHは VTH＝（Ａ・Ｄ−Ｅ・Ｈ）V2＋（Ｂ・Ｄ＋Ｇ・Ｈ）VH −（Ｃ・Ｄ＋Ｆ・Ｈ）VL となり、ここでV2以外は回路設計時点で定まる固定項な
ので、V2が０に近い時はほぼ固定幅（Ｂ・Ｄ＋Ｇ・Ｈ）
VH−（Ｃ・Ｄ＋Ｆ・Ｈ）VLを持ち、V2が大きくなればV2
に比例したヒステリシス幅を固定幅に追加して持つ事に
なる。
ので、V2が０に近い時はほぼ固定幅（Ｂ・Ｄ＋Ｇ・Ｈ）
VH−（Ｃ・Ｄ＋Ｆ・Ｈ）VLを持ち、V2が大きくなればV2
に比例したヒステリシス幅を固定幅に追加して持つ事に
なる。
さらに上述の式は反転入力側について見たが、非反転入
力側から見ても全く同様である。
力側から見ても全く同様である。
すなわち非反転入力側から見ると、今、V01＝VL、V02＝
VHの状態に有るとすれば、 となる。この状態より差動増幅回路（11）の出力V01がV
LからVHに、インバータ（18）の出力V02がVHからVLに変
化する動作点VIN2＝VIN1におけるV1とV2の関係をV2側か
ら整理すると、 となる。
VHの状態に有るとすれば、 となる。この状態より差動増幅回路（11）の出力V01がV
LからVHに、インバータ（18）の出力V02がVHからVLに変
化する動作点VIN2＝VIN1におけるV1とV2の関係をV2側か
ら整理すると、 となる。
次にV01がVH、V02がVLの状態では となる。この状態より差動増幅回路（11）の出力V01がV
HからVLに、インバータ（18）の出力V02がVLからVHに変
化する動作点VIN2＝VIN1におけるV2とV1の関係は、 となる。
HからVLに、インバータ（18）の出力V02がVLからVHに変
化する動作点VIN2＝VIN1におけるV2とV1の関係は、 となる。
従ってこの回路のヒステリシス幅VTHは VTH＝（Ａ′・Ｄ′−Ｅ′・Ｈ′）V1＋（Ｂ′・Ｄ′ ＋Ｇ′・Ｈ′）VH−（Ｃ′・Ｄ′＋Ｆ′・Ｈ′）VL となる。
このようにして両方の入力に対してヒステリシス幅を変
化させると共に、固定幅を持った回路を形成することが
できる。
化させると共に、固定幅を持った回路を形成することが
できる。
応用例 上述の例では信号比較回路そのものについて説明した
が、本発明による信号比較回路は例えばダイバーシチ受
信のアンテナ切換に応用して好適である。
が、本発明による信号比較回路は例えばダイバーシチ受
信のアンテナ切換に応用して好適である。
第10図において、（31A）及び（31B）は自動車の前部及
び後部に離間して取付けられた一対のアンテナで、各受
信信号S1A及びS1Bはフロントエンド（32）に与えられ
る。フロントエンド（32）は受信信号S1A及びS1Bを高周
波増幅回路（33A）及び（33B）にて受けて混合回路（34
A）及び（34B）においてローカルオシレータ（35）の出
力と混合され、中間周波信号S2A及びS2Bがフロントエン
ド（32）の出力としてフィルタ（35A）及び（35B）を通
じてレベル検波回路（36A）及び（36B）に与えられる。
び後部に離間して取付けられた一対のアンテナで、各受
信信号S1A及びS1Bはフロントエンド（32）に与えられ
る。フロントエンド（32）は受信信号S1A及びS1Bを高周
波増幅回路（33A）及び（33B）にて受けて混合回路（34
A）及び（34B）においてローカルオシレータ（35）の出
力と混合され、中間周波信号S2A及びS2Bがフロントエン
ド（32）の出力としてフィルタ（35A）及び（35B）を通
じてレベル検波回路（36A）及び（36B）に与えられる。
ここでレベル検波回路（36A）及び（36B）はAM変調信号
成分を含む信号をレベル検波するので、その出力信号S
3A及びS3Bは直流分に交流分が重畳した信号形式をも
ち、これが信号比較回路（15）の差動増幅回路（11）の
反転入力端及び非反転入力端にそれぞれ入力抵抗R11及
びR13を通じて与えられる。この場合信号比較回路（1
5）は第９図について上述した構成をもっている。
成分を含む信号をレベル検波するので、その出力信号S
3A及びS3Bは直流分に交流分が重畳した信号形式をも
ち、これが信号比較回路（15）の差動増幅回路（11）の
反転入力端及び非反転入力端にそれぞれ入力抵抗R11及
びR13を通じて与えられる。この場合信号比較回路（1
5）は第９図について上述した構成をもっている。
信号比較回路（15）の検出出力V0はインバータ（18）を
介して切換入力回路（39）に第１の切換制御信号S4とし
て与えられると共に、検出出力V0が直接第２の切換制御
信号S5として与えられる。切換入力回路（39）はフィル
タ（35A）及び（35B）の出力端に得られる混合回路（34
A）及び（34B）の中間周波信号S2A及びS2Bのうち信号レ
ベルが高いものを自動的に選択して中間周波出力S6とし
て送出するもので、それぞれ中間周波信号S2A及びS2Bに
対応する切換回路部（40A）及び（40B）を有する。
介して切換入力回路（39）に第１の切換制御信号S4とし
て与えられると共に、検出出力V0が直接第２の切換制御
信号S5として与えられる。切換入力回路（39）はフィル
タ（35A）及び（35B）の出力端に得られる混合回路（34
A）及び（34B）の中間周波信号S2A及びS2Bのうち信号レ
ベルが高いものを自動的に選択して中間周波出力S6とし
て送出するもので、それぞれ中間周波信号S2A及びS2Bに
対応する切換回路部（40A）及び（40B）を有する。
切換回路部（40A）はFET（35A）の中間周波信号S2Aを直
流阻止用コンデンサ（50A）、第１のダイオード（51
A）、直流阻止用コンデンサ（52A）、第２のダイオード
（53A）、フィルタ（54）を通じて出力する第１の出力
ループを有する。同様に切換回路部（40B）はFET（35
B）の中間周波信号S2Bを直流阻止用コンデンサ（50
B）、第３のダイオード（51B）、直流阻止用コンデンサ
（52B）、第４のダイオード（53B）、フィルタ（54）を
通じて出力する第２の出力ループを有する。そして信号
比較回路（15）の検出出力V0及びその反転信号でなる第
２及び第１の切換制御信号S5及びS4はダイオード（51
A），（53A），（51B），（53B）を中間周波信号S2A及
びS2Bの相対的大小関係に応じて直流的にオン、オフ制
御する。
流阻止用コンデンサ（50A）、第１のダイオード（51
A）、直流阻止用コンデンサ（52A）、第２のダイオード
（53A）、フィルタ（54）を通じて出力する第１の出力
ループを有する。同様に切換回路部（40B）はFET（35
B）の中間周波信号S2Bを直流阻止用コンデンサ（50
B）、第３のダイオード（51B）、直流阻止用コンデンサ
（52B）、第４のダイオード（53B）、フィルタ（54）を
通じて出力する第２の出力ループを有する。そして信号
比較回路（15）の検出出力V0及びその反転信号でなる第
２及び第１の切換制御信号S5及びS4はダイオード（51
A），（53A），（51B），（53B）を中間周波信号S2A及
びS2Bの相対的大小関係に応じて直流的にオン、オフ制
御する。
すなわち例えば第２のアンテナ（31B）に対応する入力
信号S3Bの信号レベルが第１のアンテナ（31A）に対応す
る入力信号S3Aの信号レベルより高いときには、信号比
較回路（15）の検出出力V0は低い電圧VLになり、従って
第１の切換制御信号S4は論理「Ｈ」、第２の切換制御信
号S5は論理「Ｌ」になる。しかるに論理「Ｈ」の第１の
切換制御信号S4は抵抗（55B）−第３のダイオード（51
B）−抵抗（56B）を通じて論理「Ｌ」の第２の切換制御
信号S5が与えられている差動増幅器（11）の出力端との
間を直流的に導通させ、同様に抵抗（57B）−第４のダ
イオード（53B）−抵抗（58）を通じて直流的に導通さ
せる。従って第３及び第４のダイオード（51B）及び（5
3B）がオン動作し、第２の中間周波信号S2Bが上述の第
２の出力ループを通って出力される。このとき第１のダ
イオード（51A）は抵抗（55A）−第１のダイオード（51
A）−抵抗（56A）を通じて逆バイアスされ、また第２の
ダイオード（53A）は抵抗（57A）−第４のダイオード
（53A）−抵抗（58）を通じて逆バイアスされ、かくし
て第１の中間周波信号S2Aは第１、第２のダイオード（5
1A），（53A）によって遮断される。
信号S3Bの信号レベルが第１のアンテナ（31A）に対応す
る入力信号S3Aの信号レベルより高いときには、信号比
較回路（15）の検出出力V0は低い電圧VLになり、従って
第１の切換制御信号S4は論理「Ｈ」、第２の切換制御信
号S5は論理「Ｌ」になる。しかるに論理「Ｈ」の第１の
切換制御信号S4は抵抗（55B）−第３のダイオード（51
B）−抵抗（56B）を通じて論理「Ｌ」の第２の切換制御
信号S5が与えられている差動増幅器（11）の出力端との
間を直流的に導通させ、同様に抵抗（57B）−第４のダ
イオード（53B）−抵抗（58）を通じて直流的に導通さ
せる。従って第３及び第４のダイオード（51B）及び（5
3B）がオン動作し、第２の中間周波信号S2Bが上述の第
２の出力ループを通って出力される。このとき第１のダ
イオード（51A）は抵抗（55A）−第１のダイオード（51
A）−抵抗（56A）を通じて逆バイアスされ、また第２の
ダイオード（53A）は抵抗（57A）−第４のダイオード
（53A）−抵抗（58）を通じて逆バイアスされ、かくし
て第１の中間周波信号S2Aは第１、第２のダイオード（5
1A），（53A）によって遮断される。
これとは逆に第１のアンテナ（31A）に対応する入力信
号S3Aの信号レベルが第２のアンテナ（31B）に対応する
入力信号S3Bの信号レベルより高いときは、第１の切換
制御信号S4が論理「Ｌ」、第２の切換制御信号S5が論理
「Ｈ」になる。従って第１のダイオード（51A）は抵抗
（55A）−第１のダイオード（51A）−抵抗（56A）を通
じてオン動作し、第２のダイオード（53A）は抵抗（57
A）−第２のダイオード（53A）−抵抗（58）を通じてオ
ン動作する。従って第１の中間周波信号S2Aは上述の第
１の出力ループを通って出力される。このとき第３のダ
イオード（51B）は抵抗（55B）−第３のダイオード（51
B）−抵抗（56B）を通じて逆バイアスされ、また第４の
ダイオード（53B）は抵抗（57B）−第４のダイオード
（53B）−抵抗（58）を通じて逆バイアスされ、かくし
て第２の中間周波信号S2Bは第３、第４のダイオード（5
1B），（53B）によって遮断される。
号S3Aの信号レベルが第２のアンテナ（31B）に対応する
入力信号S3Bの信号レベルより高いときは、第１の切換
制御信号S4が論理「Ｌ」、第２の切換制御信号S5が論理
「Ｈ」になる。従って第１のダイオード（51A）は抵抗
（55A）−第１のダイオード（51A）−抵抗（56A）を通
じてオン動作し、第２のダイオード（53A）は抵抗（57
A）−第２のダイオード（53A）−抵抗（58）を通じてオ
ン動作する。従って第１の中間周波信号S2Aは上述の第
１の出力ループを通って出力される。このとき第３のダ
イオード（51B）は抵抗（55B）−第３のダイオード（51
B）−抵抗（56B）を通じて逆バイアスされ、また第４の
ダイオード（53B）は抵抗（57B）−第４のダイオード
（53B）−抵抗（58）を通じて逆バイアスされ、かくし
て第２の中間周波信号S2Bは第３、第４のダイオード（5
1B），（53B）によって遮断される。
従ってこの構成によれば、第１及び第２のアンテナ（31
A）及び（31B）のうち受信状態が良い方のアンテナから
得られる受信信号に対応する中間周波信号を自動的に選
択して後段回路に送出することができる。かくするにつ
き自動車が標準より強い又は弱い電界地域に入った場合
には受信信号の信号レベル従って中間周波信号S2A及びS
2Bの信号レベルが変動するが、信号比較回路（15）のヒ
ステリシス幅がこの信号レベルの変動に応じて変動とす
ると共に、弱入力時に固定のヒステリシス幅となること
により、常に安定に信号の選択動作を続けることができ
る。
A）及び（31B）のうち受信状態が良い方のアンテナから
得られる受信信号に対応する中間周波信号を自動的に選
択して後段回路に送出することができる。かくするにつ
き自動車が標準より強い又は弱い電界地域に入った場合
には受信信号の信号レベル従って中間周波信号S2A及びS
2Bの信号レベルが変動するが、信号比較回路（15）のヒ
ステリシス幅がこの信号レベルの変動に応じて変動とす
ると共に、弱入力時に固定のヒステリシス幅となること
により、常に安定に信号の選択動作を続けることができ
る。
発明の効果 本発明に依れば、２つの入力信号を比較するにつきヒス
テリシス幅を入力信号の信号レベルの変動に応じて変動
させると共に、弱入力時に固定のヒステリシス幅を合わ
せ持つことのできる信号比較回路を容易に得ることがで
きる。
テリシス幅を入力信号の信号レベルの変動に応じて変動
させると共に、弱入力時に固定のヒステリシス幅を合わ
せ持つことのできる信号比較回路を容易に得ることがで
きる。
第１図〜第４図は従来の信号比較回路の説明のための
図、第５図は本発明に依る信号比較回路の一例を示す接
続図、第６図はそのヒステリシス特性を示す特性曲線
図、第７図は本発明に依る他の実施例を示す接続図、第
８図は第７図例のヒステリシス特性を示す特性曲線図、
第９図は本発明のさらに他の実施例を示す接続図、第10
図は本発明に依る信号比較回路の応用例を示す系統的接
続図である。 （11）は差動増幅器、（12），（16）はヒステリシス回
路、（15）は信号比較回路、（13），（17）はスイッチ
回路、R11,R13は入力抵抗、R12は接地用抵抗、（14）,R
14,R15は抵抗である。
図、第５図は本発明に依る信号比較回路の一例を示す接
続図、第６図はそのヒステリシス特性を示す特性曲線
図、第７図は本発明に依る他の実施例を示す接続図、第
８図は第７図例のヒステリシス特性を示す特性曲線図、
第９図は本発明のさらに他の実施例を示す接続図、第10
図は本発明に依る信号比較回路の応用例を示す系統的接
続図である。 （11）は差動増幅器、（12），（16）はヒステリシス回
路、（15）は信号比較回路、（13），（17）はスイッチ
回路、R11,R13は入力抵抗、R12は接地用抵抗、（14）,R
14,R15は抵抗である。
Claims (2)
- 【請求項１】一及び他の入力信号がそれぞれ反転入力端
及び非反転入力端に供給されて比較される差動増幅器
と、上記反転入力端側または非反転入力端側に上記差動
増幅器の出力側より帰還ループを設けて成る可制御型ア
ッテネータ回路を有する第１のヒステリシス回路と、上
記非反転入力端側または反転入力端側に上記差動増幅器
の出力側より帰還ループを有する固定アッテネータ回路
を設けた第２のヒステリシス回路を有し、上記可制御型
アッテネータ回路は上記差動増幅器の出力の変化に応じ
て利得を切換えることにより上記差動増幅器の比較動作
のヒステリシス幅を上記一及び他の入力信号の一方の入
力信号に応じて変化させると共に、少なくとも上記一方
の入力信号が低レベルのとき固定のヒステリシス幅が持
たせられていることを特徴とする信号比較回路。 - 【請求項２】上記可制御型アッテネータ回路は、入力抵
抗と、接地用抵抗と、この接地用抵抗に直列に接続され
たオンオフ用スイッチ回路とを具え、上記差動増幅器の
出力によって上記オンオフ用スイッチ回路をオンオフ動
作させるようにしてなる特許請求の範囲第１項に記載の
信号比較回路。
Priority Applications (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57134125A JPH0697733B2 (ja) | 1982-07-30 | 1982-07-30 | 信号比較回路 |
| CA000426771A CA1203290A (en) | 1982-04-28 | 1983-04-26 | Signal comparing circuit |
| FR8307071A FR2526246B1 (fr) | 1982-04-28 | 1983-04-28 | Circuit de comparaison de signaux |
| NL8301509A NL191917C (nl) | 1982-04-28 | 1983-04-28 | Signaalvergelijkingsschakeling. |
| US06/489,525 US4602169A (en) | 1982-04-28 | 1983-04-28 | Signal comparing circuit |
| GB08311560A GB2121632B (en) | 1982-04-28 | 1983-04-28 | Signal comparing circuits |
| DE3315358A DE3315358C2 (de) | 1982-04-28 | 1983-04-28 | Signalvergleichsschaltung |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57134125A JPH0697733B2 (ja) | 1982-07-30 | 1982-07-30 | 信号比較回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5923912A JPS5923912A (ja) | 1984-02-07 |
| JPH0697733B2 true JPH0697733B2 (ja) | 1994-11-30 |
Family
ID=15121043
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57134125A Expired - Lifetime JPH0697733B2 (ja) | 1982-04-28 | 1982-07-30 | 信号比較回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0697733B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6454423U (ja) * | 1987-09-29 | 1989-04-04 | ||
| FR2738974B1 (fr) * | 1995-09-18 | 1997-11-28 | Cierma Ascenseurs Sa | Telephone alimente par le courant de la sonnerie |
-
1982
- 1982-07-30 JP JP57134125A patent/JPH0697733B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5923912A (ja) | 1984-02-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4356567A (en) | Radio receiver with bandwidth switching | |
| US4602169A (en) | Signal comparing circuit | |
| US4598426A (en) | Variable intermediate bandwidth AM receiver | |
| JPH07101856B2 (ja) | 受信機 | |
| US4642490A (en) | Amplitude variation suppression arrangements | |
| JPH0697733B2 (ja) | 信号比較回路 | |
| US4438405A (en) | Frequency discriminating device | |
| US5177495A (en) | Radio receiver antenna systems | |
| US4140928A (en) | Monostable multivibrator | |
| US4283693A (en) | Amplitude tilt compensating apparatus | |
| JPH0452653B2 (ja) | ||
| EP0565325B1 (en) | AFC circuit and IC of the same | |
| US4024461A (en) | FM discriminator | |
| US4059802A (en) | Input level display circuit for receivers | |
| US5596298A (en) | Bus aligned quadrature FM detector | |
| GB2101432A (en) | RF signal receiver with phase- locked loop demodulator having variable bandwidth means | |
| JPS6124878B2 (ja) | ||
| JPH11298352A (ja) | 受信回路 | |
| US4271533A (en) | AFC Interface circuit | |
| RU2099867C1 (ru) | Радиоприемное устройство | |
| JPS6036140B2 (ja) | ダイバ−シテイ受信装置 | |
| JPH0234532B2 (ja) | ||
| US4633497A (en) | Separation control circuit | |
| JPH036701B2 (ja) | ||
| CA1227547A (en) | Fm demodulator |