JPH0697798A - 出力回路 - Google Patents
出力回路Info
- Publication number
- JPH0697798A JPH0697798A JP3267380A JP26738091A JPH0697798A JP H0697798 A JPH0697798 A JP H0697798A JP 3267380 A JP3267380 A JP 3267380A JP 26738091 A JP26738091 A JP 26738091A JP H0697798 A JPH0697798 A JP H0697798A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- output
- collector
- emitter
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Electronic Switches (AREA)
- Logic Circuits (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】
【目的】 出力信号電圧レベルの安定化及び、低消費電
流を得て高駆動能力を有する出力回路を提供するもので
ある。 【構成】 入力端子１、２に入力する信号中心電位を等
しくすることにより、出力端子の信号中心電位がトラン
ジスタのベース、エミッタ間電圧の２倍となるので、出
力信号が高電圧から低電圧に変わる時のみ、出力端子３
に接続される電流制御端子を有する電流源１３の電流値
を増加するように出力回路を構成している。これによ
り、出力回路は低消費電流で、高駆動能力を有するよう
になる。
流を得て高駆動能力を有する出力回路を提供するもので
ある。 【構成】 入力端子１、２に入力する信号中心電位を等
しくすることにより、出力端子の信号中心電位がトラン
ジスタのベース、エミッタ間電圧の２倍となるので、出
力信号が高電圧から低電圧に変わる時のみ、出力端子３
に接続される電流制御端子を有する電流源１３の電流値
を増加するように出力回路を構成している。これによ
り、出力回路は低消費電流で、高駆動能力を有するよう
になる。
Description
【０００１】
【産業上の利用分野】本発明は電気回路に関し、特に出
力回路に関する。
力回路に関する。
【０００２】
【従来の技術】出力回路の従来例を図３に示す。トラン
ジスタ３３のベースは入力端子３１に接続され、コレク
タは電源３８に接続され、エミッタはトランジスタ３４
のベース、及びコレクタに接続されている。トランジス
タ３４のエミッタはトランジスタ３５のベース、及びコ
レクタに接続され、トランジスタ３５のエミッタはトラ
ンジスタ３６のベース、及びコレクタに接続されてい
る。トランジスタ３６のエミッタは出力端子３２に接続
されると共に、抵抗器３７を介し、アース接続（地気接
続）される構成となっている。
ジスタ３３のベースは入力端子３１に接続され、コレク
タは電源３８に接続され、エミッタはトランジスタ３４
のベース、及びコレクタに接続されている。トランジス
タ３４のエミッタはトランジスタ３５のベース、及びコ
レクタに接続され、トランジスタ３５のエミッタはトラ
ンジスタ３６のベース、及びコレクタに接続されてい
る。トランジスタ３６のエミッタは出力端子３２に接続
されると共に、抵抗器３７を介し、アース接続（地気接
続）される構成となっている。
【０００３】このような出力回路は、入力端子３１に入
力された信号が４個のトランジスタ３３，３４，３５，
３６を介し、出力端子３２に出力されることにより、出
力インピーダンスの低下による駆動能力の向上、及び出
力電圧レベルの低下を可能とする。
力された信号が４個のトランジスタ３３，３４，３５，
３６を介し、出力端子３２に出力されることにより、出
力インピーダンスの低下による駆動能力の向上、及び出
力電圧レベルの低下を可能とする。
【０００４】
【発明が解決しようとする課題】上述した従来の出力回
路の場合、入力電圧レベルにより出力電圧レベルが変化
する。この為、出力の駆動能力を高めるためには出力イ
ンピーダンスを下げ、抵抗器の抵抗値を小さくし、４個
のトランジスタに流す電流を増やさなければならない。
即ち、従来の出力回路は入力電圧レベルに依存せざるを
得ないという欠点がある。
路の場合、入力電圧レベルにより出力電圧レベルが変化
する。この為、出力の駆動能力を高めるためには出力イ
ンピーダンスを下げ、抵抗器の抵抗値を小さくし、４個
のトランジスタに流す電流を増やさなければならない。
即ち、従来の出力回路は入力電圧レベルに依存せざるを
得ないという欠点がある。
【０００５】そこで、本発明の技術的課題は、入力電圧
レベルに依存せずに安定な出力電圧レベルが得られ、且
つ消費電流の少ない出力回路を提供することにある。
レベルに依存せずに安定な出力電圧レベルが得られ、且
つ消費電流の少ない出力回路を提供することにある。
【０００６】
【課題を解決するための手段】本発明によれば、入力信
号を受ける第１及び第２の入力端子と、入力信号に関わ
る出力信号を出力する出力端子とを有する出力回路であ
って、第１及び第２の入力端子に夫々入力される入力信
号の中心電位を等しくする中心電位等価回路と、電流制
御端子を備え、出力端子に電流を供給する電流源とを有
し、電流制御端子は、出力信号が所定の高電圧から所定
の低電圧に変化する場合のみ、電流源からの電流の供給
を所定量増加させ、入力信号のレベルに対する出力信号
のレベルを得る出力回路が得られる。
号を受ける第１及び第２の入力端子と、入力信号に関わ
る出力信号を出力する出力端子とを有する出力回路であ
って、第１及び第２の入力端子に夫々入力される入力信
号の中心電位を等しくする中心電位等価回路と、電流制
御端子を備え、出力端子に電流を供給する電流源とを有
し、電流制御端子は、出力信号が所定の高電圧から所定
の低電圧に変化する場合のみ、電流源からの電流の供給
を所定量増加させ、入力信号のレベルに対する出力信号
のレベルを得る出力回路が得られる。
【０００７】又、本発明によれば、上記出力回路におい
て、出力端子に生じる出力信号の中心電位は、入力信号
の中心電位の２倍である出力回路が得られる。
て、出力端子に生じる出力信号の中心電位は、入力信号
の中心電位の２倍である出力回路が得られる。
【０００８】更に、本発明によれば、第１の入力端子に
接続される第１のベースと、電源に接続される第１のコ
レクタと、少なくとも１個以上によりダイオード接続さ
れた接続トランジスタに接続される第１のエミッタとを
有する第１のトランジスタと、一端を、接続トランジス
タを介して第１のエミッタに接続される第１の抵抗器
と、該１の抵抗器の他端に接続される第２のベース及び
第２のコレクタと、アース接続されるエミッタとを有す
る第２のトランジスタと、第２の入力端子に接続される
第３のベースと、電源に接続される第３のコレクタと、
第３のエミッタとを有する第３のトランジスタと、第３
のエミッタに一端を接続する第２の抵抗器と、該第２の
抵抗器の他端に接続される第４のコレクタと、第２のコ
レクタに接続される第４のベースと、アース接続される
エミッタとを有する第４のトランジスタと、第４のコレ
クタに接続される第５のベースと、電源に接続される第
５のコレクタと、出力端子に接続されると共に、電流制
御端子を有する電流源を介してアース接続されるエミッ
タとを有する第５のトランジスタとを有する出力回路が
得られる。
接続される第１のベースと、電源に接続される第１のコ
レクタと、少なくとも１個以上によりダイオード接続さ
れた接続トランジスタに接続される第１のエミッタとを
有する第１のトランジスタと、一端を、接続トランジス
タを介して第１のエミッタに接続される第１の抵抗器
と、該１の抵抗器の他端に接続される第２のベース及び
第２のコレクタと、アース接続されるエミッタとを有す
る第２のトランジスタと、第２の入力端子に接続される
第３のベースと、電源に接続される第３のコレクタと、
第３のエミッタとを有する第３のトランジスタと、第３
のエミッタに一端を接続する第２の抵抗器と、該第２の
抵抗器の他端に接続される第４のコレクタと、第２のコ
レクタに接続される第４のベースと、アース接続される
エミッタとを有する第４のトランジスタと、第４のコレ
クタに接続される第５のベースと、電源に接続される第
５のコレクタと、出力端子に接続されると共に、電流制
御端子を有する電流源を介してアース接続されるエミッ
タとを有する第５のトランジスタとを有する出力回路が
得られる。
【０００９】
【作用】本発明の出力回路の基本構成は、第一のトラン
ジスタのベースが第一の入力端子に接続され、コレクタ
が電源に接続され、エミッタがダイオード接続されたト
ランジスタが任意の数だけ直列接続された第一の回路、
及び第一の抵抗器を介し、第二のトランジスタのベー
ス、及びコレクタに接続され、第二のトランジスタのエ
ミッタはアース接続され、第三のトランジスタのベース
が第二の入力端子に接続され、コレクタが電源に接続さ
れ、エミッタが第二の抵抗器を介し第四のトランジスタ
のコレクタ、及び第五のトランジスタのベースに接続さ
れ、第四のトランジスタのベースは第二のトランジスタ
のコレクタに接続され、エミッタはアース接続され、第
五のトランジスタのコレクタは電源に接続され、エミッ
タは出力端子に接続されると共に、電流制御端子を有す
る電流源を介してアース接続されるようになっている。
ジスタのベースが第一の入力端子に接続され、コレクタ
が電源に接続され、エミッタがダイオード接続されたト
ランジスタが任意の数だけ直列接続された第一の回路、
及び第一の抵抗器を介し、第二のトランジスタのベー
ス、及びコレクタに接続され、第二のトランジスタのエ
ミッタはアース接続され、第三のトランジスタのベース
が第二の入力端子に接続され、コレクタが電源に接続さ
れ、エミッタが第二の抵抗器を介し第四のトランジスタ
のコレクタ、及び第五のトランジスタのベースに接続さ
れ、第四のトランジスタのベースは第二のトランジスタ
のコレクタに接続され、エミッタはアース接続され、第
五のトランジスタのコレクタは電源に接続され、エミッ
タは出力端子に接続されると共に、電流制御端子を有す
る電流源を介してアース接続されるようになっている。
【００１０】
【実施例】以下に実施例を挙げ、本発明の出力回路につ
いて図面を参照して詳細に説明する。図１は本発明の一
実施例である出力回路を示したものである。
いて図面を参照して詳細に説明する。図１は本発明の一
実施例である出力回路を示したものである。
【００１１】図示の如く、出力回路は第１のトランジス
タ４のベースが入力端子１に接続され、コレクタが電源
１４に接続され、エミッタが第２トランジスタ５のベー
ス、及びコレクタに接続されている。第１の接続トラン
ジスタ５のエミッタは第２の接続トランジスタ６のベー
ス、及びコレクタに接続されている。第２の接続トラン
ジスタ６のエミッタは、第１の抵抗器１１を介し、第２
のトランジスタ７のベース、コレクタ、及び第４のトラ
ンジスタ９のベースに接続されている。第２のトランジ
スタ７のエミッタはアース（地気）１６に接続されてい
る。第３のトランジスタ８のベースは入力端子２と接続
され、コレクタは電源１４と接続され、エミッタは第２
の抵抗器１２を介し、第４のトランジスタ９のコレク
タ、及び第５のトランジスタ１０のベースに接続されて
いる。第４のトランジスタ９のベースは第２のトランジ
ス７のコレクタに接続され、エミッタはアース１６に接
続されている。第５のトランジスタ１０のコレクタは電
源１４に接続され、エミッタは出力端子３に接続される
と共に、電流制御端子を有する電流源１３を介してアー
ス１６に接続されている。
タ４のベースが入力端子１に接続され、コレクタが電源
１４に接続され、エミッタが第２トランジスタ５のベー
ス、及びコレクタに接続されている。第１の接続トラン
ジスタ５のエミッタは第２の接続トランジスタ６のベー
ス、及びコレクタに接続されている。第２の接続トラン
ジスタ６のエミッタは、第１の抵抗器１１を介し、第２
のトランジスタ７のベース、コレクタ、及び第４のトラ
ンジスタ９のベースに接続されている。第２のトランジ
スタ７のエミッタはアース（地気）１６に接続されてい
る。第３のトランジスタ８のベースは入力端子２と接続
され、コレクタは電源１４と接続され、エミッタは第２
の抵抗器１２を介し、第４のトランジスタ９のコレク
タ、及び第５のトランジスタ１０のベースに接続されて
いる。第４のトランジスタ９のベースは第２のトランジ
ス７のコレクタに接続され、エミッタはアース１６に接
続されている。第５のトランジスタ１０のコレクタは電
源１４に接続され、エミッタは出力端子３に接続される
と共に、電流制御端子を有する電流源１３を介してアー
ス１６に接続されている。
【００１２】次に、このような構成による出力回路の動
作について説明する。ここで、入力端子１に入力される
電圧をＶI1、入力端子２に入力される電圧をＶI2、出力
端子３に生ずる電圧をＶO 、第１〜第５及び第１，第２
の接続トランジスタ４〜１０のベース、エミッタ間電圧
をＶBE、第１，第２の抵抗器１１，１２の抵抗値をＲ、
第２のトランジスタ７に流れる電流をＩ1 、第４のトラ
ンジスタ９に流れる電流をＩ2 とすると、一義的にＩ1
＝（ＶI1−４ＶBE）／Ｒなる関係が得られる。又、第
２，第４のトランジスタ５，９のベース電位は等しいの
でＩ2 ＝Ｉ1 なる関係も得られる。従って、出力電圧Ｖ
O は、ＶO ＝ＶI2−２ＶBE−Ｒ＊Ｉ2 ＝ＶI2−ＶI1＋２
ＶBEとなる。
作について説明する。ここで、入力端子１に入力される
電圧をＶI1、入力端子２に入力される電圧をＶI2、出力
端子３に生ずる電圧をＶO 、第１〜第５及び第１，第２
の接続トランジスタ４〜１０のベース、エミッタ間電圧
をＶBE、第１，第２の抵抗器１１，１２の抵抗値をＲ、
第２のトランジスタ７に流れる電流をＩ1 、第４のトラ
ンジスタ９に流れる電流をＩ2 とすると、一義的にＩ1
＝（ＶI1−４ＶBE）／Ｒなる関係が得られる。又、第
２，第４のトランジスタ５，９のベース電位は等しいの
でＩ2 ＝Ｉ1 なる関係も得られる。従って、出力電圧Ｖ
O は、ＶO ＝ＶI2−２ＶBE−Ｒ＊Ｉ2 ＝ＶI2−ＶI1＋２
ＶBEとなる。
【００１３】ところで、入力端子１，２に信号入力時、
各入力信号の中心電位を等しくすると、出力端子３に生
ずる出力信号の中心電位は２ＶBEとなる。即ち、入力電
位のレベル変動に拘らず、出力電位を安定に動作させる
ことが可能となる。しかしながら、出力端子３に寄生容
量が付加した場合、電流制御端子を有する電流源１３の
電流値が一定であると、出力信号が低電圧から高電圧に
変化する時、寄生容量の充電電流が第５のトランジスタ
１０を流れるので出力インピーダンスが小さくなる。こ
うした条件下で高電圧から低電圧に変化すると、寄生容
量から放電電流が発生するので、第５のトランジスタ１
０を流れる電流が減少し、出力インピーダンスが大きく
なる。従って、出力電圧が低電圧から高電圧に変わる時
は駆動能力は高いが、高電圧から低電圧に変わるときは
駆動能力が下がる傾向がある。本発明の出力回路の場
合、電流制御端子を有する電流源１３を制御し、出力電
圧が高電圧から低電圧になる時のみ電流源の電流を増加
し駆動能力を高めることによって、低消費電流で充分な
駆動能力を得られるようにしている。
各入力信号の中心電位を等しくすると、出力端子３に生
ずる出力信号の中心電位は２ＶBEとなる。即ち、入力電
位のレベル変動に拘らず、出力電位を安定に動作させる
ことが可能となる。しかしながら、出力端子３に寄生容
量が付加した場合、電流制御端子を有する電流源１３の
電流値が一定であると、出力信号が低電圧から高電圧に
変化する時、寄生容量の充電電流が第５のトランジスタ
１０を流れるので出力インピーダンスが小さくなる。こ
うした条件下で高電圧から低電圧に変化すると、寄生容
量から放電電流が発生するので、第５のトランジスタ１
０を流れる電流が減少し、出力インピーダンスが大きく
なる。従って、出力電圧が低電圧から高電圧に変わる時
は駆動能力は高いが、高電圧から低電圧に変わるときは
駆動能力が下がる傾向がある。本発明の出力回路の場
合、電流制御端子を有する電流源１３を制御し、出力電
圧が高電圧から低電圧になる時のみ電流源の電流を増加
し駆動能力を高めることによって、低消費電流で充分な
駆動能力を得られるようにしている。
【００１４】図２は本発明の出力回路の他の実施例を示
したものである。ここでは、ダイオード接続されたトラ
ンジスタの個数が図１の出力回路に比べて一個少ない構
成になっている。出力中心電位は、入力端子１，２の入
力信号の中心電位が等しい場合、トランジスタのベー
ス、エミッタ間電圧に等しくなり、その他の動作は図１
の実施例に準じて機能する。
したものである。ここでは、ダイオード接続されたトラ
ンジスタの個数が図１の出力回路に比べて一個少ない構
成になっている。出力中心電位は、入力端子１，２の入
力信号の中心電位が等しい場合、トランジスタのベー
ス、エミッタ間電圧に等しくなり、その他の動作は図１
の実施例に準じて機能する。
【００１５】
【発明の効果】以上に述べた通り、本発明によれば、二
つの入力端子の入力信号の中心電位を等しくし、電流制
御端子を有する電流源の電流値を信号が高電圧から低電
圧に変化する時のみ増加するように制御を行っているの
で、入力信号レベルに出力信号レベルが依存しない安定
した出力レベルを得られ、しかも低消費電流で駆動能力
が高い出力回路を提供できる。
つの入力端子の入力信号の中心電位を等しくし、電流制
御端子を有する電流源の電流値を信号が高電圧から低電
圧に変化する時のみ増加するように制御を行っているの
で、入力信号レベルに出力信号レベルが依存しない安定
した出力レベルを得られ、しかも低消費電流で駆動能力
が高い出力回路を提供できる。
【図１】本発明の一実施例である出力回路を示したもの
である。
である。
【図２】本発明の他の実施例である出力回路を示したも
のである。
のである。
【図３】従来の出力回路を示したものである。
１，２ 入力端子 ３ 出力端子 ４，７，８，９，１０，３３〜３６ トランジスタ ５，６ 第１，２の接続トランジスタ １１，１２ 第１，第２の抵抗器 １３ 電源 １５，１６，３９，３１０ アース（地気） １７ 電流制御端子 ３１ 入力端子 ３２ 出力端子 ３７ 抵抗器 ３８ 電源
Claims (3)
- 【請求項１】 入力信号を受ける第１及び第２の入力端
子と、前記入力信号に関わる出力信号を出力する出力端
子とを有する出力回路であって、前記第１及び第２の入
力端子に夫々入力される前記入力信号の中心電位を等し
くする中心電位等価回路と、電流制御端子を備え、前記
出力端子に電流を供給する電流源とを有し、前記電流制
御端子は、前記出力信号が所定の高電圧から所定の低電
圧に変化する場合のみ、前記電流源からの電流の供給を
所定量増加させ、前記入力信号のレベルに対する前記出
力信号のレベルを得ることを特徴とする出力回路。 - 【請求項２】 請求項１記載の出力回路において、前記
出力端子に生じる前記出力信号の中心電位は、前記入力
信号の中心電位の２倍であることを特徴とする出力回
路。 - 【請求項３】 第１の入力端子に接続される第１のベー
スと、電源に接続される第１のコレクタと、少なくとも
１個以上によりダイオード接続された接続トランジスタ
に接続される第１のエミッタとを有する第１のトランジ
スタと、一端を、前記接続トランジスタを介して前記第
１のエミッタに接続される第１の抵抗器と、該１の抵抗
器の他端に接続される第２のベース及び第２のコレクタ
と、アース接続されるエミッタとを有する第２のトラン
ジスタと、第２の入力端子に接続される第３のベース
と、前記電源に接続される第３のコレクタと、第３のエ
ミッタとを有する第３のトランジスタと、前記第３のエ
ミッタに一端を接続する第２の抵抗器と、該第２の抵抗
器の他端に接続される第４のコレクタと、前記第２のコ
レクタに接続される第４のベースと、前記アース接続さ
れるエミッタとを有する第４のトランジスタと、前記第
４のコレクタに接続される第５のベースと、前記電源に
接続される第５のコレクタと、出力端子に接続されると
共に、電流制御端子を有する電流源を介してアース接続
されるエミッタとを有する第５のトランジスタとを有す
ることを特徴とする出力回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3267380A JPH0697798A (ja) | 1991-10-16 | 1991-10-16 | 出力回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3267380A JPH0697798A (ja) | 1991-10-16 | 1991-10-16 | 出力回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0697798A true JPH0697798A (ja) | 1994-04-08 |
Family
ID=17444040
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3267380A Withdrawn JPH0697798A (ja) | 1991-10-16 | 1991-10-16 | 出力回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0697798A (ja) |
-
1991
- 1991-10-16 JP JP3267380A patent/JPH0697798A/ja not_active Withdrawn
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6215356B1 (en) | Power amplifier arrangement | |
| JPS60501035A (ja) | 低減した入力バイアス電流を有する比較器回路 | |
| US4599521A (en) | Bias circuit with voltage and temperature compensation for an emitter coupled logic circuit | |
| KR940001817B1 (ko) | 노이즈 감소회로에 사용되는 액티브 필터용 고역 가중치 회로 | |
| JPH0666678B2 (ja) | Ｅｃｌ回路 | |
| JPS60817B2 (ja) | 相補型エミツタ・フオロワ回路 | |
| US20050168284A1 (en) | Operational amplifier with self control circuit for realizing high slew rate throughout full operating range | |
| EP0528659A1 (en) | Impedance multiplier | |
| JPS6252486B2 (ja) | ||
| US6812740B2 (en) | Low-voltage drive circuit and method for the same | |
| JPH03227119A (ja) | Ｅｃｌ論理回路 | |
| US4262261A (en) | Amplifier circuit | |
| JP2984001B2 (ja) | 遅延されたスイッチオフを有する低電圧制御された予備電子回路 | |
| JPS6237849B2 (ja) | ||
| JPH07112139B2 (ja) | 増幅器集積回路 | |
| US5177380A (en) | ECL latch with single-ended and differential inputs | |
| JP2796374B2 (ja) | 増幅回路 | |
| US6744306B2 (en) | Filter circuit | |
| JP2762466B2 (ja) | 可変減衰回路 | |
| US4319143A (en) | Impedance converting circuit | |
| KR100468684B1 (ko) | 저전력출력회로 | |
| JP2914011B2 (ja) | 電流スイッチ回路 | |
| JPH05304447A (ja) | コンパレータ回路 | |
| JPH04334120A (ja) | Ｅｃｌ出力回路 | |
| JPS6316714A (ja) | 差動電流スイツチ回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990107 |