JPH0710065B2

JPH0710065B2 - ディジタル交換方式

Info

Publication number: JPH0710065B2
Application number: JP62282304A
Authority: JP
Inventors: 裕蔵奥山; 哲加久間; 和雄園田; 英雄藤田
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1987-11-09
Filing date: 1987-11-09
Publication date: 1995-02-01
Anticipated expiration: 2010-02-01
Also published as: JPH01123546A

Description

【発明の詳細な説明】〔目次〕概要産業上の利用分野従来の技術発明が解決しようとする問題点問題点を解決するための手段作用実施例 I.実施例と第１図との対応関係 II.実施例の構成 III.実施例の動作 IV.実施例のまとめ V.発明の変形態様発明の効果〔概要〕ディジタル交換方式に関し、系の切り替えを行なっても同期外れが生じないようにす
ることを目的とし、第１伝送速度に基づくデータを受ける２つの系のディジ
タル交換手段が共通に接続された処理手段によって、中
継線に第２伝送速度（第１伝送速度と異なる）に基づい
たデータを出力するディジタル交換方式において、処理
手段は、２つの系のデータを切り替えてデータ入力信号
を出力する選択手段と、２つの系に対応した第１伝送速
度に基づくクロックを切り替えて第１クロック信号を出
力する選択手段と、第１クロック信号に基づいて書き込
みクロックおよびクロック分周信号を出力するタイミン
グ作成手段と、クロック分周信号に基づいて第２伝送速
度に対応する読み出しクロックを出力する読み出しクロ
ック作成手段と、データを書き込みクロックによって書
き込み、読み出しクロックによって読み出しを行なうデ
ータ格納手段とを具えるように構成している。

〔産業上の利用分野〕

本発明は、ディジタル交換方式に関する。

〔従来の技術〕

公知のPCM−24方式ディジタル伝送路でのビット速度は
1.544Mbit/s（以下、単に1.5Mbit/sという）である。と
ころで、内部での処理がPCM−30方式を基本とする処理
速度が8.192Mbit/s（以下、単に8Mbit/sという）のディ
ジタル交換機を設けて、PCM−24方式のディジタル伝送
路を用いて他局との中継を行なう場合、ビット速度を変
換する必要がある。

このような例として、第４図に示すように、他局との中
継を行なうディジタル交換機を考える。このディジタル
交換機の例としては、複数の加入者311は集線段313に収
容されており、これに互いに独立した“0"系（＃０で示
す）のDSM（Digital Switch Module）315₀および“１
系”（＃１で示す）のDSM315₁の２つのDSM315が接続さ
れている。また、DSM315に対応してDTC（Digital Termi
nal Common）317₀およびDTC317₁がそれぞれ接続されて
いる。

ここで、DTC317のそれぞれには、各DSM315からの8Mbit/
sのデータおよびクロックその他が供給される。8Mbit/s
の伝送速度に対応する周波数の8MHz（実際には8.192MHz
である）のクロックに同期した3MHz（実際には3.088MHz
である）のクロックを発生する位相ロックループ回路
（PLL）319（PLL319₀およびPLL319₁）が具わっている。
これら3MHzのクロックおよび8MHzで伝送されるデータ
が、例えば５つのDT（Digital Terminal）321に共通に
供給されるようになっている。但し、ここでは１つのDT
321のみを示す。

上述したように、PCM−24方式でのディジタル伝送路に
あっては、ビット速度が異なるために、DSM315からの8M
bit/sを1.5Mbit/s×５に変換する必要がある。そのよう
なビット速度の変換は、DT321において行なうようにし
ている。

つまり、DT321にはエラスティックストアメモリ（ES）3
23が具わっており、このES323に8Mbit/sのデータが必要
に応じて、8MHzのクロックに応じて書き込まれる。しか
る後、ES323に書き込まれたデータが、1.5MHzのクロッ
ク（3MHzのクロックに基づいて得られたクロック）に従
って読み出される。これによって、各チャネル毎に同期
のとれた状態でのPCM信号として出力される。この出力P
CM信号は、PCM−24リンクにより、他局（他のディジタ
ル交換機等）に伝送されるようになっている。

第５図に、上述したような8Mbit/sから1.5Mbit/sへのビ
ット速度の変換動作を為すDT321の詳細を示す。第６図
は、その動作を示す。

両図において、“０系”のDSM315₀（＃０で示す）およ
び“１系”のDSM315₁（＃１で示す）の２つのDSM315か
ら供給されるマルチフレームクロック（8MHzのクロック
で定義されるフレームの16のフレーム分）は、セレクタ
411_Kに導入される。ここで、１マルチフレームは1.5ms
の時間幅に相当する。また、“０系”のDSM315₀および
“１系”のDSM315₁からの音声データ（8Mbit/s）が、別
なセレクタ411_Dに導入される。

セレクタ411_Kで選択されたいずれかのマルチフレームク
ロックはタイミング発生部413に供給される。タイミン
グ発生部413は、その導入されるマルチフレームクロッ
クを逐次計数するカウンタで成り、その計数値が「12」
となったときに、１マルチフレームを示す同期信号を発
生する。この同期信号に応じて次段のフレーム同期パタ
ーン発生部415は“フレーム同期パターン”ンを発生
し、そのフレーム同期パターンが、同期パターン挿入部
417に供給される。同期パターン挿入部417は、セレクタ
411_Dによって選択されて得られた“０系”あるいは“１
系”のいずれかからのデータに、フレーム同期パターン
を挿入する。

PCM−24方式にあっては、24チャネル全てが音声用とし
て使用されており、“個別信号”用の専用チャネルがな
く、フレーム6,フレーム12の各チャネルの第８ビットに
それぞれの“個別信号”を挿入する。そのため、音声デ
ータは、７ビットになる。

このようなPCM−24方式端局装置でのDTC部に、PLLおよ
び12フレームのカウンタを有し、当該DTCでフレーム6,
フレーム12の各チャネルの第８ビットへの“個別信号”
の挿入を行なっていた。そのため、同期パターン挿入等
の処理を行なうDTへフレームナンバーを認識させるため
にマルチフレームクロックの送出が必要となる。

ところで、PCM−30方式に基づく伝送系でディジタル交
換機を設けて他局との中継を行なう場合、そのディジタ
ル伝送路での伝送速度が8.192Mbit/sであれば、ディジ
タル交換機内のDSM側からの8Mbit/sデータ（128チャネ
ル）の中には音声データ（120チャネル）の他に各チャ
ネルの状態を表す“個別信号”が含まれているチャネル
がある。

従って、PCM−24方式に基づく場合には、“個別信号”
と同期パターンの挿入が必要となる。

〔発明が解決しようとする問題点〕

ところで、上述した従来方式にあっては、“二重化”さ
れたDTC317に応じて、“一重化”されたDTC321によって
ビット速度の変換が行なわれている。

つまり、上述したように、公知のディジタル伝送系での
PCM−24方式でのディジタル交換機にあっては、ビット
速度を8Mbit/sから1.5Mbit/sに変換する必要がある。そ
のため、DTC321は、DTC317内に具わったPLL319から得ら
れる3MHzのクロックを利用している。

ところで、“二重化”されている“０系”のDTC317₀と
“１系”のDTC317₁との間でのフレーム同期はとれてい
るが、マルチフレームの同期はとれているとは限らな
い。

仮に、２つのDTC317からのマルチフレームの同期がとれ
ていない場合に、何らかの理由に因り、クロックの切り
替え（“０系”のDTC317から“１系”のDTC317₁への切
り替えあるいはその逆の切り替え）を行なったときに、
PCM−24方式に基づPCMリンクでの同期外れが生じてしま
う。つまり、第６図に示すように、“０系”でもマルチ
フレームと“１系”でのマルチフレームが互いにずれて
いた場合に、“０系”から“１系”への切り替えたとき
に、それまで“０系”でのマルチフレームクロックに基
づいて計数を行なっていたタイミング発生部413のカウ
ンタは、“１系”でのマルチフレームクロックに基づい
て計数を続行するので、タイミング発生部413のカウン
タは、その計数値が飛ぶことになる。そのため、カウン
タでの計数に基づいてタイミング発生部413からの同期
信号の発生タイミングイがずれることとなり、12フレー
ム毎に、同期パターン挿入部417での“フレーム同期パ
ターン”の挿入時点が異なってしまう。従って、結果と
して、DT321からの送出タイミングがずれることに因
り、PCM−24リンクによって接続された他局では、入力P
CM信号において同期外れが起こり、その旨の警告が発生
し、正常なデータ伝送が行なえないという問題点があっ
た。

本発明は、このような点にかんがみて創作されたもので
あり、２つの系の切り替えを行なっても同期外れが生じ
ないようにしたディジタル交換方式を提供することを目
的としている。

〔問題点を解決するための手段〕

第１図は、本発明のディジタル交換方式の原理ブロック
図である。

図においては、本発明によるディジタル交換方式にあっ
ては、外部から伝送されてくる第１伝送速度に基づくデ
ータを受ける２つの系のディジタル交換手段111が共通
に接続された処理手段113によって、該処理手段113に接
続された中継線に第２伝送速度に基づいたデータを出力
するものであり、第１伝送速度と第２伝送速度とが互い
に異なる。

このようなディジタル交換方式における処理手段113
は、選択手段123、選択手段127、タイミング作成手段13
3、読み出しクロック作成手段137、データ格納手段139
を具えている。

選択手段123は、２つの系のディジタル交換手段111から
導入されるデータを切り替えてデータ入力信号121を出
力する。

選択手段127は、２つの系のディジタル交換手段111に対
応した第１伝送速度に基づく第１クロックを切り替えて
第１クロック信号125を出力する。

タイミング作成手段133は、第１クロックに相当する繰
り返し周波数の書き込みクロック信号129および第１ク
ロック信号125を分周してクロック分周信号131を出力す
る。

読み出しクロック作成手段137は、クロック分周信号131
に対して位相ロックし且つ所望の周波数比関係で第２伝
送速度に基づいた読み出しクロック信号135を出力す
る。

データ格納手段139は、データ入力信号121によるデータ
を書き込みクロック信号129によって書き込み、読み出
しクロック信号135によって読み出しを行なう。

読み出しクロック信号135によって読み出されたデータ
は、中継線に対して出力されるデータである。

従って、全体として、処理手段113内で、データ伝送速
度が、第１伝送速度から第２伝送速度へ変換されるよう
に構成されている。

〔作用〕

本発明でのディジタル交換方式にあっては、２つの系の
ディジタル交換手段111に対応した第１伝送速度に基づ
く第１クロックを切り替えて第１クロック信号125を
得、当該第１クロックに相当する繰り返し周波数の書き
込みクロック信号129および第１クロック信号125を分周
してクロック分周信号131を得ている。

このクロック分周信号131に対して位相ロックし且つ所
望の周波数比関係で、第２伝送速度で基づいた読み出し
クロック信号135を得る。

データ格納手段139では、書き込みクロック信号129によ
ってデータの書き込みを、読み出しクロック信号135に
よってデータの読み出しを行なう。この読み出し作成手
段137によって読み出されたデータが中継線に対して出
力されるデータである。

本発明にあっては、処理手段113内で、データ伝送速度
が第１伝送速度から第２伝送速度へ変換されているの
で、系が切り替わっても同期がはずれることはない。

〔実施例〕

以下、図面に基づいて本発明の実施例について詳細に説
明する。

第２図は、本発明の一実施例におけるディジタル交換方
式の構成を示す。第４図は、PCM−24方式のディジタル
伝送路にインターフェイスするディジタル交換機を示
す。第５図はPCM−24方式へのビット速度の変換を行な
う構成を示す。

I.実施例と第１図との対応関係ここで、本発明の実施例と第１図との対応関係を示して
おく。

ディジタル交換手段111は、DSM315₀,DSM315₁,DTC317₀,D
TC317₁に相当する。

処理手段113は、DT321に相当する。

データ入力信号121は、セレクタ211で切り替えられてES
223に入力される音声データに相当する。

選択手段123は、セレクタ211に相当する。

第１クロック信号125は、セレクタ211で切り替えられて
第１タイミング発生部233に入力される8MHzクロックに
相当する。

選択手段127は、セレクタ211に相当する。

書き込みクロック信号129は、書き込み用クロック信号2
31に相当する。

クロック分周信号131は、クロック分周出力信号232に相
当する。

タイミング作成手段133は、第１タイミング発生部233に
相当する。

読み出しクロック信号135は、周波数変換クロック信号2
39に相当する。

読み出しクロック作成手段137は、PLL237,第２タイミン
グ発生部241に相当する。

データ格納手段139は、ES223に相当する。

以上のような対応関係があるものとして、以下本発明の
実施例について説明する。

II.実施例の構成本発明実施例でも、上述した公知のPCM−24方式のディ
ジタル伝送路にインターフェイスするディジタル交換機
において、そのビット速度を8Mbit/sから1.5Mbit/sに変
換する部分に関する。つまり、ディジタル交換機内での
DT321である。他の部分は同様であるので、それらの詳
細な説明は省略する。但し、DTC317において、PLL319は
不必要となる。

第２図において、“二重化”されている“０系”のDTC3
17₀と“１系”のDTC317₁の２つのDTC317（第３図参照）
から供給される音声のデータ（8Mbit/s），フレームク
ロック信号および8Mbit/sのクロック信号を受けて“０
系”あるいは“１系”のいずれかを切り替え選択するセ
レクタ211と、当該セレクタ211によって切り替え選択さ
れて得られるデータが書き込まれるエラスティックスト
アメモリ（ES）223と、セレクタ211によって切り替え選
択されて得られるフレームクロック信号および8MHzのク
ロック信号に基づいて書き込み用クロック信号231（8MH
z）およびクロック分周出力信号232（8kHz）を発生する
第１タイミング発生部233と、クロック分周出力信号232
に対して位相同期して位相ロック出力信号235（1.5MH
z）を発生する位相ロックループ回路（PLL）237と、こ
の位相ロック出力信号235に基づいてES223でのデータ読
み出しを行なうための周波数変換クロック信号239を発
生する第２タイミング発生部241と、周波数変換クロッ
ク信号239に応じてPCM−24リンクにデータを載せる処理
部243とで成っている。この処理部243は、第５図に示し
たフレーム同期パターン発生部415および同期パターン
挿入部417に対応するものである。

なお、第２タイミング発生部241からは、8kHzの251が出
力されて、PCM237に帰還されるようになっている。

III.実施例の動作次に、上述した構成の動作を説明する。

第２図において、PCM−24方式のディジタル伝送路にイ
ンターフェイスするディジタル交換機内での音声のデー
タ（8Mbit/s）が“二重化”されている“０系”および
“１系”から供給されている。

いま、セレクタ211は、“０系”を選択しているものと
する。すると、“０系”の音声データ,8MHzクロックお
よびフレームクロックが共に選択される。

そのため、“０系”の音声データ（8Mbit/s）が、第１
タイミング発生部233からの書き込み用クロック信号231
（8MHz）に従って書き込まれる。また、このにようにし
てES223に書き込まれたデータは、第２タイミング発生
部241からの周波数変換クロック信号239に従って読み出
される。しかる後、処理部243において、同期パターン
の挿入等の必要な処理が為される。

なお、セレクタ211によって“１系”の音声データ,8MHz
クロックおよびフレームクロックが共に選択された場合
には、それらに従って、ES223でのデータの書き込みお
よび読み出しと、処理部243での所望の処理が為される
ことに変わりはない。

ところで、ES223についてみれば、8Mbit/sの音声データ
が書き込まれ、読み出されたデータは1.5Mbit/sである
ので、その間にあっては、データ伝送速度が変換してい
る。結果的に、ビットレートの変換を行なっているので
ある。そのようにビットレートの変換を行なうための周
波数変換クロック信号239を得る回路部に、本発明実施
例の特徴がある。

つまり、“０系”あるいは“１系”の8MHzクロックおよ
びフレームクロックに応じて、第１タイミング発生部23
3において、8kHzのクロック分周出力信号232を得てい
る。ここでは、8.192MHzのクロックを8.000KHzに分周
し、その矩形波をクロック分周出力信号を232として出
力する。

また、第２タイミング発生部241から帰還される251も8k
Hzであり矩形波となっている。

これらクロック分周出力信号232および251が導入される
PLL237は、当然クロック分周出力信号232と251との位相
差に応じて発振周波数が変化する発振器を含む。その発
振出力する周波数は、位相ロックがかかったときには1.
5MHzとなる。その周波数で出力する位相ロック出力信号
235が、次段の第２タイミング発生部241に供給される。

位相ロック出力信号235が導入される第２タイミング発
生部241では、入力される1.5MHz信号を、入力周波数と
同じ周波数であり、且つ、ES223,処理部243に対して所
望の同期タイミングとなるようにして周波数変換クロッ
ク信号239を発生する。また、位相ロック出力信号235を
分周して、8kHzの帰還信号251を出力し、PLL237に供給
する。

PLL237では、クロック分周出力信号232と帰還信号251と
に基づいて位相ロックがかかるように、その位相差を自
動可変する。

このようにして、8MHzクロックとフレームクロックとに
基づいて、PLL237により、ビットレート変換に必要な周
波数変換クロック信号239が得られる。

このようにしてビットレート変換されて、処理部243に
よって、音声データがPCM−24リンクに載せられて対向
局に伝送される。

これにより、第３図に示すように、アクトとなっている
系が“＃0"から“＃1"へ切り替わっても、その切り替わ
った8MHzクロック，フレームクロックに基づいて、周波
数変換クロック信号239が得られるので、同期がとれた
形でデータの読み出しおよび同期パターンに挿入が為さ
れる。

IV.実施例のまとめこのように、PCM−24方式での3MHzクロック，マルチフ
レームクロックを発生させるPLLを、“１重化”部分のD
T321内に設けたことにより、DSM315（DTC317）が切り替
わっても、PCM−24方式のマルチフレームクロックがず
れることはない。

そのため、カウンタでの計数に基づいてタイミング発生
部413（第２タイミング発生部241）からの同期信号の発
生タイミングがずれることはなく、12フレーム毎に、同
期パターン挿入部417（処理部243）での“フレーム同期
パターン”が発生され、DT321からの送出タイミングが
ずれることはない。対向局では、入力PCM信号において
同期外れが起こらず、正常なデータ伝送が行なえる。

V.発明の変形態様なお、「I.実施例と第１図との対応関係」において、本
発明と実施例との対応関係を説明しておいたが、本発明
はこれに限られることはなく、各種の変形態様があるこ
とは当業者であれば容易に推考できるであろう。

〔発明の効果〕

上述したように、本発明によれば、系が切り替えられた
後に処理手段内で、データ伝送速度が第１伝送速度から
第２伝送速度へ変換されているので、系が切り替わって
も同期がはずれることはないので、実用的には極めて有
用である。

【図面の簡単な説明】

第１図は本発明のディジタル交換方式の原理ブロック
図、第２図は本発明の一実施例によるディジタル交換方式の
構成ブロック図、第３図は第２図に示すディジタル交換方式での系切り替
えを行なった場合の動作を示す説明図、第４図はPCM−24方式におけるディジタル交換機の説明
図、第５図はPCM−24方式でのビットレートの変換を行なう
構成の説明図、第６図は従来のディジタル交換方式での系切り替えを行
なった場合の動作を示す説明図である。図において、 111はディジタル交換手段、113は処理手段、121はデー
タ入力信号、123は選択手段、125は第１クロック信号、
127は選択手段、129は書き込みクロック信号、131はク
ロック分周信号、133はタイミング作成手段、135は読み
出しクロック信号、137は読み出しクロック作成手段、1
39はデータ格納手段、211はセレクタ、223,323はエラス
ティックストアメモリ（ES）、231は書き込み用クロッ
ク信号、233は第１タイミング発生部、237,319は位相ロ
ックループ回路（PLL）、239は周波数変換クロック信
号、241は第２タイミング発生部、243は処理部、311は
加入者、313は集線段、315はDSM、317はDTC、321はDT、
415はフレーム同期パターン発生部、417は同期パターン
挿入部である。

───────────────────────────────────────────────────── フロントページの続き (72)発明者園田和雄福岡県福岡市博多区博多駅前１丁目５番１号富士通九州通信システム株式会社内 (72)発明者藤田英雄福岡県福岡市博多区博多駅前１丁目５番１号富士通九州通信システム株式会社内 (56)参考文献特開昭63−9247（ＪＰ，Ａ) 特開昭62−262539（ＪＰ，Ａ) 特開昭61−214698（ＪＰ，Ａ)

Claims

【特許請求の範囲】

【請求項１】外部から伝送されてくる第１伝送速度に基
づくデータを受ける２つの系のディジタル交換手段（11
1）が共通に接続された処理手段（113）によって、該処
理手段（113）に接続された中継線に第２伝送速度に基
づいたデータを出力し、前記第１伝送速度と第２伝送速
度とが互いに異なる場合でのディジタル交換方式におい
て、前記処理手段（113）は、前記２つの系のディジタル交換手段（111）から導入さ
れるデータを切り替えてデータ入力信号（121）を出力
する選択手段（123）と、前記２つの系のディジタル交換手段（111）に対応した
第１伝送速度に基づく第１クロックを切り替えて第１ク
ロック信号（125）を出力する選択手段（127）と、前記第１クロックに相当する繰り返し周波数の書き込み
クロック信号（129）および前記第１クロック信号（12
5）を分周してクロック分周信号（131）を出力するタイ
ミング作成手段（133）と、前記クロック分周信号（131）に対して位相ロックし且
つ所望の周波数比関係で前記第２伝送速度に基づいた読
み出しクロック信号（135）を出力する読み出しクロッ
ク作成手段（137）と、前記データ入力信号（121）によるデータを前記書き込
みクロック信号（129）によって書き込み、前記読み出
しクロック信号（135）によって読み出しを行なうデー
タ格納手段（139）と、を具えるように構成し、前記読み出しクロック信号（13
5）によって読み出されたデータが前記中継線に対して
出力されるデータであることを特徴とするディジタル交
換方式。