JPH07101735B2 - イメ−ジセンサの製造方法 - Google Patents
イメ−ジセンサの製造方法Info
- Publication number
- JPH07101735B2 JPH07101735B2 JP62161475A JP16147587A JPH07101735B2 JP H07101735 B2 JPH07101735 B2 JP H07101735B2 JP 62161475 A JP62161475 A JP 62161475A JP 16147587 A JP16147587 A JP 16147587A JP H07101735 B2 JPH07101735 B2 JP H07101735B2
- Authority
- JP
- Japan
- Prior art keywords
- common electrode
- semiconductor film
- film
- image sensor
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Solid State Image Pick-Up Elements (AREA)
Description
【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） 本発明は、たとえば画像処理装置等の画像情報読取装置
として用いられるイメージセンサの製造方法に関する。
として用いられるイメージセンサの製造方法に関する。
（従来の技術） 近年、たとえばファクシミリやOCR等の画像処理装置の
画像入力部において、蓄積型の光電変換素子を用いたイ
メージセンサが採用されている。
画像入力部において、蓄積型の光電変換素子を用いたイ
メージセンサが採用されている。
このイメージセンサは、第３図に示すように、絶縁基板
１上に複数の個別電極２……をライン状に列設するとと
もにリード配線３……および共通電極４をそれぞれ配設
し、さらに個別電極２……上に、半導体膜５と、共通電
極４上に延長する透明共通電極６を順次積層してなって
いる。
１上に複数の個別電極２……をライン状に列設するとと
もにリード配線３……および共通電極４をそれぞれ配設
し、さらに個別電極２……上に、半導体膜５と、共通電
極４上に延長する透明共通電極６を順次積層してなって
いる。
すなわち、このイメージセンサは絶縁基板１上に複数の
光電変換素子を列設した構成となっている。
光電変換素子を列設した構成となっている。
次に、このようなイメージセンサの製造方法について説
明する。
明する。
まず、絶縁基板１上に、たとえばAl、Cr等からなる金属
薄膜を蒸着法により形成する。この後、通常のフォトエ
ッチング法により各個別電極２……、リード配線３……
および共通電極４の所望のパターンを同時に形成する。
薄膜を蒸着法により形成する。この後、通常のフォトエ
ッチング法により各個別電極２……、リード配線３……
および共通電極４の所望のパターンを同時に形成する。
次いで、この上に金属マスクを使用した部分着膜法等を
用いてCVD（気相成長）法により個別電極２……を覆う
ように半導体膜５を成長させる。
用いてCVD（気相成長）法により個別電極２……を覆う
ように半導体膜５を成長させる。
そしてこの後、半導体膜５上から共通電極４上にかけて
部分着膜法等を用いたスパッタ法により透明共通電極膜
６を形成してイメージセンサの製造工程が完了となる。
部分着膜法等を用いたスパッタ法により透明共通電極膜
６を形成してイメージセンサの製造工程が完了となる。
しかしながら、このように半導体膜５および透明共通電
極６のパターンを部分着膜法等を用いて形成したので
は、形状精度の高いものを得ることが困難であり、した
がって解像度の向上および装置全体としての小型化等の
最近の要求を満たすことができないといった難点があっ
た。
極６のパターンを部分着膜法等を用いて形成したので
は、形状精度の高いものを得ることが困難であり、した
がって解像度の向上および装置全体としての小型化等の
最近の要求を満たすことができないといった難点があっ
た。
このような難点を鑑みて、次のようなイメージセンサの
製造方法が広く普及している。
製造方法が広く普及している。
第４図は次に説明するイメージセンサの製造方法による
工程毎の断面を示す図である。
工程毎の断面を示す図である。
この方法では、先ずガラス板のような絶縁基板７上にた
とえばAl、Cr等からなる金属薄膜８を蒸着法により形成
する（第４図−Ａ）。
とえばAl、Cr等からなる金属薄膜８を蒸着法により形成
する（第４図−Ａ）。
この後、この金属薄膜８上に感光レジスト樹脂を塗布し
てレジスト層を形成し、所望のマスクを用いた通常のフ
ォトエッチング法により、絶縁基板７上に多数の個別電
極９、リード配線10および共通電極11の所望のパターン
を同時に形成する（第４図−Ｂ）。
てレジスト層を形成し、所望のマスクを用いた通常のフ
ォトエッチング法により、絶縁基板７上に多数の個別電
極９、リード配線10および共通電極11の所望のパターン
を同時に形成する（第４図−Ｂ）。
次に、残存するレジスト層12aを除去し（第４図−
Ｃ）、さらに絶縁基板７上全面にCVD法により半導体膜1
3を形成する（第４図−Ｄ）。
Ｃ）、さらに絶縁基板７上全面にCVD法により半導体膜1
3を形成する（第４図−Ｄ）。
次に、先と同様のフォトエッチング法により、個別電極
９を覆うような状態に半導体膜13の所望のパターンを形
成する（第４図−Ｅ）。
９を覆うような状態に半導体膜13の所望のパターンを形
成する（第４図−Ｅ）。
次いで、残存するレジスト層12bを除去し、半導体膜13
上から共通電極11上にかけて金属マスクを使用した部分
着膜法等を用いてスパッタ法により透明共通電極膜14を
形成する（第４図−Ｆ）。
上から共通電極11上にかけて金属マスクを使用した部分
着膜法等を用いてスパッタ法により透明共通電極膜14を
形成する（第４図−Ｆ）。
この後、さらに同様のフォトエッチング法により、透明
共通電極膜14の所望のパターンを形成する（第４図−
Ｇ）。
共通電極膜14の所望のパターンを形成する（第４図−
Ｇ）。
そして、残存するレジスト層12cを除去してイメージセ
ンサの製造工程が完了する（第４図−Ｈ）。
ンサの製造工程が完了する（第４図−Ｈ）。
このような方法を用いてイメージセンサの製造すること
により、光電変換素子の特性を直接左右する個別電極
９、半導体膜13および透明共通電極14からなる３層構造
部分の平面形状精度を向上させることができるととも
に、装置全体としての小型化も図ることが可能となる。
により、光電変換素子の特性を直接左右する個別電極
９、半導体膜13および透明共通電極14からなる３層構造
部分の平面形状精度を向上させることができるととも
に、装置全体としての小型化も図ることが可能となる。
（発明が解決しようとする問題点） しかしながら、このような従来の製造方法では、各層の
パターンをエッチングにより形成しているため、前記半
導体膜と前記共通電極との間に段差が生じ、この結果次
のような難点が生じる。
パターンをエッチングにより形成しているため、前記半
導体膜と前記共通電極との間に段差が生じ、この結果次
のような難点が生じる。
すなわち、この段差が生じた部分に着膜された前記透明
共通電極の膜厚は、平面上に形成された膜厚に比べて薄
くなり、この透明共通電極においての抵抗値の増大や断
線等が生じて光電変換素子の特性が劣化し、イメージセ
ンサの信頼性を低下させるといった問題点があった。
共通電極の膜厚は、平面上に形成された膜厚に比べて薄
くなり、この透明共通電極においての抵抗値の増大や断
線等が生じて光電変換素子の特性が劣化し、イメージセ
ンサの信頼性を低下させるといった問題点があった。
本発明はこのような問題点を解決するためのもので、半
導体膜上から共通電極上に至る部分に形成される透明共
通電極の膜厚のばらつきを低減させることにより光電変
換素子の特性値を安定させ、信頼性の高い製品を製造す
ることができるイメージセンサの製造方法を提供するこ
とを目的としている。
導体膜上から共通電極上に至る部分に形成される透明共
通電極の膜厚のばらつきを低減させることにより光電変
換素子の特性値を安定させ、信頼性の高い製品を製造す
ることができるイメージセンサの製造方法を提供するこ
とを目的としている。
［発明の構成］ （問題点を解決するための手段） 本発明はこの目的を達成するために、絶縁基板上に複数
の個別電極を列設するとともに共通電極を設け、各個別
電極上に半導体膜と、前記共通電極上へ延長する透明共
通電極を順次積層してなるイメージセンサを製造するに
あたり、前記絶縁基板上に前記個別電極および前記共通
電極を形成した後、マスクを用いた部分着膜法により前
記個別電極上に前記半導体膜を着膜する工程と、少なく
とも前記半導体膜上から前記共通電極上に至る部分に透
明電極膜を着膜する工程と、前記透明電極膜からエッチ
ングにより透明共通電極の所望のパターンを形成する工
程と、前記半導体膜からエッチングにより前記個別電極
側端部表面を露出してかつ前記共通電極側端部を少なく
とも残してその他の部分を選択的に除去することにより
前記半導体膜の所望のパターンを形成する工程とを有す
ることを特徴としている。
の個別電極を列設するとともに共通電極を設け、各個別
電極上に半導体膜と、前記共通電極上へ延長する透明共
通電極を順次積層してなるイメージセンサを製造するに
あたり、前記絶縁基板上に前記個別電極および前記共通
電極を形成した後、マスクを用いた部分着膜法により前
記個別電極上に前記半導体膜を着膜する工程と、少なく
とも前記半導体膜上から前記共通電極上に至る部分に透
明電極膜を着膜する工程と、前記透明電極膜からエッチ
ングにより透明共通電極の所望のパターンを形成する工
程と、前記半導体膜からエッチングにより前記個別電極
側端部表面を露出してかつ前記共通電極側端部を少なく
とも残してその他の部分を選択的に除去することにより
前記半導体膜の所望のパターンを形成する工程とを有す
ることを特徴としている。
（作用） 本発明のイメージセンサの製造方法において、個別電極
上にマスクを用いた部分着膜法により端部になだらかな
傾斜面を有する半導体膜を形成させ、後の工程でこの半
導体膜の共通電極側端部を少なくとも残してその他の部
分をエッチングにより選択的に除去することにより前記
半導体膜の所望のパターンを形成したので、形状精度の
高い製品を製造することが可能なばかりではなく、前記
半導体膜上から共通電極上にかけて膜厚のばらつきの少
ない透明共通電極を形成することができ、光電変換素子
の特性値を安定させ、信頼性の高いイメージセンサを製
造することができる。
上にマスクを用いた部分着膜法により端部になだらかな
傾斜面を有する半導体膜を形成させ、後の工程でこの半
導体膜の共通電極側端部を少なくとも残してその他の部
分をエッチングにより選択的に除去することにより前記
半導体膜の所望のパターンを形成したので、形状精度の
高い製品を製造することが可能なばかりではなく、前記
半導体膜上から共通電極上にかけて膜厚のばらつきの少
ない透明共通電極を形成することができ、光電変換素子
の特性値を安定させ、信頼性の高いイメージセンサを製
造することができる。
（実施例） 以下、本発明の実施例を図面に基づいて詳細に説明す
る。
る。
第１図は本発明の一実施例のイメージセンサの製造方法
を示す主要工程毎の断面図、第２図はこの方法により製
造されたイメージセンサを示す斜視図である。
を示す主要工程毎の断面図、第２図はこの方法により製
造されたイメージセンサを示す斜視図である。
これらの図に示すように、まずこの実施例の製造方法で
は、たとえばガラス板のような絶縁基板21上全面に、た
とえばCr等からなる厚さ約2000Åの金属薄膜22を蒸着法
により形成する（第１図−ａ）。
は、たとえばガラス板のような絶縁基板21上全面に、た
とえばCr等からなる厚さ約2000Åの金属薄膜22を蒸着法
により形成する（第１図−ａ）。
この後、金属薄膜22上全面に感光レジスト樹脂を塗布し
てレジスト層を形成し、所望のマスクを用いた通常のフ
ォトエッチング法により、絶縁基板21上に多数の個別電
極23、リード配線24および共通電極25の所望のパターン
を同時に形成する（第１図−ｂ）。
てレジスト層を形成し、所望のマスクを用いた通常のフ
ォトエッチング法により、絶縁基板21上に多数の個別電
極23、リード配線24および共通電極25の所望のパターン
を同時に形成する（第１図−ｂ）。
なお、共通電極25は各個別電極23が列設されたた方向の
延長線上すなわち絶縁基板21の長手方向端部に形成す
る。
延長線上すなわち絶縁基板21の長手方向端部に形成す
る。
この後、残存するレジスト層25aを除去し（第１図−
ｃ）、絶縁基板21上の全ての個別電極23を覆うようにた
とえばａ−Si（アモルファスシリコン）等からなる厚さ
約２μｍの半導体膜27をたとえば金属マスク等を使用し
た部分着膜法を用いてCVD法により形成する（第１図−
ｄ）。
ｃ）、絶縁基板21上の全ての個別電極23を覆うようにた
とえばａ−Si（アモルファスシリコン）等からなる厚さ
約２μｍの半導体膜27をたとえば金属マスク等を使用し
た部分着膜法を用いてCVD法により形成する（第１図−
ｄ）。
次いで、この半導体膜27と共通電極25をほぼ覆うよう
に、たとえばI.T.O等からなる厚さ約800Åの透明共通電
極膜28を先と同様に部分着膜法等を用いてスパッタ法に
より形成する（第１図−ｅ）。
に、たとえばI.T.O等からなる厚さ約800Åの透明共通電
極膜28を先と同様に部分着膜法等を用いてスパッタ法に
より形成する（第１図−ｅ）。
次に、この透明共通電極膜28上の短辺方向一端部に、た
とえばCr等からなる厚さ約2000Åの金属薄膜29aとAl等
からなる厚さ約１μｍの金属薄膜29bを部分着膜法等を
用いて蒸着法により順次形成する（第１図−ｆ）。
とえばCr等からなる厚さ約2000Åの金属薄膜29aとAl等
からなる厚さ約１μｍの金属薄膜29bを部分着膜法等を
用いて蒸着法により順次形成する（第１図−ｆ）。
この後、通常のフォトエッチング法により、着膜された
金属薄膜29a、29bからそれぞれ所望の金属薄膜28a、28b
のパターンを順次形成する（第１図−ｇ）。
金属薄膜29a、29bからそれぞれ所望の金属薄膜28a、28b
のパターンを順次形成する（第１図−ｇ）。
次いで、残存するレジスト層26bを除去した後、先と同
様のエッチングにより透明共通電極膜28を選択的に除去
してその所望のパターンを形成する（第１図−ｈ）。
様のエッチングにより透明共通電極膜28を選択的に除去
してその所望のパターンを形成する（第１図−ｈ）。
次に、残存するレジスト層25cを除去した後、半導体膜2
7からエッチングにより共通電極25側端部を残してその
他の部分を選択的に除去することにより半導体膜27の所
望のパターンを形成する（第１図−ｉ）。
7からエッチングにより共通電極25側端部を残してその
他の部分を選択的に除去することにより半導体膜27の所
望のパターンを形成する（第１図−ｉ）。
この後、残存するレジスト層26dを除去してイメージセ
ンサの製造工程が完了する（第１図−ｊ）。
ンサの製造工程が完了する（第１図−ｊ）。
かくして、この実施例のイメージセンサの製造方法によ
れば、半導体膜27を金属マスク等を使用した部分着膜法
により所望の位置に着膜し、後の工程でこの半導体膜27
の共通電極25例の端部を残してその他の部分をエッチン
グにより選択的に除去してその所望のパターンを形成し
たことにより次のような効果が生じる。
れば、半導体膜27を金属マスク等を使用した部分着膜法
により所望の位置に着膜し、後の工程でこの半導体膜27
の共通電極25例の端部を残してその他の部分をエッチン
グにより選択的に除去してその所望のパターンを形成し
たことにより次のような効果が生じる。
すなわち、前述した金属マスク等を使用した部分着膜法
により着膜された半導体膜27の端部はなだらかな傾斜断
面となり、これは半導体膜27上から共通電極25上に至る
間に形成される透明共通電極28の膜厚のばらつきを低減
させる上で好適な条件となる。
により着膜された半導体膜27の端部はなだらかな傾斜断
面となり、これは半導体膜27上から共通電極25上に至る
間に形成される透明共通電極28の膜厚のばらつきを低減
させる上で好適な条件となる。
したがって、このような傾斜断面を半導体膜27の共通電
極25側の端部にのみ形成し、他の端部すなわちこの実施
例のイメージセンサにおいては短辺方向の端部をエッチ
ングによりその所望のパターンを形成することにより、
安定した有効平面の形状および面積を有する複数の光電
変換素子を形成することができ、かつ抵抗値の増大ある
いは断線等を防止して光電変換素子の特性をより安定さ
せることが可能となる。
極25側の端部にのみ形成し、他の端部すなわちこの実施
例のイメージセンサにおいては短辺方向の端部をエッチ
ングによりその所望のパターンを形成することにより、
安定した有効平面の形状および面積を有する複数の光電
変換素子を形成することができ、かつ抵抗値の増大ある
いは断線等を防止して光電変換素子の特性をより安定さ
せることが可能となる。
なお、この実施例において、個別電極23および共通電極
25の素材としてCr等を用いたものについて説明したが、
本発明はこれに限定されるものではなく、たとえばTi等
を用いたものであってもよい。また、半導体膜27として
はａ−Si膜だけではなく、たとえばａ−Si/a−si（ｘ）
Ｃ（１−ｘ）等の多層構造膜でも同様に本発明を適用す
ることができる。
25の素材としてCr等を用いたものについて説明したが、
本発明はこれに限定されるものではなく、たとえばTi等
を用いたものであってもよい。また、半導体膜27として
はａ−Si膜だけではなく、たとえばａ−Si/a−si（ｘ）
Ｃ（１−ｘ）等の多層構造膜でも同様に本発明を適用す
ることができる。
また、本発明の製造方法により２列以上の光電変換素子
群を同時に形成し、この後切断加工により複数個のイメ
ージセンサを製造してもよいことは勿論である。
群を同時に形成し、この後切断加工により複数個のイメ
ージセンサを製造してもよいことは勿論である。
［発明の効果］ 以上説明したように本発明によれば、半導体膜上から共
通電極上に至る部分に形成される透明共通電極の膜厚の
ばらつきを低減させることにより光電変換素子の特性値
を安定させ、信頼性の高い製品を製造することができ
る。
通電極上に至る部分に形成される透明共通電極の膜厚の
ばらつきを低減させることにより光電変換素子の特性値
を安定させ、信頼性の高い製品を製造することができ
る。
第１図は本発明の一実施例のイメージセンサの製造方法
を説明するための工程毎の断面図、第２図はそのイメー
ジセンサを示す斜視図、第３図は従来のイメージセンサ
を示す斜視図、第４図は従来のイメージセンサの製造方
法を説明するための工程毎の断面図である。 21……絶縁基板 23……個別電極 25……共通電極 27……半導体膜 28……透明共通電極
を説明するための工程毎の断面図、第２図はそのイメー
ジセンサを示す斜視図、第３図は従来のイメージセンサ
を示す斜視図、第４図は従来のイメージセンサの製造方
法を説明するための工程毎の断面図である。 21……絶縁基板 23……個別電極 25……共通電極 27……半導体膜 28……透明共通電極
Claims (1)
- 【請求項１】絶縁基板上に複数の個別電極を列設すると
ともに共通電極を設け、各個別電極上に半導体膜と、前
記共通電極上へ延長する透明共通電極を順次積層してな
るイメージセンサを製造するにあたり、 前記絶縁基板上に前記個別電極および前記共通電極を形
成した後、マスクを用いた部分着膜法により前記個別電
極上に前記半導体膜を着膜する工程と、 少なくとも前記半導体膜上から前記共通電極上に至る部
分に透明電極膜を着膜する工程と、 前記透明電極膜からエッチングにより透明共通電極の所
望のパターンを形成する工程と、 前記半導体膜からエッチングにより前記個別電極側端部
上面を露出してかつ前記共通電極側端部を少なくとも残
してその他の部分を選択的に除去することにより前記半
導体膜の所望のパターンを形成する工程とを有すること
を特徴とするイメージセンサの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62161475A JPH07101735B2 (ja) | 1987-06-29 | 1987-06-29 | イメ−ジセンサの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62161475A JPH07101735B2 (ja) | 1987-06-29 | 1987-06-29 | イメ−ジセンサの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS645061A JPS645061A (en) | 1989-01-10 |
| JPH07101735B2 true JPH07101735B2 (ja) | 1995-11-01 |
Family
ID=15735796
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62161475A Expired - Lifetime JPH07101735B2 (ja) | 1987-06-29 | 1987-06-29 | イメ−ジセンサの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07101735B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5946132B2 (ja) * | 2012-09-25 | 2016-07-05 | 富士フイルム株式会社 | 固体撮像素子の製造方法 |
| KR101284354B1 (ko) * | 2012-10-22 | 2013-07-08 | 주식회사 엠티에스 | 이원 냉동사이클 히트펌프시스템용 캐스캐이드 열교환기 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61295658A (ja) * | 1985-06-24 | 1986-12-26 | Mitsubishi Electric Corp | 光電変換装置の製造方法 |
-
1987
- 1987-06-29 JP JP62161475A patent/JPH07101735B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS645061A (en) | 1989-01-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5066106A (en) | Liquid crystal display device having redundant buses | |
| JPH02504575A (ja) | 平坦さのためにダミー導体を使用する集積回路 | |
| JPS6319876A (ja) | 薄膜トランジスタ装置 | |
| US5517060A (en) | Semiconductor device having improved backing conductive layers | |
| CN109449211B (zh) | 薄膜晶体管及其制作方法、阵列基板及其制作方法 | |
| JPH07101735B2 (ja) | イメ−ジセンサの製造方法 | |
| JP3186084B2 (ja) | 半導体メモリー装置 | |
| JPS63299270A (ja) | イメ−ジセンサの製造方法 | |
| JPH03114028A (ja) | 薄膜トランジスタマトリクスとその製造方法 | |
| JPS5935165B2 (ja) | 多層薄膜コイルの製法 | |
| JP3011232B2 (ja) | 固体撮像素子及びその製造方法 | |
| JPS62117377A (ja) | アモルフアスシリコン等倍センサ | |
| JPH0627981B2 (ja) | アクテイブマトリツクス型表示装置用表示電極アレイとその製造方法 | |
| JPS6329993A (ja) | 配線基板およびその製造方法 | |
| JP3163591B2 (ja) | 配線構体形成法 | |
| JPH01274453A (ja) | 半導体装置及びその製造方法 | |
| JPS61171161A (ja) | 一次元イメ−ジセンサ | |
| JPS61128561A (ja) | イメ−ジセンサの製造方法 | |
| JP2809274B2 (ja) | 半導体装置の製造方法 | |
| JP2831997B2 (ja) | 半導体装置の製造方法 | |
| JPH0198258A (ja) | 固体撮像装置および製造方法 | |
| JPS6139574A (ja) | イメ−ジセンサおよびその製造方法 | |
| JPH05343546A (ja) | 半導体集積回路 | |
| JPH02289362A (ja) | サーマルヘッドおよびその製造方法 | |
| JPH07122632A (ja) | 半導体装置 |