JPH07105122A - 情報処理装置 - Google Patents

Abstract

(57)【要約】 【目的】 命令の読出しとオペランドのロード／ストア
のバス競合による性能劣化を回避することができる情報
処理装置を提供すること。 【構成】 命令実行部１０２は、命令の読出しと外界の
装置(例：メモリ)からオペランドのロードを同時に行う
時は、バススイッチ１０５で命令アドレスバス１０７と
オペランドアドレスバス１０９とを、また命令データバ
ス１０８とオペランドデータバス１１０とを切断し、命
令アドレスバス１０７を介して内蔵ROM１０３に命令ア
ドレスを渡し、命令データバス１０８を介して命令デー
タを受け取る。この間命令実行部１０２は同様にオペラ
ンドアドレスバス１０９、外部バス制御部１０６及び外
部アドレスバス１１１を介して外界の装置(例：メモリ)
にオペランドアドレスを渡し、外部データバス１１２、
外部バス制御部１０６及びオペランドデータバス１１０
を介してオペランドデータのロードすることができる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はストアードプログラム方
式の情報処理装置に関するものである。さらには、バス
構造をとる情報処理装置に関するものである。

【０００２】

【従来の技術】従来の情報処理装置としては、シングル
バス構造マイクロコンピュータがある。このシングルバ
ス構造マイクロコンピュータは、命令実行部と２つのメ
モリとに接続する１組のアドレスバス、データバスを有
し、外部バス制御部を介して外部との入出力を行う。以
下図面を参照しながら、上記した従来のシングルバス構
造マイクロコンピュータについて説明する。

【０００３】図４は従来のシングルバス構造マイクロコ
ンピュータのブロック図を示すものである。図４におい
て、４０１はシングルバス構造マイクロコンピュータで
ある。４０２は命令実行部、４０３は内蔵ROM、４０４
は内蔵RAM、４０５は外部バス制御部、４０６はアドレ
スバスであり、４０７はデータバスである。アドレスバ
ス４０６とデータバス４０７は命令実行部４０２と内蔵
ROM４０３と内蔵RAM４０４と外部バス制御部４０５とを
接続する。４０９は外部アドレスバス、４１０は外部デ
ータバスである。外部バス制御部４０５は外部アドレス
バス４０９と外部データバス４１０とを介して外界の装
置（例えばメモリ）との入出力を行う。

【０００４】以上のように構成された従来のシングルバ
ス構造マイクロコンピュータについて、以下その動作を
説明する。なお、内蔵ROM４０３は命令を、内蔵RAM４０
４はオペランドを格納するものとする。

【０００５】命令実行部４０２はアドレスバス４０６に
命令アドレスを渡し、内蔵ROM４０３はアドレスバス４
０６から命令アドレスを受け取った後データバス４０７
に命令データを渡し、命令実行部４０２はデータバス４
０７から命令データを受け取り命令の解読と実行とを行
う。命令を解読した結果、オペランドデータのロードが
必要な場合、命令実行部４０２はアドレスバス４０６に
オペランドアドレスを渡し、内蔵RAM４０４はアドレス
バス４０６からオペランドアドレスを受け取った後、オ
ペランドデータをデータバス４０７に渡し、命令実行部
４０２はデータバス４０７からオペランドデータを受け
取る。また命令を解読した結果、オペランドデータのス
トアが必要な場合、命令実行部４０２はアドレスバス４
０６にオペランドアドレスを、またデータバス４０７に
オペランドデータを渡し、内蔵RAM４０４はアドレスバ
ス４０６からオペランドアドレスを、またデータバス４
０７からオペランドデータを受け取る。

【０００６】シングルバス構造マイクロコンピュータ４
０１が外界の装置（例えばメモリ）から命令データの読
出しを行う場合、命令実行部４０２はアドレスバス４０
６に命令アドレスを渡し、外部バス制御部４０５はアド
レスバス４０６から命令アドレスを受け取った後外部ア
ドレスバス４０９に命令アドレスを渡し、外界の装置
（例えばメモリ）は外部アドレスバス４０９から命令ア
ドレスを受け取った後命令データを外部データバス４１
０に渡し、外部バス制御部４０５は外部データバス４１
０から命令データを受け取った後データバス４０７に命
令データを渡し、命令実行部４０２はデータバス４０７
から命令データを受け取り命令の解読と実行とを行う。
シングルバス構造マイクロコンピュータ４０１が外界の
装置（例えばメモリ）に対し*オペランドデータのロー
ドを行う場合、命令実行部４０２はアドレスバス４０６
にオペランドアドレスを渡し、外部バス制御部４０５は
アドレスバス４０６からオペランドアドレスを受け取っ
た後外部アドレスバス４０９にオペランドアドレスを渡
し、外界の装置（例えばメモリ）は外部アドレスバス４
０９からオペランドアドレスを受け取った後オペランド
データを外部データバス４１０に渡し、外部バス制御部
４０５は外部データバス４１０からオペランドデータを
受け取った後データバス４０７にオペランドデータを渡
し、命令実行部４０２はデータバス４０７からオペラン
ドデータを受け取る。また、シングルバス構造マイクロ
コンピュータ４０１が外界の装置（例えばメモリ）から
オペランドデータのストアを行う場合、命令実行部４０
２はアドレスバス４０６にオペランドアドレスを、また
データバス４０７にオペランドデータを渡し、外部バス
制御部４０５はアドレスバス４０６からオペランドアド
レスを、またデータバス４０７からオペランドデータを
受け取った後外部アドレスバス４０９にオペランドアド
レスを、また外部データバス４１０にオペランドデータ
を渡し、外界の装置（例えばメモリ）は外部アドレスバ
ス４０９からオペランドアドレスを、また外部データバ
ス４１０からオペランドデータを受け取る。

【０００７】また従来の情報処理装置としては、外部多
重バス構造マイクロコンピュータがある。この外部多重
バス構造マイクロコンピュータは、命令実行部と２つの
メモリ個々に接続する２組のアドレスバス、データバス
を有し、それぞれ外部バス制御部を介して外部との入出
力を行う。以下図面を参照しながら、上記した従来の外
部多重バス構造マイクロコンピュータについて説明す
る。

【０００８】図５は従来の外部多重バス構造マイクロコ
ンピュータのブロック図を示すものである。図５におい
て、５０１は外部多重バス構造マイクロコンピュータで
ある。５０２は命令実行部、５０３は内蔵ROM、５０４
は内蔵RAM、５０５は外部命令バス制御部、５０６は外
部オペランドバス制御部、５０７は命令アドレスバス、
５０８は命令データバスである。命令アドレスバス５０
７と命令データバス５０８とは命令実行部５０２と内蔵
ROM５０３と外部命令バス制御部５０５とを接続する。
また５０９はオペランドアドレスバス、５１０はオペラ
ンドデータバスである。オペランドアドレスバス５０９
とオペランドデータバス５１０とは命令実行部５０２と
内蔵RAM５０４と外部オペランドバス制御部５０６とを
接続する。５１３は外部命令アドレスバス、５１４は外
部命令データバスである。外部命令バス制御部５０５は
外部命令アドレスバス５１３と外部命令データバス５１
４とを介して外界の装置（例えばメモリ）から命令デー
タの読みだしを行う。５１５は外部オペランドアドレス
バス、５１６は外部オペランドデータバスである。外部
オペランドバス制御部５０６は外部オペランドアドレス
バス５１５と外部オペランドデータバス５１６とを介し
て外界の装置（例えばメモリ）との間でオペランドデー
タの入出力を行う。

【０００９】以上のように構成された従来の外部多重バ
ス構造マイクロコンピュータについて、以下その動作を
説明する。なお、内蔵ROM５０３は命令を、内蔵RAM５０
４はオペランドを格納するものとする。

【００１０】命令実行部５０２は命令アドレスバス５０
７に命令アドレスを渡し、内蔵ROM５０３は命令アドレ
スバス５０７から命令アドレスを受け取った後命令デー
タバス５０８に命令データを渡し、命令実行部５０２は
命令データバス５０８から命令データを受け取り命令の
解読と実行を行う。命令を解読した結果、オペランドデ
ータのロードが必要な場合、命令実行部５０２はオペラ
ンドアドレスバス５０９にオペランドアドレスを渡し、
内蔵RAM５０４はオペランドアドレスバス５０９からオ
ペランドアドレスを受け取った後内蔵RAM５０４からオ
ペランドデータをオペランドデータバス５１０に渡し、
命令実行部５０２はオペランドデータバス５１０からオ
ペランドデータを受け取る。また命令を解読した結果、
オペランドデータのストアが必要な場合、命令実行部５
０２はオペランドアドレスバス５０９にオペランドアド
レスを、またオペランドデータバス５１０にオペランド
データを渡し、内蔵RAM５０４はオペランドアドレスバ
ス５０９からオペランドアドレスを、またオペランドデ
ータバス５１０からオペランドデータを受け取る。

【００１１】外部多重バス構造マイクロコンピュータ５
０１が外界の装置（例えばメモリ）に対し命令データの
読出しを行う場合、命令実行部５０２は命令アドレスバ
ス５０７に命令アドレスを渡し、外部命令バス制御部５
０５は命令アドレスバス５０７から命令アドレスを受け
取った後外部命令アドレスバス５１３に命令アドレスを
渡し、外界の装置（例えばメモリ）は外部命令アドレス
バス５１３から命令アドレスを受け取った後命令データ
を外部命令データバス５１４に渡し、外部命令バス制御
部５０５は外部命令データバス５１４から命令データを
受け取った後命令データバス５０８に命令データを渡
し、命令実行部５０２は命令データバス５０８から命令
データを受け取り命令の解読と実行を行う。外部多重バ
ス構造マイクロコンピュータ５０１が外界の装置（例え
ばメモリ）からオペランドデータのロードを行う場合、
命令実行部５０２はオペランドアドレスバス５０９にオ
ペランドアドレスを渡し、外部オペランドバス制御部５
０６はオペランドアドレスバス５０９からオペランドア
ドレスを受け取った後外部オペランドアドレスバス５１
５にオペランドアドレスを渡し、外界の装置（例えばメ
モリ）は外部オペランドアドレスバス５１５からオペラ
ンドアドレスを受け取った後オペランドデータを外部オ
ペランドデータバス５１６に渡し、外部オペランドバス
制御部５０６は外部オペランドデータバス５１６からオ
ペランドデータを受け取った後オペランドデータバス５
１０にオペランドデータを渡し、命令実行部５０２はオ
ペランドデータバス５１０からオペランドデータを受け
取る。また、外部多重バス構造マイクロコンピュータ５
０１から、外界の装置（例えばメモリ）に対しオペラン
ドデータのストアを行う場合、命令実行部５０２はオペ
ランドアドレスバス５０９にオペランドアドレスを、ま
たオペランドデータバス５１０にオペランドデータを渡
し、外部オペランドバス制御部５０６はオペランドアド
レスバス５０９からオペランドアドレスを、またオペラ
ンドデータバス５１０からオペランドデータを受け取っ
た後外部オペランドアドレスバス５１５にオペランドア
ドレスを、また外部オペランドデータバス５１６にオペ
ランドデータを渡し、外界の装置（例えばメモリ）は外
部オペランドアドレスバス５１５からオペランドアドレ
スを、また外部オペランドデータバス５１６からオペラ
ンドデータを受け取る。

【００１２】

【発明が解決しようとする課題】しかしながら上記のよ
うなシングルバス構造マイクロコンピュータでは、内蔵
ROM４０３からの命令データの読出し及び内蔵RAM４０４
に対するオペランドデータのロードとストアを共にアド
レスバス４０６とデータバス４０７とを用いて行うた
め、命令実行部４０２が内蔵ROM４０３から命令データ
を読出している間は常に、命令実行部４０２における内
蔵RAM４０４に対するオペランドデータのロードもしく
はストアが待たされるか、もしくは、命令実行部４０２
が内蔵RAM４０４に対してオペランドデータのロードも
しくはストアを行っている間は常に、命令実行部４０２
における内蔵ROM４０３から命令データを読出しが待た
されることになる。そのために命令の実行時間が遅延
し、性能が劣化するという問題点を有していた。

【００１３】上記の問題点は外部多重バス構造マイクロ
コンピュータによって解決される。しかしながら従来の
外部多重バス構造マイクロコンピュータでは、外界の装
置（例えばメモリ）に対する入出力を外部命令バス制御
部５０５と外部オペランドバス制御部５０６とを介して
外部命令アドレスバス５１３、外部命令データバス５１
４、外部オペランドアドレスバス５１５、及び外部オペ
ランドデータバス５１６で行うため外部バスの制御を行
うハードウェア量が増大するほか、入出力のインターフ
ェイスの数が増加するため外部多重バス構造マイクロコ
ンピュータ５０１をLSIチップで構成する場合は端子数
の増加によるコスト上昇と消費電力の増大を招くという
新たな問題点を有していた。

【００１４】本発明は上記問題点を改善するためのもの
で、外界との入出力のインタフェースの数及びインタフ
ェースの制御ハードウェアの量をいずれも増大させるこ
となく、内蔵ROMからの命令データの読出しと内蔵RAMに
対するオペランドデータのロードもしくはストアとを同
時に行うことができる情報処理装置を提供することを目
的とする。さらに本発明は、命令データ及びオペランド
データのいずれかが外界の装置（例えばメモリ）に格納
される場合においても、外界との入出力のインタフェー
スの数及びインタフェースの制御ハードウェアの量をい
ずれも増大させることなく、命令データの読出しとオペ
ランドデータのロードもしくはストアとを同時に行うこ
とができる情報処理装置を提供することを目的とする。

【００１５】

【課題を解決するための手段】本発明は、上記目的を達
成するために、その第１の発明は、少なくとも１つの命
令からなるプログラム及び命令を実行するときに使用す
るオペランドの一方もしくは両方を格納する第一記憶手
段及び第二記憶手段と、命令を解読し実行する命令実行
手段と、命令実行手段で解読され実行される命令を転送
する第一転送路と、命令実行手段で使用されるオペラン
ドを転送する第二転送路と、第一転送路と第二転送路と
を接合または切断する転送路接断手段と、外界と第二転
送路との間で情報の転送を行う外部転送手段とを備えた
情報処理装置である。

【００１６】第２の発明は、少なくとも１つの命令から
なるプログラム及び命令を実行するときに使用するオペ
ランドの一方もしくは両方を格納する第一記憶手段及び
第二記憶手段と、命令を解読し実行する命令実行手段
と、命令実行手段で解読され実行される命令を転送する
第一転送路と、命令実行手段で使用されるオペランドを
転送する第二転送路と、第一転送路と第二転送路とを接
合または切断する転送路接断手段と、外界と第一転送路
との間で情報の転送を行う外部転送手段とを備えた情報
処理装置である。

【００１７】第３の発明は、少なくとも１つの命令から
なるプログラム及び命令を実行するときに使用するオペ
ランドの一方もしくは両方を格納する第一記憶手段及び
第二記憶手段と、命令を解読し実行する命令実行手段
と、命令実行手段で解読され実行される命令を転送する
第一転送路と、命令実行手段で使用されるオペランドを
転送する第二転送路と、第一転送路及び第二転送路のい
ずれか一方を選択する転送路選択手段と、その選択され
た転送路と外界との間で情報の転送を行う外部転送手段
とを備えた情報処理装置である。

【００１８】

【作用】第１の発明は、前記した構成により、第一転送
路により命令実行手段で解読され実行される命令を転送
し、第二転送路により命令実行手段で使用されるオペラ
ンドを転送することにより、第一記憶手段からの命令の
読出しと第二記憶手段に対するオペランドのロードもし
くはストアとを同時に行うことができる。さらに、外部
転送手段と第二転送路とにより命令実行手段で使用され
るオペランドを外界との間で転送することにより、外界
との入出力のインタフェースの数及びインタフェースの
制御ハードウェアの量をいずれも増大させることなく、
第一記憶手段からの命令データの読出しと外界に対する
オペランドのロードもしくはストアとを同時に行うこと
ができる。

【００１９】第２の発明は、前記した構成により、第一
転送路により命令実行手段で解読され実行される命令を
転送し、第二転送路により命令実行手段で使用されるオ
ペランドを転送することにより、第一記憶手段からの命
令の読出しと第二記憶手段に対するオペランドのロード
もしくはストアとを同時に行うことができる。さらに、
外部転送手段と第一転送路とにより命令実行手段で解読
される命令を外界との間で転送することにより、外界と
の入出力のインタフェースの数及びインタフェースの制
御ハードウェアの量をいずれも増大させることなく、外
界からの命令データの読出しと第二記憶手段からのオペ
ランドデータのロードもしくはストアとを同時に行うこ
とができる。

【００２０】第３の発明は、前記した構成により、第一
転送路により命令実行手段で解読され実行される命令を
転送し、第二転送路により命令実行手段で使用されるオ
ペランドを転送することにより、第一記憶手段からの命
令の読出しと第二記憶手段に対するオペランドのロード
もしくはストアとを同時に行うことができる。さらに、
外部転送手段と第一転送路とにより命令実行手段で解読
される命令を外界との間で転送するか、外部転送手段と
第二転送路とにより命令実行手段で使用されるオペラン
ドを外界との間で転送することにより、外界との入出力
のインタフェースの数及びインタフェースの制御ハード
ウェアの量をいずれも増大させることなく、外界からの
命令データの読出しと第二記憶手段からのオペランドデ
ータのロードもしくはストアと、もしくは第一記憶手段
からの命令データの読出しと外界に対するオペランドの
ロードもしくはストアとをいずれも同時に行うことがで
きる。

【００２１】

【実施例】以下本発明の第１の実施例の情報処理装置に
ついて、図面を参照しながら説明する。

【００２２】図１は本発明の第１の実施例における情報
処理装置のブロック図を示すものである。図１におい
て、１０１はマイクロコンピュータである。１０２は命
令を解読して実行する命令実行部、１０３は複数の命令
からなるプロ0.グラムを格納する内蔵ROM、１０４は命
令を実行する際のオペランドを格納する内蔵RAM、１０
５は２組のバスの接続を接合もしくは切断するバススイ
ッチ（図ではBSと示す）、１０６はマイクロコンピュー
タ１０１と外界とのインタフェースを行う外部バス制御
部、１０７は命令アドレスバス、１０８は命令データバ
スである。命令アドレスバス１０７と命令データバス１
０８とは命令実行部１０２と内蔵ROM１０３とバススイ
ッチ１０５とを接続し、命令の転送を行う。１０９はオ
ペランドアドレスバス、１１０はオペランドデータバス
である。オペランドアドレスバス１０９とオペランドデ
ータバス１１０とは命令実行部１０２と内蔵RAM１０４
とバススイッチ１０５と外部バス制御部１０６とを接続
し、オペランドの転送を行う。バススイッチ１０５は命
令アドレスバス１０７とオペランドアドレスバス１０９
との間及び命令データバス１０８とオペランドデータバ
ス１１０の間の接続を接合もしくは切断する。１１１は
外部アドレスバスであり、１１２は外部データバスであ
る。外部バス制御部１０６は外部アドレスバス１１１と
外部データバス１１２とを介して外界に対して命令デー
タの読出し及びオペランドデータの入出力を行う。

【００２３】以上のように構成された本発明の第一の実
施例における情報処理装置について、以下その動作を説
明する。

【００２４】１つの命令が読み出されてから実行される
までの手順を示す。 （１）命令の読出し ・内蔵ROM１０３から命令が読出される場合 バススイッチ１０５は命令アドレスバス１０７とオペラ
ンドアドレスバス１０９との間及び命令データバス１０
８とオペランドデータバス１１０との間の接続を切断す
る。命令実行部１０２は命令アドレスバス１０７を介し
て内蔵ROM１０３に命令アドレスを渡し、内蔵ROM１０３
は命令アドレスを受け取った後命令データバス１０８を
介して命令実行部１０２に命令データの受け渡しを行
う。 ・外界から命令が読出される場合 バススイッチ１０５は命令アドレスバス１０７とオペラ
ンドアドレスバス１０９との間及び命令データバス１０
８とオペランドデータバス１１０との間の接続を接合す
る。命令実行部１０２は命令アドレスバス１０７、オペ
ランドアドレスバス１０９、外部命令バス制御部１０６
及び外部アドレスバス１１１を介して外界の装置（例え
ばメモリ）に命令アドレスを渡し、外界の装置（例えば
メモリ）は命令アドレスを受け取った後外部データバス
１１２、外部命令バス制御部１０６、オペランドデータ
バス１１０及び命令データバス１０８を介して命令実行
部１０２に命令データの受け渡しを行う。 （２）命令の解読 命令実行部１０２は、命令データバス１０８から命令デ
ータを受け取り解読する。 （３）命令の実行 ・オペランドのロード及びストアが必要でない場合 命令実行部１０２は、内部に有する資源のみをオペラン
ドとして命令の実行を行う。 ・内蔵RAM１０４からオペランドのロードが必要な場合 バススイッチ１０５は命令アドレスバス１０７とオペラ
ンドアドレスバス１０９との間及び命令データバス１０
８とオペランドデータバス１１０との間の接続を切断す
る。命令実行部１０２はオペランドアドレスバス１０９
を介して内蔵RAM１０４にオペランドアドレスを渡し、
内蔵RAM１０４はオペランドアドレスを受け取った後オ
ペランドデータバス１１０を介して命令実行部１０２に
命令データの受け渡しを行う。 ・内蔵RAM１０４に対してオペランドのストアが必要な
場合 バススイッチ１０５は命令アドレスバス１０７とオペラ
ンドアドレスバス１０９との間及び命令データバス１０
８とオペランドデータバス１１０との間の接続を切断す
る。命令実行部１０２はオペランドアドレスバス１０９
を介して内蔵RAM１０４にオペランドアドレスの受け渡
しを行い、またオペランドデータバス１１０を介して内
蔵RAM１０４にオペランドデータの受け渡しを行う。 ・外界に対してオペランドのロードが必要な場合 バススイッチ１０５は命令アドレスバス１０７とオペラ
ンドアドレスバス１０９との間及び命令データバス１０
８とオペランドデータバス１１０との間の接続を切断す
る。命令実行部１０２はオペランドアドレスバス１０
９、外部バス制御部１０６及び外部アドレスバス１１１
を介して外界の装置（例えばメモリ）にオペランドアド
レスを渡し、外界の装置（例えばメモリ）はオペランド
アドレスを受け取った後外部データバス１１２、外部バ
ス制御部１０６及びオペランドデータバス１１０を介し
て命令実行部１０２にオペランドデータの受け渡しを行
う。 ・外界に対してオペランドのストアが必要な場合 バススイッチ１０５は命令アドレスバス１０７とオペラ
ンドアドレスバス１０９との間及び命令データバス１０
８とオペランドデータバス１１０との間の接続を切断す
る。命令実行部１０２はオペランドアドレスバス１０
９、外部バス制御部１０６及び外部アドレスバス１１１
を介して外界の装置（例えばメモリ）にオペランドアド
レスを渡し、またオペランドデータバス１１０、外部バ
ス制御部１０６及び外部データバス１１２を介して外界
の装置（例えばメモリ）にオペランドデータを渡す。マ
イクロコンピュータ１０１は上記の手順を繰り返すこと
により内蔵ROM１０３もしくは外界に格納されたプログ
ラムを実行する。

【００２５】以上のように構成された本実施例によれ
ば、アドレスバスを命令アドレスバス１０７、オペラン
ドアドレスバス１０９に分割し、またデータバスを命令
データバス１０８、オペランドデータバス１１０に分割
し、命令アドレスバス１０７とオペランドアドレスバス
１０９との、また命令データバス１０８とオペランドデ
ータバス１１０との接合もしくは切断を行うバススイッ
チ１０５を設けることにより、命令実行部１０２が内蔵
ROM１０３から命令データを読出している間において
も、命令実行部１０２は内蔵RAM１０４に対するオペラ
ンドデータのロードもしくはストアが実行でき、もしく
は、命令実行部１０２が内蔵RAM１０４に対してオペラ
ンドデータのロードもしくはストアを行っている間にお
いても、命令実行部１０２は内蔵ROM１０３から命令デ
ータの読出しが実行できるので、内蔵ROMからの命令デ
ータの読出しと内蔵RAMに対するオペランドデータのロ
ードもしくはストアとを同時に行うことができる。さら
に、外部バス制御部１０６をオペランドアドレスバス１
０９及びオペランドデータバス１１０に接続することに
より、命令実行部１０２が内蔵ROM１０３から命令デー
タを読出している間においても、命令実行部１０２にお
ける外界に対してオペランドデータのロードもしくはス
トアが実行できるので、オペランドデータが外界の装置
（例えばメモリ）に格納される場合においても、外界と
の入出力のインタフェースの数及びインタフェースの制
御ハードウェア量をいずれも増大させることなく、内蔵
ROMからの命令データの読出しと外界に対するオペラン
ドデータのロードもしくはストアとを同時に行うことが
できる。

【００２６】なお、第１の実施例において、内蔵ROM１
０３、内蔵RAM１０４にはそれぞれ命令データ、オペラ
ンドデータを格納するとしているが、内蔵ROM１０３と
内蔵RAM１０４に命令データとオペランドデータの一方
もしくは両方を格納してもよい。このときの動作は以下
のようになる。 ・内蔵RAM１０４から命令を読出す場合 バススイッチ１０５は命令アドレスバス１０７とオペラ
ンドアドレスバス１０９との間及び命令データバス１０
８とオペランドデータバス１１０の間の接続を接合す
る。命令実行部１０２は命令アドレスバス１０７、オペ
ランドアドレスバス１０９を介して内蔵RAM１０４に命
令アドレスを渡し、内蔵RAM１０４は命令アドレスを受
け取った後オペランドデータバス１１０、命令データバ
ス１０８を介して命令実行部１０２に命令データの受け
渡しを行う。 ・内蔵ROM１０３からオペランドデータをロードする場
合 バススイッチ１０５は命令アドレスバス１０７とオペラ
ンドアドレスバス１０９との間及び命令データバス１０
８とオペランドデータバス１１０の間の接続を接合す
る。命令実行部１０２はオペランドアドレスバス１０
９、命令アドレスバス１０７を介して内蔵ＲＯＭ１０３
にオペランドアドレスを渡し、内蔵ＲＯＭ１０３はオペ
ランドアドレスを受け取った後命令データバス１０８、
オペランドデータバス１１０を介して命令実行部１０２
にオペランドデータの受け渡しを行う。

【００２７】以下本発明の第２の実施例について図面を
参照しながら説明する。図２は本発明の第２の実施例に
おける情報処理装置のブロック図を示すものである。図
２において、２０１はマイクロコンピュータである。２
０２は命令を解読して実行する命令実行部、２０３は複
数の命令からなるプログラムを格納する内蔵ROM、２０
４は命令を実行する際のオペランドを格納する内蔵RA
M、２０５は２組のバスの接続を接合もしくは切断する
バススイッチ（図ではBSと示す）、２０６はマイクロコ
ンピュータ２０１と外界とのインタフェースを行う外部
バス制御部、２０７は命令アドレスバス、２０８は命令
データバスである。命令アドレスバス２０７と命令デー
タバス２０８とは命令実行部２０２と内蔵ROM２０３と
バススイッチ２０５と外部バス制御部２０６とを接続
し、命令の転送を行う。２０９はオペランドアドレスバ
ス、２１０はオペランドデータバスである。オペランド
アドレスバス２０９とオペランドデータバス２１０とは
命令実行部２０２と内蔵RAM２０４とバススイッチ２０
５とを接続し、オペランドの転送を行う。バススイッチ
２０５は命令アドレスバス２０７とオペランドアドレス
バス２０９との間及び命令データバス２０８とオペラン
ドデータバス２１０の間の接続を接合もしくは切断す
る。２１１は外部アドレスバスであり、２１２は外部デ
ータバスである。外部バス制御部２０６は外部アドレス
バス２１１と外部データバス２１２とを介して外界に対
して命令データの読出し及びオペランドデータの入出力
を行う。

【００２８】以上のように構成された本発明の実施例に
おける情報処理装置について、以下その動作を説明す
る。

【００２９】１つの命令が読み出されてから実行される
までの手順を示す。 （１）命令の読出し ・内蔵ROM２０３から命令が読出される場合 バススイッチ２０５は命令アドレスバス２０７とオペラ
ンドアドレスバス２０９との間及び命令データバス２０
８とオペランドデータバス２１０との間の接続を切断す
る。命令実行部２０２は命令アドレスバス２０７を介し
て内蔵ROM２０３に命令アドレスを渡し、内蔵ROM２０３
は命令アドレスを受け取った後命令データバス２０８を
介して命令実行部２０２に命令データの受け渡しを行
う。 ・外界から命令が読出される場合 バススイッチ２０５は命令アドレスバス２０７とオペラ
ンドアドレスバス２０９との間及び命令データバス２０
８とオペランドデータバス２１０との間の接続を切断す
る。命令実行部２０２は命令アドレスバス２０７、外部
命令バス制御部２０６及外部アドレスバス２１１を介し
て外界の装置（例えばメモリ）に命令アドレスを渡し、
外界の装置（例えばメモリ）は命令アドレスを受け取っ
た後外部データバス２１２、外部バス制御部２０６及び
命令データバス２０８を介して命令実行部２０２に命令
データの受け渡しを行う。 （２）命令の解読 命令実行部２０２は命令データバス２０８から命令デー
タを受け取り解読する。 （３）命令の実行 ・オペランドのロード及びストアが必要でない場合 命令実行部２０２は、内部に有する資源のみをオペラン
ドとして命令の実行を行う。 ・内蔵RAM２０４からオペランドのロードが必要な場合 バススイッチ２０５は命令アドレスバス２０７とオペラ
ンドアドレスバス２０９との間及び命令データバス２０
８とオペランドデータバス２１０との間の接続を切断す
る。命令実行部２０２はオペランドアドレスバス２０９
を介して内蔵RAM２０４にオペランドアドレスを渡し、
内蔵RAM２０４はオペランドアドレスを受け取った後オ
ペランドデータバス２１０を介して命令実行部２０２に
オペランドデータの受け渡しを行う。 ・内蔵RAM２０４に対してオペランドのストアが必要な
場合 バススイッチ２０５は命令アドレスバス２０７とオペラ
ンドアドレスバス２０９との間及び命令データバス２０
８とオペランドデータバス２１０との間の接続を切断す
る。命令実行部２０２はオペランドアドレスバス２０９
を介して内蔵RAM２０４にオペランドアドレスの受け渡
しを行い、またオペランドデータバス２１０を介して内
蔵RAM２０４にオペランドデータの受け渡しを行う。 ・外界からオペランドのロードが必要な場合 バススイッチ２０５は命令アドレスバス２０７とオペラ
ンドアドレスバス２０９との間及び命令データバス２０
８とオペランドデータバス２１０の間の接続を接合す
る。命令実行部２０２はオペランドアドレスバス２０
９、命令アドレスバス２０７、外部バス制御部２０６及
び外部アドレスバス２１１を介して外部の装置（例えば
メモリ）にオペランドアドレスを渡し、外部の装置（例
えばメモリ）はオペランドアドレスを受け取った後外部
データバス２１２、外部バス制御部２０６、命令データ
バス２０８及びオペランドアドレスバス２１０を介して
命令実行部２０２にオペランドアドレスの受け渡しを行
う。 ・外界に対してオペランドのストアが必要な場合 バススイッチ２０５は命令アドレスバス２０７とオペラ
ンドアドレスバス２０９との間及び命令データバス２０
８とオペランドデータバス２１０の間の接続を接合す
る。命令実行部２０２はオペランドアドレスバス２０
９、命令アドレスバス２０７、外部バス制御部２０６及
び外部アドレスバス２１１を介して外界の装置（例えば
メモリ）にオペランドアドレスの受け渡しを行い、また
オペランドデータバス２１０、命令データバス２０８、
外部バス制御部２０６及び外部データバス２１２を介し
て外界の装置（例えばメモリ）にオペランドデータの受
け渡しを行う。マイクロコンピュータ２０１は上記の手
順を繰り返すことにより内蔵ROM２０３もしくは外界に
格納されたプログラムを実行する。以上のように構成さ
れた本実施例によれば、アドレスバスを命令アドレスバ
ス２０７、オペランドアドレスバス２０９に分割し、ま
たデータバスを命令データバス２０８、オペランドデー
タバス２１０に分割し、命令アドレスバス２０７とオペ
ランドアドレスバス２０９との、また命令データバス２
０８とオペランドデータバス２１０との接合もしくは切
断を行うバススイッチ２０５を設けることにより、命令
実行部２０２が内蔵ROM２０３から命令データを読出し
ている間においても、命令実行部２０２は内蔵RAM２０
４に対するオペランドデータのロードもしくはストアが
実行でき、もしくは、命令実行部２０２が内蔵RAM２０
４に対してオペランドデータのロードもしくはストアを
行っている間においても、命令実行部２０２は内蔵ROM
２０３から命令データの読出しが実行できるので、内蔵
ROMからの命令データの読出しと内蔵RAMに対するオペラ
ンドデータのロードもしくはストアとを同時に行うこと
ができる。さらに、外部バス制御部２０６を命令アドレ
スバス２０７及び命令データバス２０８に接続すること
により、命令実行部２０２が内蔵RAM２０４からオペラ
ンドデータのロードもしくはストアしている間において
も、命令実行部２０２は外界から命令データの読出しが
実行できるので、命令データが外界の装置（例えばメモ
リ）に格納される場合においても、外部バスの制御を行
うハードウェア量及び外部との入出力のインタフェース
の数をいずれも増大させることなく、内蔵RAMからのオ
ペランドデータのロードもしくはストアと外界からの命
令データの読出しとを同時に行うことができる。

【００３０】なお、第２の実施例において、内蔵ROM２
０３、内蔵RAM２０４にはそれぞれ命令データ、オペラ
ンドデータを格納するとしているが、内蔵ROM２０３と
内蔵RAM２０４に命令データとオペランドデータの一方
もしくは両方を格納してもよい。このときの動作は以下
のようになる。 ・内蔵RAM２０４から命令を読出す場合 バススイッチ２０５は命令アドレスバス２０７とオペラ
ンドアドレスバス２０９との間及び命令データバス２０
８とオペランドデータバス２１０の間の接続を接合す
る。命令実行部２０２は命令アドレスバス２０７、オペ
ランドアドレスバス２０９を介して内蔵RAM２０４に命
令アドレスを渡し、内蔵RAM２０４は命令アドレスを受
け取った後オペランドデータバス２１０、命令データバ
ス２０８を介して命令実行部２０２に命令データの受け
渡しを行う。 ・内蔵ROM２０３からオペランドデータをロードする場
合 バススイッチ２０５は命令アドレスバス２０７とオペラ
ンドアドレスバス２０９との間及び命令データバス２０
８とオペランドデータバス２１０の間の接続を接合す
る。命令実行部２０２はオペランドアドレスバス２０
９、命令アドレスバス２０７を介して内蔵ROM２０３に
オペランドアドレスを渡し、内蔵ROM２０３はオペラン
ドアドレスを受け取った後命令データバス２０８、オペ
ランドデータバス２１０を介して命令実行部２０２にオ
ペランドデータの受け渡しを行う。

【００３１】以下本発明の第３の実施例について図面を
参照しながら説明する。図３は本発明の第３実施例にお
ける情報処理装置のブロック図を示すものである。図３
において、３０１はマイクロコンピュータである。３０
２は命令を解読して実行する命令実行部、３０３は複数
の命令からなるプログラムを格納する内蔵ROM、３０４
は命令を実行する際のオペランドを格納する内蔵RAM、
３０５は３組のバスの内に１組と他の２組のいずれかに
選択して接続し、さらに２組のバスの接続を接合もしく
は切断するバススイッチ（図ではBSと示す）、３０６は
マイクロコンピュータ３０１と外界とのインタフェース
を行う外部バス制御部、３０７は命令アドレスバス、３
０８は命令データバスである。命令アドレスバス３０７
と命令データバス３０８とは命令実行部３０２と内蔵RO
M３０３とバススイッチ３０５とを接続し、命令の転送
を行う。３０９はオペランドアドレスバス、３１０はオ
ペランドデータバスである。オペランドアドレスバス３
０９とオペランドデータバス３１０とは命令実行部３０
２と内蔵RAM３０４とバススイッチ３０５とを接続し、
オペランドの転送を行う。３１１は共通アドレスバス、
３１２は共通データバスである。バススイッチ３０５は
共通アドレスバス３１１を命令アドレスバス３０７また
はオペランドアドレスバス３０９に、共通データバス３
１２は命令データバス３０８またはオペランドデータバ
ス３１０に接続すると共に、命令アドレスバス３０７と
オペランドアドレスバス３０９との間及び命令データバ
ス３０８とオペランドデータバス３１０との間の接続を
接合もしくは切断する。３１３は外部アドレスバスであ
り、３１４は外部データバスである。外部バス制御部３
０６は外部アドレスバス３１３と外部データバス３１４
とを介して外界に対して命令データの読出し及びオペラ
ンドデータの入出力を行う。

【００３２】以上のように構成された本発明の実施例に
おける情報処理装置について、以下その動作を説明す
る。

【００３３】１つの命令が読み出されてから実行される
までの手順を示す。 （１）命令の読出し ・内蔵ROM３０３から命令が読出される場合 バススイッチ３０５は命令アドレスバス３０７とオペラ
ンドアドレスバス３０９との間及び命令データバス３０
８とオペランドデータバス３１０の間の接続を切断す
る。命令実行部３０２は命令アドレスバス３０７を介し
て内蔵ROM３０３に命令アドレスを渡し、内蔵ROM３０３
は命令アドレスを受け取った後命令データバス３０８を
介して命令実行部３０２に命令データの受け渡しを行
う。 ・外界から命令が読出される場合 バススイッチ３０５は共通アドレスバス３１１を命令ア
ドレスバス３０７に、共通データバス３１２を命令デー
タバス３０８に接続し、命令アドレスバス３０７とオペ
ランドアドレスバス３０９との間及び命令データバス３
０８とオペランドデータバス３１０との間の接続を切断
する。命令実行部３０２は命令アドレスバス３０７、共
通アドレスバス３１１、外部バス制御部３０６及び外部
アドレスバス３１３を介して外界の装置（例えばメモ
リ）に命令アドレスを渡し、外界の装置（例えばメモ
リ）は命令アドレスを受け取った後外部データバス３１
４、外部命令バス制御部３０６、共通データバス３１２
及び命令データバス３０８を介して命令実行部３０２に
命令データの受け渡しを行う。 （２）命令の解読 命令実行部３０２は命令データバス３０８から命令デー
タを受け取り解読する。 （３）命令の実行 ・オペランドのロード及びストアが必要でない場合 命令実行部３０２は、内部に有する資源のみをオペラン
ドとして命令の実行を行う。 ・内蔵RAM３０４に対してオペランドのロードが必要な
場合 バススイッチ３０５は命令アドレスバス３０７とオペラ
ンドアドレスバス３０９との間及び命令データバス３０
８とオペランドデータバス３１０の間の接続を切断す
る。命令実行部３０２はオペランドアドレスバス３０９
を介して内蔵RAM３０４にオペランドアドレスを渡し、
内蔵RAM３０４はオペランドアドレスを受け取った後オ
ペランドデータバス３１０を介して命令実行部３０２に
オペランドデータの受け渡しを行う。 ・内蔵RAM３０４に対してオペランドのストアが必要な
場合 バススイッチ３０５は命令アドレスバス３０７とオペラ
ンドアドレスバス３０９との間及び命令データバス３０
８とオペランドデータバス３１０の間の接続を切断す
る。命令実行部３０２はオペランドアドレスバス３０９
を介して内蔵RAM３０４にオペランドアドレスの受け渡
しを行い、またオペランドデータバス３１０を介して内
蔵RAM３０４にオペランドデータの受け渡しを行う。 ・外界からオペランドのロードが必要な場合 バススイッチ３０５は共通アドレスバス３１１をオペラ
ンドアドレスバス３０９に、共通データバス３１２をオ
ペランドデータバス３１０に接続し、命令アドレスバス
３０７とオペランドアドレスバス３０９との間及び命令
データバス３０８とオペランドデータバス３１０との間
の接続を切断する。命令実行部３０２はオペランドアド
レスバス３０９、共通アドレスバス３１１、外部バス制
御部３０６及び外部アドレスバス３１３を介して外界の
装置（例えばメモリ）にオペランドアドレスを渡し、外
界の装置（例えばメモリ）はオペランドアドレスを受け
取った後外部データバス３１４、外部バス制御部３０
６、共通データバス３１２及びオペランドデータバス３
１０を介して命令実行部３０２にオペランドデータの受
け渡しを行う。 ・外界に対してオペランドのストアが必要な場合 バススイッチ３０５は共通アドレスバス３１１をオペラ
ンドアドレスバス３０９に、共通データバス３１２をオ
ペランドデータバス３１０に接続し、命令アドレスバス
３０７とオペランドアドレスバス３０９との間及び命令
データバス３０８とオペランドデータバス３１０との間
の接続を切断する。命令実行部３０２はオペランドアド
レスバス３０９、共通アドレスバス３１１、外部バス制
御部３０６及び外部アドレスバス３１３を介して外界の
装置（例えばメモリ）にオペランドアドレスの受け渡し
を行い、またオペランドデータバス３０９、共通データ
バス３１１、外部バス制御部３０６及び外部データバス
３１３を介して外界の装置（例えばメモリ）にオペラン
ドデータの受け渡しを行う。マイクロコンピュータ３０
１は上記の手順を繰り返すことにより内蔵ROM３０３も
しくは外界に格納されたプログラムを実行する。

【００３４】以上のように構成された本実施例によれ
ば、アドレスバスを命令アドレスバス３０７、オペラン
ドアドレスバス３０９に分割し、またデータバスを命令
データバス３０８、オペランドデータバス３１０に分割
し、命令アドレスバス３０７とオペランドアドレスバス
３０９との、また命令データバス３０８とオペランドデ
ータバス３１０との接合もしくは切断を行うバススイッ
チ３０５を設けることにより、命令実行部３０２が内蔵
ROM３０３から命令データを読出している間において
も、命令実行部３０２は内蔵RAM３０４に対するオペラ
ンドデータのロードもしくはストアが実行でき、もしく
は、命令実行部３０２が内蔵RAM３０４に対してオペラ
ンドデータのロードもしくはストアを行っている間にお
いても、命令実行部３０２は内蔵ROM３０３から命令デ
ータの読出しが実行できるので、内蔵ROMからの命令デ
ータの読出しと内蔵RAMに対するオペランドデータのロ
ードもしくはストアとを同時に行うことができる。さら
に、バススイッチ３０５は共通アドレスバス３１１を命
令アドレスバス３０７またはオペランドアドレスバス３
０９に、共通データバス３１２を命令データバス３０８
またはオペランドデータバス３１０に接続するので、外
部バス制御部３０６を共通アドレスバス３１１及び共通
データバス３１２に接続することにより、命令実行部３
０２が内蔵ROM３０３から命令データの読出しを行って
いる間においても、命令実行部３０２は外界からオペラ
ンドデータのロードもしくはストアが実行でき、また命
令実行部３０２が内蔵RAM３０４からオペランドデータ
のロードもしくはストアを実行している間においても、
命令実行部３０２は外界に対して命令データの読出しが
実行できるので、命令データもしくはオペランドデータ
のいずれかが外界の装置（例えばメモリ）に格納される
場合においても、外界との入出力のインタフェースの数
及びインタフェースの制御ハードウェア量をいずれも増
大させることなく、内蔵ROM３０３からの命令データの
読出しと外界に対するオペランドデータのロードもしく
はストアを同時に、また内蔵RAMに対するオペランドデ
ータのロードもしくはストアと外界からの命令データの
読出しとを同時に行うことができる。

【００３５】なお、第３の実施例において、バススイッ
チ３０５が命令アドレスバス３０７とオペランドアドレ
スバス３０９との間及び命令データバス３０８とオペラ
ンドデータバス３１０との間の接続を接合もしくは切断
しているが、この機能を削除し、共通アドレスバス３１
１を命令アドレスバス３０７またはオペランドアドレス
バス３０９に、共通データバス３１２は命令データバス
３０８またはオペランドデータバス３１０に接続する機
能のみとしてもよい。内蔵ROM３０３、内蔵RAM３０４に
はそれぞれ命令データ、オペランドデータを格納すると
しているが、内蔵ROM３０３と内蔵RAM３０４に命令デー
タとオペランドデータの一方もしくは両方を格納しても
よい。このときの動作は以下のようになる。 ・内蔵RAM３０４から命令を読出す場合 バススイッチ３０５は命令アドレスバス３０７とオペラ
ンドアドレスバス３０９との間及び命令データバス３０
８とオペランドデータバス３１０の間の接続を接合す
る。命令実行部３０２は命令アドレスバス３０７、オペ
ランドアドレスバス３０９を介して内蔵RAM３０４に命
令アドレスを渡し、内蔵RAM３０４は命令アドレスを受
け取った後オペランドデータバス３１０、命令データバ
ス３０８を介して命令実行部３０２に命令データの受け
渡しを行う。 ・内蔵ROM３０３からオペランドデータをロードする場
合 バススイッチ３０５は命令アドレスバス３０７とオペラ
ンドアドレスバス３０９との間及び命令データバス３０
８とオペランドデータバス３１０の間の接続を接合す
る。命令実行部３０２はオペランドアドレスバス３０
９、命令アドレスバス３０７を介して内蔵ROM３０３に
オペランドアドレスを渡し、内蔵ROM３０３はオペラン
ドアドレスを受け取った後命令データバス３０８、オペ
ランドデータバス３０８を介して命令実行部３０２にオ
ペランドデータの受け渡しを行う。

【００３６】

【発明の効果】以上説明したように、本発明の情報処理
装置によれば、命令実行手段で解読され実行される命令
を転送する命令アドレスバスと命令データバスとを第一
転送路とし、命令実行手段で使用されるオペランドを転
送するオペランドアドレスバスとオペランドデータバス
とを第二転送路として、第一転送路と第二転送路とを備
えることにより、内蔵ROMを命令記憶手段とし、また内
蔵RAMをオペランド記憶手段として、命令記憶手段から
の命令の読出しとオペランド記憶手段に対するオペラン
ドのロードもしくはストアとを同時に行うかあるいは、
内蔵RAMを第一記憶手段とし、また内蔵RAMを第二記憶手
段として、第一記憶手段からの命令の読出しと第二記憶
手段に対するオペランドのロードもしくはストアとを同
時に行うことができ、その実用的効果は大きい。

【００３７】さらに第１の発明によれば、外界と第二転
送路との間で情報の転送を行う外部転送手段を備えるこ
とにより、外界との入出力のインタフェースの数及びイ
ンタフェースの制御ハードウェア量をいずれも増大させ
ることなく、命令記憶手段もしくは第一記憶手段からの
命令の読出しと外界に対するオペランドのロードもしく
はストアとを同時に行うことができ、その実用的効果は
大きい。

【００３８】さらに第２の発明によれば、外界と第一転
送路との間で情報の転送を行う外部転送手段を備えるこ
とにより、外界との入出力のインタフェースの数及びイ
ンタフェースの制御ハードウェア量をいずれも増大させ
ることなく、外界からの命令の読出しとオペランド記憶
手段もしくは第二記憶手段に対するオペランドのロード
もしくはストアとを同時に行うことができ、その実用的
効果は大きい。

【００３９】さらに第３の発明によれば、第一転送路と
第二転送路のいずれか一方を選択する転送路選択手段
と、その選択された転送路と外界との間で情報の転送を
行う外部転送手段を備えることにより、外界との入出力
のインタフェースの数及びインタフェースの制御ハード
ウェア量をいずれも増大させることなく、命令の読出し
とオペランドのロードもしくはストアとのいずれかを外
界に対して行い、かつそれらを実行の同時に行うことが
でき、その実用的効果は大きい。

【図面の簡単な説明】

【図１】本発明の第１の実施例における情報処理装置の
ブロック図

【図２】同じく第２の実施例における情報処理装置のブ
ロック図

【図３】同じく第３の実施例における情報処理装置のブ
ロック図

【図４】従来例における情報処理装置のブロック図

【図５】他の従来例における情報処理装置のブロック図

【符号の説明】

１０１、２０１、３０１ マイクロコンピュータ １０２、２０２、３０２ 命令実行部 １０３、２０３、３０３ 内蔵ROM １０４、２０４、３０４ 内蔵RAM １０５、２０５、３０５ バススイッチ １０６、２０６、３０６ 外部バス制御部 １０７、２０７、３０７ 命令アドレスバス １０８、２０８、３０８ 命令データバス １０９、２０９、３０９ オペランドアドレスバス １１０、２１０、３１０ オペランドデータバス １１１、２１１、３１３ 外部アドレスバス １１２、２１２、３１４ 外部データバス ３１１ 共通アドレスバス ３１２ 共通データバス

Claims (6)

【特許請求の範囲】
1. 【請求項１】少なくとも１つの命令からなるプログラム
   を格納する命令記憶手段と、前記命令を実行する時に使
   用するオペランドを格納するオペランド記憶手段と、命
   令を解読し実行する命令実行手段と、前記命令記憶手段
   と前記命令実行手段とに接続され、前記命令実行手段で
   解読され実行される命令を転送する第一転送路と、前記
   オペランド記憶手段と前記命令実行手段とに接続され、
   前記命令実行手段で使用されるオペランドを転送する第
   二転送路と、前記第一転送路と前記第二転送路とを接合
   または切断する転送路接断手段と、前記第二転送路に接
   続され、外界と前記第二転送路との間で情報の転送を行
   う外部転送手段とを備え、前記転送路接断手段が、外界
   に対して命令の読み出しを行う場合に接続の状態に制御
   され、その他の場合に切断の状態に制御されることを特
   徴とする情報処理装置。
2. 【請求項２】少なくとも１つの命令からなるプログラム
   および前記命令を実行する時に使用するオペランドの一
   方もしくは両方を格納する第一記憶手段と、少なくとも
   １つの命令からなるプログラムおよび前記命令を実行す
   る時に使用するオペランドの一方もしくは両方を格納す
   る第二記憶手段と、命令を解読し実行する命令実行手段
   と、前記第一記憶手段と前記命令実行手段とに接続さ
   れ、前記命令実行手段で解読され実行される命令を転送
   する第一転送路と、前記第二記憶手段と前記命令実行手
   段とに接続され、前記命令実行手段で使用されるオペラ
   ンドを転送する第二転送路と、前記第一転送路と前記第
   二転送路とを接合または切断する転送路接断手段と、前
   記第二転送路に接続され、外界と前記第二転送路との間
   で情報の転送を行う外部転送手段とを備え、前記転送路
   接断手段が、外界に対して命令の読み出しを行う場合
   と、前記第一記憶手段に対してオペランドの読み出しも
   しくは書き込みを行う場合と、前記第二記憶手段に対し
   て命令の読み出しを行う場合とに接続の状態に制御さ
   れ、その他の場合に切断の状態に制御されることを特徴
   とする情報処理装置。
3. 【請求項３】少なくとも１つの命令からなるプログラム
   を格納する命令記憶手段と、前記命令を実行する時に使
   用するオペランドを格納するオペランド記憶手段と、命
   令を解読し実行する命令実行手段と、前記命令記憶手段
   と前記命令実行手段とに接続され、前記命令実行手段で
   解読され実行される命令を転送する第一転送路と、前記
   オペランド記憶手段と前記命令実行手段とに接続され、
   前記命令実行手段で使用されるオペランドを転送する第
   二転送路と、前記第一転送路と前記第二転送路とを接合
   または切断する転送路接断手段と、前記第一転送路に接
   続され、外界と前記第一転送路との間で情報の転送を行
   う外部転送手段とを備え、前記転送路接断手段が、外界
   に対してオペランドの読み出しもしくは書き込みを行う
   場合に接続の状態に制御され、その他の場合に切断の状
   態に制御されることを特徴とする情報処理装置。
4. 【請求項４】少なくとも１つの命令からなるプログラム
   および前記命令を実行する時に使用するオペランドの一
   方もしくは両方を格納する第一記憶手段と、少なくとも
   １つの命令からなるプログラムおよび前記命令を実行す
   る時に使用するオペランドの一方もしくは両方を格納す
   る第二記憶手段と、命令を解読し実行する命令実行手段
   と、前記第一記憶手段と前記命令実行手段とに接続さ
   れ、前記命令実行手段で解読され実行される命令を転送
   する第一転送路と、前記第二記憶手段と前記命令実行手
   段とに接続され、前記命令実行手段で使用されるオペラ
   ンドを転送する第二転送路と、前記第一転送路と前記第
   二転送路とを接合または切断する転送路接断手段と、前
   記第一転送路に接続され、外界と前記第一転送路との間
   で情報の転送を行う外部転送手段とを備え、前記転送路
   接断手段が、外界に対してオペランドの読み出しもしく
   は書き込みを行う場合と、前記第二記憶手段に対して命
   令の読み出しを行う場合と、前記第一記憶手段に対して
   オペランドの読み出しもしくは書き込みを行う場合とに
   接続の状態に制御され、その他の場合に切断の状態に制
   御されることを特徴とする情報処理装置。
5. 【請求項５】少なくとも１つの命令からなるプログラム
   を格納する命令記憶手段と、前記命令を実行する時に使
   用するオペランドを格納するオペランド記憶手段と、命
   令を解読し実行する命令実行手段と、前記命令記憶手段
   と前記命令実行手段とに接続され、前記命令実行手段で
   解読され実行される命令を転送する第一転送路と、前記
   オペランド記憶手段と前記命令実行手段とに接続され、
   前記命令実行手段で使用されるオペランドを転送する第
   二転送路と、前記命令実行手段で解読され実行される命
   令または前記命令実行手段で使用されるオペランドを選
   択的に転送する第三転送路と、前記第三転送路を前記第
   一転送路及び前記第二転送路のいずれか一方を選択して
   接続する転送路選択手段と、前記第三転送路に接続さ
   れ、外界と前記第三転送路との間で情報の転送を行う外
   部転送手段とを備え、前記転送路選択手段が、外界に対
   して命令の読み出しを行う場合に前記第一転送路を選択
   する状態に制御され、外界に対してオペランドの読み出
   しもしくは書き込みを行う場合に前記第二転送路を選択
   する状態に制御されることを特徴とする情報処理装置。
6. 【請求項６】少なくとも１つの命令からなるプログラム
   および前記命令を実行する時に使用するオペランドの一
   方もしくは両方を格納する第一記憶手段と、少なくとも
   １つの命令からなるプログラムおよび前記命令を実行す
   る時に使用するオペランドの一方もしくは両方を格納す
   る第二記憶手段と、命令を解読し実行する命令実行手段
   と、前記第一記憶手段と前記命令実行手段とに接続さ
   れ、前記命令実行手段で解読され実行される命令を転送
   する第一転送路と、前記第二記憶手段と前記命令実行手
   段とに接続され、前記命令実行手段で使用されるオペラ
   ンドを転送する第二転送路と、前記命令実行手段で解読
   され実行される命令または前記命令実行手段で使用され
   るオペランドを選択的に転送する第三転送路と、前記第
   三転送路を前記第一転送路及び前記第二転送路のいずれ
   か一方を選択して接続する転送路選択手段と、前記第三
   転送路に接続され、外界と前記第三転送路との間で情報
   の転送を行う外部転送手段とを備え、前記転送路接断手
   段が、前記第二記憶手段に対して命令の読み出しを行う
   場合と、前記第一記憶手段に対してオペランドの読み出
   しもしくは書き込みを行う場合とに接続の状態に制御さ
   れ、その他の場合に切断の状態に制御されるとともに、
   前記転送路選択手段が、外界に対して命令の読み出しを
   行う場合に前記第一転送路を選択する状態に制御され、
   外界に対してオペランドの読み出しもしくは書き込みを
   行う場合に前記第二転送路を選択する状態に、制御され
   ることを特徴とする情報処理装置。