JPH07105247A - 論理シミュレーション用遅延計算方法及び遅延計算装置 - Google Patents
論理シミュレーション用遅延計算方法及び遅延計算装置Info
- Publication number
- JPH07105247A JPH07105247A JP5247191A JP24719193A JPH07105247A JP H07105247 A JPH07105247 A JP H07105247A JP 5247191 A JP5247191 A JP 5247191A JP 24719193 A JP24719193 A JP 24719193A JP H07105247 A JPH07105247 A JP H07105247A
- Authority
- JP
- Japan
- Prior art keywords
- data
- cell
- delay value
- basic
- graph data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【目的】本発明は計算量を増大させることなく、誤差の
少ない遅延値を計算し得る遅延計算装置を提供すること
を目的とする。 【構成】多数の基本セルの遅延値を演算するためにセル
データをあらかじめ算出してライブラリに格納し、セル
データに基づいて遅延値演算器で各基本セルの遅延値を
演算する。各基本セルのセルデータをグラフデータ化
し、セルデータのグラフデータの傾きが近似する場合に
は、近似するグラフデータを共通データとしてライブラ
リに格納する。遅延値を演算しようとする基本セルのセ
ルデータをライブラリに格納されているグラフデータか
ら読み出す。
少ない遅延値を計算し得る遅延計算装置を提供すること
を目的とする。 【構成】多数の基本セルの遅延値を演算するためにセル
データをあらかじめ算出してライブラリに格納し、セル
データに基づいて遅延値演算器で各基本セルの遅延値を
演算する。各基本セルのセルデータをグラフデータ化
し、セルデータのグラフデータの傾きが近似する場合に
は、近似するグラフデータを共通データとしてライブラ
リに格納する。遅延値を演算しようとする基本セルのセ
ルデータをライブラリに格納されているグラフデータか
ら読み出す。
Description
【０００１】
【産業上の利用分野】この発明は、論理集積回路の動作
をコンピュータ上でシミュレーションする際の、論理集
積回路内の素子の遅延値を計算する遅延計算装置に関す
るものである。
をコンピュータ上でシミュレーションする際の、論理集
積回路内の素子の遅延値を計算する遅延計算装置に関す
るものである。
【０００２】近年の論理集積回路の高速化、高集積化に
ともない、論理集積回路の設計を検証するために、コン
ピュータ上でのシミュレーションが不可欠になってい
る。しかし、大規模な論理集積回路の電気的な特性を、
回路シミュレータで完全にシミュレーションすること
は、計算規模の増大により、事実上不可能である。そこ
で、大規模な論理集積回路では、論理集積回路の論理的
な動作と、各素子間の遅延だけをシミュレーションして
検証することが行われている。
ともない、論理集積回路の設計を検証するために、コン
ピュータ上でのシミュレーションが不可欠になってい
る。しかし、大規模な論理集積回路の電気的な特性を、
回路シミュレータで完全にシミュレーションすること
は、計算規模の増大により、事実上不可能である。そこ
で、大規模な論理集積回路では、論理集積回路の論理的
な動作と、各素子間の遅延だけをシミュレーションして
検証することが行われている。
【０００３】
【従来の技術】従来の論理遅延シミュレータ用遅延計算
装置では、回路シミュレータで演算された各素子単位の
パラメータと、各素子を接続する配線の配線データとが
あらかじめ演算されてライブラリに格納され、そのパラ
メータと配線データとに基づいて、遅延値を計算してい
る。
装置では、回路シミュレータで演算された各素子単位の
パラメータと、各素子を接続する配線の配線データとが
あらかじめ演算されてライブラリに格納され、そのパラ
メータと配線データとに基づいて、遅延値を計算してい
る。
【０００４】すなわち、各素子単位のパラメータは、最
も使用頻度の高い条件で演算された各素子の基本遅延値
と、各素子に接続される負荷によって前記基本遅延値を
リニアに変化させる負荷依存係数とから構成される。ま
た、前記配線データは配線ネットに存在する容量値であ
る。
も使用頻度の高い条件で演算された各素子の基本遅延値
と、各素子に接続される負荷によって前記基本遅延値を
リニアに変化させる負荷依存係数とから構成される。ま
た、前記配線データは配線ネットに存在する容量値であ
る。
【０００５】そして、論理回路の種々の条件における遅
延値を計算するためには、あらかじめ設定された線型方
程式に、各条件における各素子単位のパラメータと、配
線データをあてはめて計算している。一般にトランジス
タの動作は非線形であるが、非線形の動作を正確に計算
するためには、膨大な計算量が必要となり、事実上不可
能である。従って、上記のような線型方程式で論理集積
回路のあらゆる条件での遅延値を近似値として求めてい
る。
延値を計算するためには、あらかじめ設定された線型方
程式に、各条件における各素子単位のパラメータと、配
線データをあてはめて計算している。一般にトランジス
タの動作は非線形であるが、非線形の動作を正確に計算
するためには、膨大な計算量が必要となり、事実上不可
能である。従って、上記のような線型方程式で論理集積
回路のあらゆる条件での遅延値を近似値として求めてい
る。
【０００６】
【発明が解決しようとする課題】ところが、上記のよう
な大まかな近似による遅延値の計算では、各素子単位の
パラメータの抽出条件が実使用時と異なると、計算して
求められた遅延値と、実際の遅延値とに大きな誤差が生
じるという問題点がある。
な大まかな近似による遅延値の計算では、各素子単位の
パラメータの抽出条件が実使用時と異なると、計算して
求められた遅延値と、実際の遅延値とに大きな誤差が生
じるという問題点がある。
【０００７】また、論理集積回路の集積度が益々高まる
とともに、動作速度が益々高速化し、さらに例えばＢi
−ＣＭＯＳ構成の論理集積回路のように、素子の種類が
増大すると、上記のような線型方程式による計算値の誤
差を縮小するためには、線型方程式を複雑化し、かつパ
ラメータ数を増大させる必要がある。
とともに、動作速度が益々高速化し、さらに例えばＢi
−ＣＭＯＳ構成の論理集積回路のように、素子の種類が
増大すると、上記のような線型方程式による計算値の誤
差を縮小するためには、線型方程式を複雑化し、かつパ
ラメータ数を増大させる必要がある。
【０００８】しかし、計算値の誤差を縮小するために、
線型方程式を複雑化し、かつパラメータ数を増大させる
ことは、計算量を増大させて、シミュレーションに多大
な時間を要するという問題点がある。また、線型方程式
を複雑化し、かつパラメータ数を増大させても、充分に
誤差を縮小することができなくなっている。
線型方程式を複雑化し、かつパラメータ数を増大させる
ことは、計算量を増大させて、シミュレーションに多大
な時間を要するという問題点がある。また、線型方程式
を複雑化し、かつパラメータ数を増大させても、充分に
誤差を縮小することができなくなっている。
【０００９】この発明の目的は、計算量を増大させるこ
となく、誤差の少ない遅延値を計算し得る遅延計算装置
を提供することにある。
となく、誤差の少ない遅延値を計算し得る遅延計算装置
を提供することにある。
【００１０】
【課題を解決するための手段】多数の基本セルの遅延値
を演算するためにセルデータをあらかじめ算出してライ
ブラリに格納し、前記セルデータに基づいて遅延値演算
器で前記各基本セルの遅延値を演算する。前記各基本セ
ルのセルデータをグラフデータ化し、前記セルデータの
グラフデータの傾きが近似する場合には、近似するグラ
フデータを共通データとしてライブラリに格納する。遅
延値を演算しようとする基本セルのセルデータを前記ラ
イブラリに格納されているグラフデータから読み出す。
を演算するためにセルデータをあらかじめ算出してライ
ブラリに格納し、前記セルデータに基づいて遅延値演算
器で前記各基本セルの遅延値を演算する。前記各基本セ
ルのセルデータをグラフデータ化し、前記セルデータの
グラフデータの傾きが近似する場合には、近似するグラ
フデータを共通データとしてライブラリに格納する。遅
延値を演算しようとする基本セルのセルデータを前記ラ
イブラリに格納されているグラフデータから読み出す。
【００１１】
【作用】グラフデータ化された基本セルのセルデータの
うち、傾きが近似するグラフデータは共通データとして
ライブラリに格納されるので、ライブラリに格納される
データ量が圧縮される。この結果、ライブラリの容量を
増大させることなく、あらかじめライブラリに格納し得
る各基本セル毎のセルデータ量が増大する。
うち、傾きが近似するグラフデータは共通データとして
ライブラリに格納されるので、ライブラリに格納される
データ量が圧縮される。この結果、ライブラリの容量を
増大させることなく、あらかじめライブラリに格納し得
る各基本セル毎のセルデータ量が増大する。
【００１２】また、増大された各基本セル毎のセルデー
タに基づいて、遅延値演算器では簡単な計算で正確な遅
延値が演算される。
タに基づいて、遅延値演算器では簡単な計算で正確な遅
延値が演算される。
【００１３】
【実施例】図１は本発明を具体化した一実施例の遅延計
算装置を示す。回路設計装置１は論理設計装置２と、レ
イアウト設計装置３と、セル設計装置４とから構成され
る。
算装置を示す。回路設計装置１は論理設計装置２と、レ
イアウト設計装置３と、セル設計装置４とから構成され
る。
【００１４】論理設計装置２は、チップまたはモジュー
ルを構成する論理回路を、回路図の入力または各論理を
特定の言語に置き換えて入力する構造記述言語入力に基
づいて作成する。
ルを構成する論理回路を、回路図の入力または各論理を
特定の言語に置き換えて入力する構造記述言語入力に基
づいて作成する。
【００１５】そして、前記論理設計装置２は階層を持っ
たデータとして入力された回路図、あるいは構造記述言
語入力を同一階層に展開して所望の論理回路を作成す
る。レイアウト設計装置３は前記論理設計装置２で設計
された論理回路のレイアウトを行い、そのレイアウトに
よって作成された配線データを第一のライブラリ５に格
納する。
たデータとして入力された回路図、あるいは構造記述言
語入力を同一階層に展開して所望の論理回路を作成す
る。レイアウト設計装置３は前記論理設計装置２で設計
された論理回路のレイアウトを行い、そのレイアウトに
よって作成された配線データを第一のライブラリ５に格
納する。
【００１６】前記セル設計装置４は、前記論理設計装置
２の設計に使用する基本セルを設計し、そのセルデータ
を第二のライブラリ６に格納する。遅延値演算器７は前
記論理設計装置２で設計された論理回路の各素子の遅延
値を前記第一のライブラリ５に格納された配線データ
と、前記第二のライブラリ６に格納されたセルデータと
に基づいて演算し、その演算結果を論理シミュレータ８
に出力する。
２の設計に使用する基本セルを設計し、そのセルデータ
を第二のライブラリ６に格納する。遅延値演算器７は前
記論理設計装置２で設計された論理回路の各素子の遅延
値を前記第一のライブラリ５に格納された配線データ
と、前記第二のライブラリ６に格納されたセルデータと
に基づいて演算し、その演算結果を論理シミュレータ８
に出力する。
【００１７】前記論理シミュレータ８は、遅延値演算器
７で演算された遅延値に基づいて、前記論理設計装置２
で設計された論理回路の動作シミュレーションを行う。
前記セル設計装置４の動作を図２に従って説明する。セ
ル設計装置４は、種々の基本セルを構成する論理回路を
回路図として、あるいは構造記述言語により設計する。
この論理回路の設計は、各素子をレイアウトするパター
ンや配線及び各素子のサイズ等の物理設計を含む（ステ
ップ１）。
７で演算された遅延値に基づいて、前記論理設計装置２
で設計された論理回路の動作シミュレーションを行う。
前記セル設計装置４の動作を図２に従って説明する。セ
ル設計装置４は、種々の基本セルを構成する論理回路を
回路図として、あるいは構造記述言語により設計する。
この論理回路の設計は、各素子をレイアウトするパター
ンや配線及び各素子のサイズ等の物理設計を含む（ステ
ップ１）。
【００１８】次いで、セル設計装置４は設計された各基
本セルの物理的な構造から、各基本セルの動作をシミュ
レーションし、各基本セルの論理的な動作の検証と、遅
延値の算出を行う（ステップ２）。
本セルの物理的な構造から、各基本セルの動作をシミュ
レーションし、各基本セルの論理的な動作の検証と、遅
延値の算出を行う（ステップ２）。
【００１９】次いで、セル設計装置４は前記シミュレー
ション結果に基づいて、前記遅延値演算器７での演算に
必要なパラメータを各基本セル毎に抽出する（ステップ
３）。
ション結果に基づいて、前記遅延値演算器７での演算に
必要なパラメータを各基本セル毎に抽出する（ステップ
３）。
【００２０】すなわち、基本セルの動作状態において、
最も使用頻度の高い条件だけでなく、当該基本セルを含
むチップが使用される全ての条件におけるパラメータを
各基本セル毎に計算する。
最も使用頻度の高い条件だけでなく、当該基本セルを含
むチップが使用される全ての条件におけるパラメータを
各基本セル毎に計算する。
【００２１】次いで、セル設計装置４は抽出されたパラ
メータを各基本セル毎にグラフ化する（ステップ４）。
すなわち、抽出されたパラメータを前記遅延値演算器７
での遅延計算に使用する遅延計算式に合わせたパラメー
タ群の集まりとして、複数のグラフデータを算出する。
メータを各基本セル毎にグラフ化する（ステップ４）。
すなわち、抽出されたパラメータを前記遅延値演算器７
での遅延計算に使用する遅延計算式に合わせたパラメー
タ群の集まりとして、複数のグラフデータを算出する。
【００２２】このグラフデータは、例えば図３（ａ）に
示すように一つの基本セルに対し３通りの条件に対する
パラメータ群Ｌ1a，Ｌ2a，Ｌ3aがグラフデータとして算
出される。また、図４（ａ）に示すように、別の基本セ
ルに対し３通りの条件に対するパラメータ群Ｌ1b，Ｌ2
b，Ｌ3bがグラフデータとして算出される。
示すように一つの基本セルに対し３通りの条件に対する
パラメータ群Ｌ1a，Ｌ2a，Ｌ3aがグラフデータとして算
出される。また、図４（ａ）に示すように、別の基本セ
ルに対し３通りの条件に対するパラメータ群Ｌ1b，Ｌ2
b，Ｌ3bがグラフデータとして算出される。
【００２３】次いで、セル設計装置４は前記グラフデー
タを比較し、共通化できる部分を共通化してグラフデー
タの圧縮を図る（ステップ５）。すなわち、グラフデー
タとして似たような曲線を描くパラメータ群を統合し、
複数の基本セルのパラメータ群を一つのグラフデータに
置き換える。
タを比較し、共通化できる部分を共通化してグラフデー
タの圧縮を図る（ステップ５）。すなわち、グラフデー
タとして似たような曲線を描くパラメータ群を統合し、
複数の基本セルのパラメータ群を一つのグラフデータに
置き換える。
【００２４】例えば、図３（ｂ）に示すように前記パラ
メータ群Ｌ1a，Ｌ2a，Ｌ3aのＹ切片を「０」に揃えて、
パラメータ群Ｌ1aa ，Ｌ2aa ，Ｌ3aa を算出する。ま
た、図４（ｂ）に示すように前記パラメータ群Ｌ1b，Ｌ
2b，Ｌ3bのＹ切片を「０」に揃えて、パラメータ群Ｌ1b
b ，Ｌ2bb ，Ｌ3bb を算出する。
メータ群Ｌ1a，Ｌ2a，Ｌ3aのＹ切片を「０」に揃えて、
パラメータ群Ｌ1aa ，Ｌ2aa ，Ｌ3aa を算出する。ま
た、図４（ｂ）に示すように前記パラメータ群Ｌ1b，Ｌ
2b，Ｌ3bのＹ切片を「０」に揃えて、パラメータ群Ｌ1b
b ，Ｌ2bb ，Ｌ3bb を算出する。
【００２５】そして、セル設計装置４は、例えばパラメ
ータ群Ｌ3aa 、パラメータ群Ｌ3bbを示すグラフの複数
の折れ点Ｃ１，Ｃ２，Ｃ３，Ｃ４のＸ，Ｙ座標を比較す
る。この結果、折れ点Ｃ１と同Ｃ３及び折れ点Ｃ２と同
Ｃ４の座標値の誤差が一定値以内であれば、各折れ点間
の傾きが近似することから、パラメータ群Ｌ3aa とパラ
メータ群Ｌ3bb とは、近似するグラフとして判別する。
ータ群Ｌ3aa 、パラメータ群Ｌ3bbを示すグラフの複数
の折れ点Ｃ１，Ｃ２，Ｃ３，Ｃ４のＸ，Ｙ座標を比較す
る。この結果、折れ点Ｃ１と同Ｃ３及び折れ点Ｃ２と同
Ｃ４の座標値の誤差が一定値以内であれば、各折れ点間
の傾きが近似することから、パラメータ群Ｌ3aa とパラ
メータ群Ｌ3bb とは、近似するグラフとして判別する。
【００２６】このようにして、セル設計装置４は前記パ
ラメータ群Ｌ1aa ，Ｌ2aa ，Ｌ3aaと、パラメータ群Ｌ1
bb ，Ｌ2bb ，Ｌ3bb とが近似すると判別すると、両パ
ラメータ群を一つのパラメータ群として前記第二のライ
ブラリ６に格納し、各基本セルに対応するデータとし
て、パラメータ群Ｌ1a，Ｌ2a，Ｌ3a及び同Ｌ1b，Ｌ2b，
Ｌ3bのＹ切片を第二のライブラリ６に格納する。
ラメータ群Ｌ1aa ，Ｌ2aa ，Ｌ3aaと、パラメータ群Ｌ1
bb ，Ｌ2bb ，Ｌ3bb とが近似すると判別すると、両パ
ラメータ群を一つのパラメータ群として前記第二のライ
ブラリ６に格納し、各基本セルに対応するデータとし
て、パラメータ群Ｌ1a，Ｌ2a，Ｌ3a及び同Ｌ1b，Ｌ2b，
Ｌ3bのＹ切片を第二のライブラリ６に格納する。
【００２７】このような動作により、ｎ個の基本セルの
パラメータ群を表すグラフデータを共通化すれば、第二
のライブラリ６に格納するパラメータ群のデータ量が１
／ｎとなる。
パラメータ群を表すグラフデータを共通化すれば、第二
のライブラリ６に格納するパラメータ群のデータ量が１
／ｎとなる。
【００２８】次に、上記のように構成された遅延計算装
置の作用を説明する。論理設計装置２で所望の論理回路
が設計されると、遅延値演算器７ではその論理回路に対
応する配線データを第一のライブラリ５から読み出し、
第二のライブラリ６から基本セルのセルデータを読み出
して、当該論理回路を構成する各基本セルの遅延値を演
算する。
置の作用を説明する。論理設計装置２で所望の論理回路
が設計されると、遅延値演算器７ではその論理回路に対
応する配線データを第一のライブラリ５から読み出し、
第二のライブラリ６から基本セルのセルデータを読み出
して、当該論理回路を構成する各基本セルの遅延値を演
算する。
【００２９】このとき、遅延値演算器７は各基本セルの
置かれた位置、出力側の配線及び負荷、入力側の駆動能
力及び配線に応じたパラメータを、第二のライブラリ６
に格納されているグラフデータから算出する。
置かれた位置、出力側の配線及び負荷、入力側の駆動能
力及び配線に応じたパラメータを、第二のライブラリ６
に格納されているグラフデータから算出する。
【００３０】すなわち、遅延値演算器７は当該基本セル
に対応するパラメータ群のグラフデータを第二のライブ
ラリ６から読み出し、読み出したグラフデータとは基本
セルの使用条件が異なる場合には、格納されているグラ
フデータから所望のパラメータを線間補完にて算出す
る。
に対応するパラメータ群のグラフデータを第二のライブ
ラリ６から読み出し、読み出したグラフデータとは基本
セルの使用条件が異なる場合には、格納されているグラ
フデータから所望のパラメータを線間補完にて算出す
る。
【００３１】そして、算出されたパラメータをあらかじ
め設定された線型方程式にあてはめて、当該基本セルの
遅延値を演算する。遅延値演算器７で論理回路を構成す
る各基本セルの遅延値が演算されると、その演算値は論
理シミュレータ８に出力される。論理シミュレータ８は
演算された各基本セルの遅延値に基づいて、当該論理回
路の動作のシミュレーションを行う。
め設定された線型方程式にあてはめて、当該基本セルの
遅延値を演算する。遅延値演算器７で論理回路を構成す
る各基本セルの遅延値が演算されると、その演算値は論
理シミュレータ８に出力される。論理シミュレータ８は
演算された各基本セルの遅延値に基づいて、当該論理回
路の動作のシミュレーションを行う。
【００３２】以上のようにこの遅延値計算装置では、遅
延値演算器７で基本セルの遅延値を演算する場合には、
第一のライブラリ５に格納されている配線データと、第
二のライブラリ６に格納されているセルデータとに基づ
いて演算される。
延値演算器７で基本セルの遅延値を演算する場合には、
第一のライブラリ５に格納されている配線データと、第
二のライブラリ６に格納されているセルデータとに基づ
いて演算される。
【００３３】第二のライブラリ６に格納されているセル
データは、複数の基本セルのパラメータ群が共通のグラ
フとして格納されている。従って、第二のライブラリに
は多数の基本セルのパラメータ群を圧縮して格納するこ
とができるので、セルデータを構成するパラメータを増
やしても、同第二のライブラリ６の容量を増大させるこ
となく格納することができる。
データは、複数の基本セルのパラメータ群が共通のグラ
フとして格納されている。従って、第二のライブラリに
は多数の基本セルのパラメータ群を圧縮して格納するこ
とができるので、セルデータを構成するパラメータを増
やしても、同第二のライブラリ６の容量を増大させるこ
となく格納することができる。
【００３４】遅延値演算器７で基本セルの遅延値を演算
する場合には、第二のライブラリ６から当該基本セルの
セルデータとしてグラフ化されたパラメータ群を読み出
し、当該グラフデータから線間補完にて所望のパラメー
タを求める。そして、求められたパラメータをあらかじ
め設定された線型方程式にあてはめて、遅延値を演算す
る。
する場合には、第二のライブラリ６から当該基本セルの
セルデータとしてグラフ化されたパラメータ群を読み出
し、当該グラフデータから線間補完にて所望のパラメー
タを求める。そして、求められたパラメータをあらかじ
め設定された線型方程式にあてはめて、遅延値を演算す
る。
【００３５】従って、第二のライブラリ６に格納された
グラフデータを線間補完して最適なパラメータを求め、
そのパラメータを線型方程式にあてはめて遅延値を演算
するという簡単な計算で、精度のよい遅延値を演算する
ことができる。
グラフデータを線間補完して最適なパラメータを求め、
そのパラメータを線型方程式にあてはめて遅延値を演算
するという簡単な計算で、精度のよい遅延値を演算する
ことができる。
【００３６】この結果、第二のライブラリ６に格納する
パラメータを増大させれば、遅延値の精度を向上させる
ことができる。また、第二のライブラリ６に格納するパ
ラメータを増大させなければ、グラフ化されたパラメー
タ群の中から必要なパラメータを読み出して、遅延値を
演算することにより演算時間の短縮を図ることができ
る。
パラメータを増大させれば、遅延値の精度を向上させる
ことができる。また、第二のライブラリ６に格納するパ
ラメータを増大させなければ、グラフ化されたパラメー
タ群の中から必要なパラメータを読み出して、遅延値を
演算することにより演算時間の短縮を図ることができ
る。
【００３７】
【発明の効果】以上詳述したように、この発明は計算量
を増大させることなく、誤差の少ない遅延値を計算し得
る遅延計算装置を提供することができる優れた効果を発
揮する。
を増大させることなく、誤差の少ない遅延値を計算し得
る遅延計算装置を提供することができる優れた効果を発
揮する。
【図１】一実施例の遅延値計算装置を示すブロック図で
ある。
ある。
【図２】セル設計装置の動作を示すフローチャート図で
ある。
ある。
【図３】基本セルのパラメータ群をグラフ化した状態を
示す説明図である。
示す説明図である。
【図４】基本セルのパラメータ群をグラフ化した状態を
示す説明図である。
示す説明図である。
２ 論理設計装置 ４ セル設計装置 ５ 第一のライブラリ ６ 第二のライブラリ ７ 遅延値演算器
Claims (2)
- 【請求項１】 多数の基本セルの遅延値を演算するため
にセルデータをあらかじめ算出してライブラリに格納
し、前記セルデータに基づいて遅延値演算器で前記各基
本セルの遅延値を演算する遅延計算方法であって、 前記各基本セルのセルデータをグラフデータ化し、前記
セルデータのグラフデータの傾きが近似する場合には、
近似するグラフデータを共通データとしてライブラリに
格納し、遅延値を演算しようとする基本セルのセルデー
タを前記ライブラリに格納されているグラフデータから
読み出すことを特徴とする論理シミュレーション用遅延
計算方法。 - 【請求項２】 多数の基本セルの遅延値を演算するため
にあらかじめ算出されたセルデータをライブラリに格納
し、前記セルデータに基づいて遅延値演算器で前記各基
本セルの遅延値を演算する遅延計算装置であって、 前記各基本セルのセルデータをグラフデータ化し、前記
セルデータのグラフデータの傾きが近似する場合には、
近似するグラフデータを共通データとしてライブラリに
格納するセル設計装置を備え、前記遅延値演算器には遅
延値を演算しようとする基本セルのセルデータを前記ラ
イブラリ内の前記グラフデータから読み出す読み出し装
置を備えたことを特徴とする論理シミュレーション用遅
延計算装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5247191A JPH07105247A (ja) | 1993-10-01 | 1993-10-01 | 論理シミュレーション用遅延計算方法及び遅延計算装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5247191A JPH07105247A (ja) | 1993-10-01 | 1993-10-01 | 論理シミュレーション用遅延計算方法及び遅延計算装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07105247A true JPH07105247A (ja) | 1995-04-21 |
Family
ID=17159801
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5247191A Pending JPH07105247A (ja) | 1993-10-01 | 1993-10-01 | 論理シミュレーション用遅延計算方法及び遅延計算装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07105247A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6516454B1 (en) | 1999-11-19 | 2003-02-04 | Matsushita Electric Industrial Co., Ltd. | Method of estimating time delay |
-
1993
- 1993-10-01 JP JP5247191A patent/JPH07105247A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6516454B1 (en) | 1999-11-19 | 2003-02-04 | Matsushita Electric Industrial Co., Ltd. | Method of estimating time delay |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8117576B2 (en) | Method for using an equivalence checker to reduce verification effort in a system having analog blocks | |
| US5463563A (en) | Automatic logic model generation from schematic data base | |
| KR100281977B1 (ko) | 집적 회로 설계 방법, 집적 회로 설계용 데이터베이스 장치 및집적 회로 설계 지원 장치 | |
| US5367469A (en) | Predictive capacitance layout method for integrated circuits | |
| JPH06274565A (ja) | 論理シミュレーション用のデータ作成方法，論理シミュレーション方法及び論理シミュレータ | |
| US6611948B1 (en) | Modeling circuit environmental sensitivity of a minimal level sensitive timing abstraction model | |
| US20040025136A1 (en) | Method for designing a custom ASIC library | |
| JPH07200642A (ja) | 半導体集積回路の遅延時間計算装置 | |
| US5774382A (en) | Method for generating a table model of a device | |
| Signorini et al. | Present and future of I/O-buffer behavioral macromodels | |
| CN107844678A (zh) | 包含IP/Memory时序路径的spice仿真方法 | |
| US5715170A (en) | Apparatus for forming input data for a logic simulator | |
| JPH07105247A (ja) | 論理シミュレーション用遅延計算方法及び遅延計算装置 | |
| KR100749753B1 (ko) | 게이트 레벨에서의 동적 시뮬레이션 방법, 게이트 레벨의 시뮬레이션 장치, 집적 회로의 디자인 방법, 전압 섬을 포함하는 집적 회로 칩에 대한 디자인 방법 및 칩 설계 방법 | |
| JPH09274623A (ja) | 伝送線路シミュレーションシステムとそれを用いた伝送線路シミュレーション方法 | |
| JP2001357093A (ja) | 回路シミュレーション方法、回路シミュレーション装置、及び記憶媒体 | |
| US20120245904A1 (en) | Waveform-based digital gate modeling for timing analysis | |
| JPH07129637A (ja) | 回路シミュレーション方法 | |
| US20040039558A1 (en) | System and method for modeling output characteristics of a non-linear device in conjunction with interconnect impedances | |
| JP3964483B2 (ja) | 集積回路の論理シミュレーション方法 | |
| KR100475014B1 (ko) | 인터콘넥터의 지연 시간 계산방법 | |
| JPH1049555A (ja) | 回路設計におけるタイミング解析方法 | |
| KR19980035668A (ko) | 버퍼 교체를 통한 클럭 스큐의 최소화 시스템 및 그에 따른 클럭 스큐의 최소화 방법 | |
| Turner et al. | Rapid hardware prototyping of digital signal processing systems using field programmable gate arrays | |
| Heydemann | A survey of MOS logic simulation tools |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20030225 |