JPH07105336A

JPH07105336A - 情報カード

Info

Publication number: JPH07105336A
Application number: JP5268420A
Authority: JP
Inventors: Masashi Takahashi; 正志高橋; Takashi Ikegami; 敬池上
Original assignee: Toppan Printing Co Ltd
Current assignee: Toppan Inc
Priority date: 1993-09-30
Filing date: 1993-09-30
Publication date: 1995-04-21

Abstract

(57)【要約】【目的】無権限者の使用を排除して再使用可能とした
安価な情報カードを提供する。全データを使用後初期化
可能とし、無駄を排除する。【構成】プリペイドカード（情報カード）にあって、
度数等の記憶をフラッシュメモリ１００で行い、データ
の書換え可能とする。データの書換えに際してはキー照
合により正当使用者の判断をする。このデータの書換え
は消去制御ロジック２１０によって「１」から「０」の
一方向に限定しておき、かつ、一定回数の「０」から
「１」への書換え初期化を可能とする。この初期化可能
回数をフューズメモリ２００等に可能しておく。初期化
では、このメモリ２００のデータを更新し、所定回数以
上の初期化を制限する。また、全てのメモリセルデータ
が書き換えられている場合にのみ、初期化を可能とす
る。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はプリペイドカードを含む
情報カード、詳しくは書換え可能な不揮発性半導体メモ
リを用いてその再使用を可能としたプリペイドカードに
関する。

【０００２】

【従来の技術】従来より、料金前払い式のプリペイドカ
ードとしては、磁気カードが主流となっている。磁気カ
ードはプラスチック等のカードの片面の一部に磁性体を
塗ったもので、この磁性体部分に情報を磁気的に記録し
たものである。しかし、磁気カードは、製造コストは低
いものの、偽造のためのコストも低く、偽造され易いと
いう欠点があった。そこで、偽造コストの高い、したが
って、偽造され難いものとして、ＩＣメモリカードがプ
リペイドカードとして利用されている。このＩＣメモリ
カードにあって情報を記録するメモリ部分（メモリセ
ル）は、書換え不能のフューズメモリで構成され、この
フューズの切断により使用度数をカウント、記録してい
る。

【０００３】

【発明が解決しようとする課題】ところが、このような
ＩＣメモリカードをプリペイドカードとして使用する
と、このカードは再使用ができないため、使い捨てとな
り、資源保護、環境汚染の点から好ましいものではなか
った。また、再使用しないためプリペイドカード自体の
製造コストが高いものとなっていた。さらに、書換え可
能な半導体メモリを使用して再使用を可能とする場合、
使用者による書換えを無制限に許容するとプリペイドカ
ードとしての利用ができないものである。したがって、
この不正使用を防止する手段が必要となる。

【０００４】

【発明の目的】そこで、本発明は、再使用に供すること
ができ、かつ、不正使用を防止した新しいタイプのプリ
ペイドカード（情報カード）を提供することを、その目
的としている。

【０００５】

【課題を解決するための手段】請求項１に記載の発明
は、複数のメモリセルにデータを格納可能で、このデー
タの書換えが可能な不揮発性半導体メモリで形成された
ユーザメモリと、この複数のメモリセルについて一時に
一方向のデータの書換えを可能とする初期化手段と、上
記複数のメモリセルの全てについて他方向にデータが書
き換えられた場合、上記初期化手段による初期化を可能
とする初期化制御手段と、この初期化回数を制限する初
期化回数制限手段とを備えた情報カードである。

【０００６】請求項２に記載の発明は、入力した鍵が正
当使用者を示す鍵と合致した場合、上記ユーザメモリの
データを書換え可能とした請求項１に記載の情報カード
である。

【０００７】

【作用】請求項１、請求項２に記載の情報カードでは、
ユーザメモリには発行当初は例えば前払い料金に対応す
るサービス単位（電話の度数等）が記録されている。こ
の情報カードを使用しサービス等を受けると、その受け
たサービスに対応したサービス単位のデータがユーザメ
モリから消去される。すなわち、ユーザメモリのメモリ
セルのデータは例えば「１」から「０」に書き換えられ
るものである。また、例えば予め記録した全てのデータ
が例えば「１」から「０」に書き換えられる（消去され
る）と、このユーザメモリを初期化することができる。
初期化は全てのメモリセルについて再び「１」を格納し
ておくものである。この初期化によりこのユーザメモリ
を再使用可能とするものである。そして、このとき、初
期化回数を所定の回数に制限している。前払い料金に対
応したサービス単位の使用のみを許容するものである。

【０００８】また、請求項２に記載の発明にあっては、
情報カードでの無権限者による不正使用を防止してい
る。すなわち、情報カードの使用に際して鍵の入力を求
め、この入力された鍵が、正当使用者を示す鍵に合致し
ている場合のみ、データの書換え、すなわち、情報カー
ドの正規の使用（「１」から「０」への書換え）および
ユーザメモリのデータの初期化（「０」から「１」への
一括書換え）を許容する。さらに、正当権限者であって
も、その初期化回数を制限し、不正使用の原因を未然に
排除している。

【０００９】

【実施例】以下、本発明の一実施例を図面を参照して説
明する。図１〜図４は一実施例に係る情報カードとして
のプリペイドカードを説明するためのものである。この
プリペイドカードはプラスチックのカード基材にＩＣチ
ップを搭載して構成されるものである。ＩＣチップに
は、図１に示すように、例えばフラッシュメモリ（一括
消去形ＥＥＰＲＯＭ）で構成されるメモリアレイ（ユー
ザメモリ）１００と、このメモリアレイ１００の複数の
メモリセルに対して書き込み、消去等を制御するための
ワイヤードロジック等が搭載されている。

【００１０】クロックジェネレータ１０は、外部から入
力される同期用クロックに基づいて内部クロックｆｃを
生成している。コマンドデコーダ２０は、外部からのコ
マンド（図４はコマンドのブロック構造を示す）を、内
部クロックｆｃを利用して取り込んでいる。コマンドデ
コーダ２０は、このコマンドに応じて以下の回路を選択
しこの回路に対して信号を出力している。すなわち、消
去制御ロジック２１０に対してイレース（消去）信号
を、読出／書込ロジック１１０に対してリード／ライト
（読み出し／書き込み）信号を、照合制御ロジック１５
０に対してベリファイ（照合）信号をそれぞれ出力して
いる。コマンドデコーダ２０からの出力信号により、メ
モリアレイ１００の各メモリセルに対してそのデータの
読み出し、書き込み、または、消去を行う構成である。
また、ベリファイ信号によりキー格納メモリ１６０に格
納した正当使用者を示す鍵と、入力した鍵とを照合する
ものである。

【００１１】メモリアレイ１００はユーザ用のデータメ
モリとして使用されるものであって、例えばフラッシュ
タイプの不揮発性半導体メモリで構成されて、所定数の
メモリセルが初期値「１」にセットされている（この
「１」にセットされたメモリセルの数が例えばこのカー
ドで使用可能な電話の度数に相当する）。なお、そのメ
モリアレイ１００へのアクセスは、アドレス制御を行う
アドレスデコーダ１２０およびデータ制御を行うデータ
レジスタ１３０を介して行われる。１４０はデータの出
力を行うアウトプットバッファであって、このアウトプ
ットバッファ１４０はデータレジスタ１３０を介してメ
モリアレイ１００に接続されている。例えばカードリー
ダ（電話機等）に出力するデータをいったんバッファリ
ングするものである。

【００１２】読出／書込制御ロジック１１０は、外部命
令に応じてメモリアレイ１００の各メモリセルについて
のデータの読み出し／書き込みの制御を行う。すなわ
ち、読出／書込制御ロジック１１０は、データの読み出
し／書き込みのタイミング制御およびＶpp制御を行う回
路である。

【００１３】以下、図２を参照して消去制御ロジック２
１０を説明する。消去制御ロジック２１０は、〜か
ら構成されており、メモリアレイ１００の消去可能回数
（初期化回数）を制御している。

【００１４】タイミング制御回路２１２は、バイナリ
アップカウンタ、コンパレータ等から構成されている。
バイナリアップカウンタは、ＣＲタイマまたはクロック
ジェネレータ１０で生成される内部クロックｆｃをカウ
ントする。コンパレータは、バイナリアップカウンタの
カウンタ値を所定値と比較し、所定のタイミングを生成
する。なお、タイミング制御回路２１２の信号線Ｃ0，
Ｃ1には、ＥＰＲＯＭ２００のＯＥ，ＷＥの各端子がそ
れぞれ接続されている。信号線Ｃ2の信号はＥＰＲＯＭ
２００のデータをシフトレジスタ２１１に取り込む際の
制御信号である。同じく信号線Ｃ3からの出力は、シフ
トレジスタ２１１の内容を右シフトし、格納値を２倍に
するための制御信号である。信号線Ｃ2，Ｃ3の信号はそ
れぞれ立ち下がりエッジで有効なものである（図３参
照）。

【００１５】シフトレジスタ２１１は、ＥＰＲＯＭ２
００（フューズメモリで構成しても良い）に接続されて
いる。シフトレジスタ２１１はＥＰＲＯＭ２００の出力
値を２倍にするものである。シフトレジスタ２１１は
（ｎ＋１）ビット構成、ＥＰＲＯＭ２００はｎビット構
成である。

【００１６】このＥＰＲＯＭ２００は、初期化（消去）
回数を示すカウンタとして機能するもので、メモリアレ
イ１００の全データの消去（「０」から「１」への書換
え）可能回数（初期化可能回数）を示すデータが格納さ
れるものである。なお、メモリアレイ１００の各メモリ
セルの初期値は「１」としている。なお、このＥＰＲＯ
Ｍ２００は外部から直接のアクセスが不可能のメモリ領
域に形成されている。

【００１７】ＯＲゲート２１３は、ＥＰＲＯＭ２００
の全データビットに接続されている。すなわち、ＥＰＲ
ＯＭ２００の入出力信号線Ｄ1〜Ｄnが入力としてこのＯ
Ｒゲート２１３に接続されており、その出力はＡＮＤゲ
ート２１４に入力されている。また、上記シフトレジス
タ２１１の入出力Ｄ1〜Ｄnは、ＥＰＲＯＭ２００の出力
Ｄ1〜Ｄnにそれぞれ付加されている。

【００１８】ＡＮＤゲート２１４は、ＯＲゲート２１
３の出力と、タイミング制御回路２１２からの出力Ｃ0
の反転出力と、照合制御ロジック１５０からの書換え
（消去）許容信号ＥＮを入力としている。ＡＮＤゲート
２１４の出力信号は、アドレスデコーダ１２０に入力さ
れる制御信号ＥＲＳであって、この制御信号ＥＲＳ＝
「Ｌ」の場合は、メモリアレイ１００に対するデータの
消去を禁止し、ＥＲＳ＝「Ｈ」の場合は、データの消去
を許容、指示する。

【００１９】照合制御ロジック回路１５０は、ベリファ
イコマンドにより、正当使用者を示す鍵と、入力された
鍵とを照合し、一致した場合は書換え（消去）許容信号
ＥＮを、消去制御ロジック回路２１０（上記ＡＮＤゲー
ト２１４）に出力する構成である。正当使用者を示す鍵
は、該チップのメモリの一部（キー格納手段）１６０に
格納してある。したがって、この書換え許容信号ＥＮの
入力があって、始めてデータ（メモリアレイ１００のデ
ータ、ＥＰＲＯＭ２００の初期化回数データ）の書換え
が可能となる構成である。

【００２０】以下、プリペイドカードでのデータの書換
えについて説明する。このプリペイドカードにあって
は、外部（カードライタ等）から消去命令（メモリアレ
イ１００の初期化命令）を受信すると、消去可能か否か
をチェックし、消去が可能であれば実行し、不可能であ
れば実行しない。また、消去（初期化）が終了すると、
消去可能回数を示すデータを更新する（ビット単位でデ
クリメントする）。なお、メモリアレイ１００の初期化
は規定した数のメモリセルをすべて初期値「１」に一時
に書き換えるものである。すなわち、５０度数のテレホ
ンカードであれば初期化により改めて５０度数の使用が
可能となるものである。そして、上記書換えにあっての
チェックは、使用者が外部から鍵を入力し、この鍵を格
納した鍵と照合する。照合の結果、鍵が一致すれば、初
期化を可能とする。

【００２１】詳しくは、まず、コマンドデコーダ２０は
命令コード（図４）を解読する。鍵の照合を求めるコマ
ンド（＄０４，＄０８）では鍵入力を待つ。鍵入力があ
れば、入力された鍵を、キー格納手段１６０に格納した
鍵と、照合する（照合制御ロジック１５０）。鍵が一致
して始めて以下の処理が可能となる。鍵入力がない場合
はこの入力を待つこととなる。

【００２２】そして、正当使用者による場合、入力コマ
ンドをコマンドデコーダ２０で解読し、消去命令（初期
化命令）であればこれを消去制御ロジック２１０に渡
す。これを受けて、タイミング制御回路２１２は、Ｃ0
＝「Ｌ」，Ｃ1＝「Ｈ」として、ＥＰＲＯＭ２００のデ
ータ（初期化可能回数を示すデータ）の読み出しを行
う。図３のはこの時点を示す。したがって、メモリア
レイ１００のデータの消去が開始されることとなる。

【００２３】次に、タイミング制御回路２１２はＣ2に
ＥＰＲＯＭ２００のデータ取り込み用の信号を出力す
る。この時点がである。なお、これと並行してＥＰＲ
ＯＭ２００のデータはＯＲゲート２１３に入力されてい
る。すなわち、消去制御信号ＥＲＳを次表のように制御
し、メモリアレイ１００のデータの消去を実行する。な
お、ここではｎ（初期化可能回数）＝３とした。

【００２４】この後、メモリアレイ１００のデータの消
去が終了したら、または、終了したと思われる時点で
（図３の）、タイミング制御回路２１２は、Ｃ0を
「Ｈ」とし、メモリアレイ１００のデータの消去（初期
化）を終了する（）。次に、Ｃ3にＥＰＲＯＭ２００
のデータシフト用の信号を出力し、２倍出力がＥＰＲＯ
Ｍ２００に与えられた時点でＣ1＝「Ｌ」とし（）、
そのデータ（ｎ）を更新する。

【００２５】

【表】

【００２６】上記表からも明かなように３回目以降の消
去（初期化）命令では、ＥＰＲＯＭ２００のデータｂ0
（Ｄ1），ｂ1（Ｄ2），ｂ2（Ｄ3）がすべて「０」であ
ってＯＲゲート２１３が「Ｌ」で、かつ、ＥＮが「１」
であっても、ＥＲＳ＝「Ｌ」となる。この結果、この消
去命令（初期化命令）は認められず、実行されない。す
なわち、ＥＰＲＯＭ２００の全てのデータ（メモリセ
ル）が「０」の場合はＥＲＳは「Ｌ」であり、その一つ
でも「１」の場合はＥＲＳは「Ｈ」となり得る。なお、
ＥＮが「０」の場合はＡＮＤゲート２１４の出力（ＥＲ
Ｓ）は常に「Ｌ」であり、データの消去は禁止されてい
る。なお、上述したように照合制御ロジック１５０等を
ワイヤードロジックとして構成すると、これらをソフト
ウェアで構成する場合に比較して、最小ゲートでの回路
設計が可能となり、そのチップサイズの小型化、さらに
は、コスト低減を図ることができる。

【００２７】

【発明の効果】本発明は、再使用を可能とし、かつ、一
定回数以上の再使用（不正使用）を防止することによ
り、環境汚染の虞もなく、偽造を防止した安価な情報カ
ードを得ることができる。また、メモリアレイの全ての
データが使用（書換え）された後、始めて初期化を可能
とすることにより、無駄な初期化をなくしている。ま
た、無権限者によるデータの書換え、例えばデータの初
期化を禁止してその不正使用を完全に排除している。

【図面の簡単な説明】

【図１】本発明の一実施例に係るプリペイドカードの概
略構成を示すブロック図である。

【図２】本発明の一実施例に係る消去制御ロジックの構
成を示す回路図である。

【図３】本発明の一実施例に係るプリペイドカードでの
処理シーケンスを説明するためのタイミングチャートで
ある。

【図４】本発明の一実施例に係るコマンドのデータ構造
を示す図である。

【符号の説明】１００メモリアレイ（ユーザメモリ）１１０読出／書込制御ロジック（初期化手段）１５０照合制御ロジック（照合手段）１６０キー格納手段（照合手段）２１０消去制御ロジック（初期化制御手段，初期化回
数制限手段）２００ＥＰＲＯＭ（初期化回数制限手段）

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁶ 識別記号庁内整理番号ＦＩ技術表示箇所Ｇ０７Ｆ 7/08 Ｃ

Claims

【特許請求の範囲】

【請求項１】複数のメモリセルにデータを格納可能
で、このデータの書換えが可能な不揮発性半導体メモリ
で形成されたユーザメモリと、この複数のメモリセルについて一時に一方向のデータの
書換えを可能とする初期化手段と、上記複数のメモリセルの全てについて他方向にデータが
書き換えられた場合、上記初期化手段による初期化を可
能とする初期化制御手段と、この初期化回数を制限する初期化回数制限手段と、を備
えたことを特徴とする情報カード。
【請求項２】入力した鍵が正当使用者を示す鍵と合致
した場合、上記ユーザメモリのデータを書換え可能とし
た請求項１に記載の情報カード。