JPH07105334A

JPH07105334A - 情報カード

Info

Publication number: JPH07105334A
Application number: JP5268418A
Authority: JP
Inventors: Masashi Takahashi; 正志高橋; Takashi Ikegami; 敬池上
Original assignee: Toppan Printing Co Ltd
Current assignee: Toppan Inc
Priority date: 1993-09-30
Filing date: 1993-09-30
Publication date: 1995-04-21

Abstract

(57)【要約】【目的】不正使用を排除して再使用可能とした安価な
情報カードを提供する。【構成】プリペイドカード（情報カード）にあって、
度数等の記憶をフラッシュメモリ１００で行い、データ
の書換え可能とする。このデータの書換えは消去制御ロ
ジック２１０によって「１」から「０」の一方向に限定
しておき、かつ、一定回数の「０」から「１」への書換
え初期化を可能とする。この初期化可能回数をフューズ
メモリ２００等に可能しておく。初期化では、このメモ
リ２００のデータを更新し、所定回数以上の初期化を制
限する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は情報カード、詳しくは書
換え可能な不揮発性半導体メモリを用いてその再使用を
可能としたプリペイドカードに関する。

【０００２】

【従来の技術】従来より、料金前払い式のプリペイドカ
ードとしては、磁気カードが主流となっている。磁気カ
ードはプラスチック等のカードの片面の一部に磁性体を
塗ったもので、この磁性体部分に情報を磁気的に記録し
たものである。しかし、磁気カードは、製造コストは低
いものの、偽造のためのコストも低く、偽造され易いと
いう欠点があった。そこで、偽造コストの高い、したが
って、偽造され難いものとして、ＩＣメモリカードがプ
リペイドカードとして利用されている。このＩＣメモリ
カードにあって情報を記録するメモリ部分は、書換え不
能のフューズメモリで構成され、このフューズの切断に
より使用度数をカウント、記録している。

【０００３】

【発明が解決しようとする課題】ところが、このような
ＩＣメモリカードをプリペイドカードとして使用する
と、このカードは再使用ができないため、使い捨てとな
り、資源保護、環境汚染の点から好ましいものではなか
った。また、再使用しないためプリペイドカード自体の
製造コストが高いものとなっていた。

【０００４】

【発明の目的】そこで、本発明は、再使用に供すること
ができ、かつ、不正使用を防止した新しいタイプの情報
カードを提供することを、その目的としている。

【０００５】

【課題を解決するための手段】請求項１に記載の発明
は、複数のメモリセルに格納したデータの書換えが可能
な不揮発性半導体メモリで形成されたユーザメモリと、
このユーザメモリの各メモリセルのデータについて一方
向のみの書換えを可能とする書換え制御手段と、上記ユ
ーザメモリの初期化を可能とする初期化手段と、この初
期化手段による初期化可能回数を制限する初期化制御手
段と、を備えた情報カードである。

【０００６】また、請求項２に記載した発明は、上記書
換え制御手段および初期化制御手段はワイヤードロジッ
クで構成した請求項１に記載の情報カードである。

【０００７】

【作用】請求項１，２に記載の情報カードでは、ユーザ
メモリには発行当初は例えば前払い料金に対応するサー
ビス単位（電話の度数等）が記録されている。この情報
カードを使用しサービス等を受けると、その受けたサー
ビスに対応したサービス単位がユーザメモリから消去さ
れる。すなわち、ユーザメモリのメモリセルのデータは
例えば「１」から「０」に書き換えられるものである。
例えば予め記録した全てのデータが書き換えられる（消
去される）と、このユーザメモリを初期化することがで
きる。初期化は全てのメモリセルについて再び「１」を
格納しておくものである。この初期化によりこのユーザ
メモリを再使用可能とするものである。

【０００８】以上の場合においてユーザメモリは一方向
の書換えのみを許容するように書換えを制御しており、
ユーザによる不正使用を防止している。また、初期化回
数を制限し、不正使用の原因を未然に排除している。特
にワイヤードロジックを用いて初期化回数の制御を行う
と、無制限に初期化して使用するという不正使用の可能
性を完全に排除することができる。

【０００９】

【実施例】以下、本発明の一実施例を図面を参照して説
明する。図１〜図４は一実施例に係る情報カードとして
のプリペイドカードを説明するためのものである。この
プリペイドカードはプラスチックのカード基材にＩＣチ
ップを搭載して構成されるものである。ＩＣチップに
は、図１に示すように、例えばフラッシュメモリで構成
されるメモリアレイ（ユーザメモリ）１００と、このメ
モリアレイ１００の複数のメモリセルに対して書き込
み、消去等を制御するためのワイヤードロジック等が搭
載されている。

【００１０】クロックジェネレータ１０は、外部から入
力される同期用クロックに基づいて内部クロックｆｃを
生成している。コマンドデコーダ２０は、外部から直列
的に入力されるコマンド（図４にそのコマンドのブロッ
ク構造を示す）を、内部クロックｆｃを同期用に利用し
て取り込んでいる。コマンドデコーダ２０は、このコマ
ンドに応じて消去制御ロジック２１０、読出／書込ロジ
ック１１０に対してイレース（消去）信号、リード／ラ
イト（読み出し／書き込み）信号をそれぞれ出力してい
る。コマンドデコーダ２０からの出力信号により、メモ
リアレイ１００の各メモリセルに対してそのデータの読
み出し、書き込み、または、消去を行う構成である。

【００１１】メモリアレイ１００はユーザ用のデータメ
モリとして使用されるものであって、例えばフラッシュ
タイプの不揮発性メモリで構成されて、所定量のメモリ
セルが初期値「１」にセットされている（この「１」に
セットされたメモリセルの数が例えば電話の度数に相当
する）。なお、そのメモリアレイ１００へのアクセス
は、アドレス制御を行うアドレスデコーダ１２０および
データ制御を行うデータレジスタ１３０を介して行われ
る。１４０はデータの出力を行うアウトプットバッファ
であって、このアウトプットバッファ１４０はデータレ
ジスタ１３０を介してメモリアレイ１００に接続されて
いる。

【００１２】読出／書込制御ロジック１１０は、外部命
令に応じてメモリアレイ１００の各メモリセルについて
のデータの読み出し／書き込みの制御を行う。すなわ
ち、読出／書込制御ロジック１１０は、データの読み出
し／書き込みのタイミング制御および／またはＶpp制御
を行う回路である。

【００１３】以下、図２を参照して消去制御ロジック２
１０を説明する。消去制御ロジック２１０は、〜か
ら構成されており、メモリアレイ１００の消去可能回数
（初期化回数）を制御している。

【００１４】タイミング制御回路２１２は、バイナリ
アップカウンタ、コンパレータ等から構成されている。
バイナリアップカウンタは、ＣＲタイマまたはクロック
ジェネレータ１０で生成される内部クロックｆｃをカウ
ントする。コンパレータは、バイナリアップカウンタの
カウンタ値を所定値と比較し、所定のタイミングを生成
する。なお、信号線Ｃ0，Ｃ1には、ＥＰＲＯＭ２００の
ＯＥ，ＷＥの各端子がそれぞれ接続されている。信号線
Ｃ2の信号はＥＰＲＯＭデータをシフトレジスタ２１１
に取り込む際の制御信号である。同じく信号線Ｃ3から
の出力はシフトレジスタ２１２の内容を右シフトし、格
納値を２倍する制御信号である。信号線Ｃ2，Ｃ3の信号
はそれぞれ立ち下がりエッジで有意である。

【００１５】シフトレジスタ２１１は、ＥＰＲＯＭ２
００（フューズメモリで構成しても良い）に接続されて
いる。シフトレジスタ２１１はＥＰＲＯＭ２００の出力
値を２倍にするものである。シフトレジスタ２１１は
（ｎ＋１）ビット構成、ＥＰＲＯＭ２００はｎビット構
成である。

【００１６】このＥＰＲＯＭ２００は、初期化（消去）
回数を示すカウンタとして機能するもので、メモリアレ
イ１００の消去可能回数を示すデータが格納されるもの
である。例えばその初期値は「１」としている。なお、
このＥＰＲＯＭ２００は外部から直接のアクセスが不可
能に構成されている。

【００１７】ＯＲゲート２１３は、ＥＰＲＯＭ２００
の全データビットに接続されている。すなわち、ＥＰＲ
ＯＭ２００の入出力信号線Ｄ1〜Ｄnが入力としてこのＯ
Ｒゲート２１３に接続されており、その出力はＡＮＤゲ
ート２１４に入力されている。また、上記シフトレジス
タ２１１の入出力Ｄ1〜Ｄnは、ＥＰＲＯＭ２００の出力
Ｄ1〜Ｄnにそれぞれ付加されている。

【００１８】ＡＮＤゲート２１４は、ＯＲゲート２１
３の出力と、タイミング制御回路２１２からの出力Ｃ0
の反転出力とを入力としている。ＡＮＤゲート２１４の
出力信号は、アドレスデコーダ１２０に入力される制御
信号ＥＲＳであって、この制御信号ＥＲＳ＝「Ｌ」の場
合は、メモリアレイ１００に対するデータの消去を禁止
し、ＥＲＳ＝「Ｈ」の場合は、データの消去を許容、指
示する。

【００１９】以下にその作用を説明する。このプリペイ
ドカードにあっては、外部（カードライタ等）から消去
命令（メモリアレイ１００の初期化命令）を受信する
と、消去可能か否かをチェックし、消去が可能であれば
実行し、不可能であれば実行しない。また、消去（初期
化）が終了すると、消去可能回数を示すデータを更新す
る。なお、メモリアレイ１００の初期化は規定した数の
メモリセルをすべて初期値「１」に書き換えるものであ
る。すなわち、５０度数のテレホンカードであれば初期
化により改めて５０度数の使用が可能となるものであ
る。

【００２０】詳しくは、まず、コマンドデコーダ２０は
外部からの消去命令（初期化命令）を解読して消去制御
ロジック２１０に渡す。これを受けて、タイミング制御
回路２１２は、Ｃ0＝「Ｌ」，Ｃ1＝「Ｈ」として、ＥＰ
ＲＯＭ２００のデータ（消去可能回数を示すデータ）の
読み出しを行う。図３のはこの時点を示す。したがっ
て、メモリアレイ１００のデータの消去が開始されるこ
ととなる。

【００２１】次に、タイミング制御回路２１２はＣ2に
ＥＰＲＯＭ２００のデータ取り込み用の信号を出力す
る。この時点がである。なお、これと並行してＥＰＲ
ＯＭ２００のデータはＯＲゲート２１３に入力されてい
る。すなわち、消去制御信号ＥＲＳを次表のように制御
し、メモリアレイ１００のデータの消去を実行する。な
お、ここではｎ（初期化可能回数）＝３とした。

【００２２】この後、メモリアレイ１００のデータの消
去が終了したら、または、終了したと思われる時点で
（図３の）、タイミング制御回路２１２は、Ｃ0を
「Ｈ」とし、メモリアレイ１００のデータの消去を終了
する（）。次に、Ｃ3にＥＰＲＯＭ２００のデータシ
フト用の信号を出力し、２倍出力がＥＰＲＯＭ２００に
与えられた時点でＣ1＝「Ｌ」とし（）、そのデータ
（ｎ）を更新する。

【００２３】

【表】

【００２４】上記表からも明かなように３回目以降の消
去命令では、ＥＰＲＯＭ２００のデータｂ0（Ｄ1），ｂ
1（Ｄ2），ｂ2（Ｄ3）がすべて「０」であってＯＲゲー
ト２１３が「Ｌ」で、ＥＲＳ＝「Ｌ」となる。この結
果、この消去命令（初期化命令）は認められず、実行さ
れない。すなわち、ＥＰＲＯＭ２００の全てのデータ
（メモリセル）が「０」の場合はＥＲＳは「Ｌ」であ
り、その一つでも「１」の場合はＥＲＳは「Ｈ」となり
得る。

【００２５】

【発明の効果】本発明は、再使用を可能とし、かつ、一
定回数以上の再使用（不正使用）を防止することによ
り、環境汚染の虞もなく、偽造を防止した安価な情報カ
ードを得ることができる。

【図面の簡単な説明】

【図１】本発明の一実施例に係るプリペイドカードの概
略構成を示すブロック図である。

【図２】本発明の一実施例に係る消去制御ロジックの構
成を示す回路図である。

【図３】本発明の一実施例に係るプリペイドカードでの
処理シーケンスを説明するためのタイミングチャートで
ある。

【図４】本発明の一実施例に係るコマンドのデータ構造
を示す図である。

【符号の説明】

１００メモリアレイ（ユーザメモリ）１１０読出／書込制御ロジック（書換え制御手段，初
期化手段）２１０消去制御ロジック（初期化手段，初期化制御手
段）２００ＥＰＲＯＭ（初期化制御手段）

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁶ 識別記号庁内整理番号ＦＩ技術表示箇所Ｇ０７Ｆ 7/08 Ｃ

Claims

【特許請求の範囲】

【請求項１】複数のメモリセルに格納したデータの書
換えが可能な不揮発性半導体メモリで形成されたユーザ
メモリと、このユーザメモリの複数のメモリセルのデータについて
一方向のみの書換えを可能とする書換え制御手段と、上記ユーザメモリの初期化を可能とする初期化手段と、この初期化手段による初期化可能回数を制限する初期化
制御手段と、を備えたことを特徴とする情報カード。
【請求項２】上記書換え制御手段および初期化制御手
段はワイヤードロジックで構成した請求項１に記載の情
報カード。