JPH07105335A - 情報カード - Google Patents
情報カードInfo
- Publication number
- JPH07105335A JPH07105335A JP26841993A JP26841993A JPH07105335A JP H07105335 A JPH07105335 A JP H07105335A JP 26841993 A JP26841993 A JP 26841993A JP 26841993 A JP26841993 A JP 26841993A JP H07105335 A JPH07105335 A JP H07105335A
- Authority
- JP
- Japan
- Prior art keywords
- initialization
- data
- memory
- key
- rewriting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Read Only Memory (AREA)
- Control Of Vending Devices And Auxiliary Devices For Vending Devices (AREA)
- Storage Device Security (AREA)
Abstract
(57)【要約】 （修正有）
【目的】 無権限者の使用を排除して再使用可能とした
安価な情報カードを提供する。 【構成】 書換え可能な不揮発性半導体メモリを備え、
度数等の記憶を行うとともに、データの書換え可能とす
る。データの書換えに際しては、キー照合により正当使
用者の判断をする。このデータの書換えは消去制御ロジ
ック２１０によって「１」から「０」の一方向に限定し
ておき、かつ、一定回数の「０」から「１」への書換え
初期化を可能とする。この初期化可能回数をフューズメ
モリ２００等に可能しておく。初期化では、このメモリ
２００のデータを更新し、所定回数以上の初期化を制限
する。
安価な情報カードを提供する。 【構成】 書換え可能な不揮発性半導体メモリを備え、
度数等の記憶を行うとともに、データの書換え可能とす
る。データの書換えに際しては、キー照合により正当使
用者の判断をする。このデータの書換えは消去制御ロジ
ック２１０によって「１」から「０」の一方向に限定し
ておき、かつ、一定回数の「０」から「１」への書換え
初期化を可能とする。この初期化可能回数をフューズメ
モリ２００等に可能しておく。初期化では、このメモリ
２００のデータを更新し、所定回数以上の初期化を制限
する。
Description
【０００１】
【産業上の利用分野】本発明はプリペイドカード等の情
報カード、詳しくは書換え可能な不揮発性半導体メモリ
を用いてその再使用を可能としたプリペイドカードに関
する。
報カード、詳しくは書換え可能な不揮発性半導体メモリ
を用いてその再使用を可能としたプリペイドカードに関
する。
【０００２】
【従来の技術】従来より、料金前払い式のプリペイドカ
ードとしては、磁気カードが主流となっている。磁気カ
ードはプラスチック等のカードの片面の一部に磁性体を
塗ったもので、この磁性体部分に情報を磁気的に記録し
たものである。しかし、磁気カードは、製造コストは低
いものの、偽造のためのコストも低く、偽造され易いと
いう欠点があった。そこで、偽造コストの高い、したが
って、偽造され難いものとして、ＩＣメモリカードがプ
リペイドカードとして利用されている。このＩＣメモリ
カードにあって情報を記録するメモリ部分（メモリセ
ル）は、書換え不能のフューズメモリで構成され、この
フューズの切断により使用度数をカウント、記録してい
る。
ードとしては、磁気カードが主流となっている。磁気カ
ードはプラスチック等のカードの片面の一部に磁性体を
塗ったもので、この磁性体部分に情報を磁気的に記録し
たものである。しかし、磁気カードは、製造コストは低
いものの、偽造のためのコストも低く、偽造され易いと
いう欠点があった。そこで、偽造コストの高い、したが
って、偽造され難いものとして、ＩＣメモリカードがプ
リペイドカードとして利用されている。このＩＣメモリ
カードにあって情報を記録するメモリ部分（メモリセ
ル）は、書換え不能のフューズメモリで構成され、この
フューズの切断により使用度数をカウント、記録してい
る。
【０００３】
【発明が解決しようとする課題】ところが、このような
ＩＣメモリカードをプリペイドカードとして使用する
と、このカードは再使用ができないため、使い捨てとな
り、資源保護、環境汚染の点から好ましいものではなか
った。また、再使用しないためプリペイドカード自体の
製造コストが高いものとなっていた。
ＩＣメモリカードをプリペイドカードとして使用する
と、このカードは再使用ができないため、使い捨てとな
り、資源保護、環境汚染の点から好ましいものではなか
った。また、再使用しないためプリペイドカード自体の
製造コストが高いものとなっていた。
【０００４】
【発明の目的】そこで、本発明は、再使用に供すること
ができ、かつ、不正使用を防止した新しいタイプの情報
カードを提供することを、その目的としている。
ができ、かつ、不正使用を防止した新しいタイプの情報
カードを提供することを、その目的としている。
【０００５】
【課題を解決するための手段】請求項１に記載の発明
は、複数のメモリセルに格納したデータの書換えが可能
な不揮発性半導体メモリで形成されたユーザメモリと、
このユーザメモリの複数のメモリセルのデータについて
書換えを可能とする書換え手段と、正当使用者を示す鍵
を格納するキー格納手段と、入力した鍵がこのキー格納
手段に格納した鍵と合致した場合、上記書換え手段によ
るデータの書換えを許容する照合手段と、を備えた情報
カードである。
は、複数のメモリセルに格納したデータの書換えが可能
な不揮発性半導体メモリで形成されたユーザメモリと、
このユーザメモリの複数のメモリセルのデータについて
書換えを可能とする書換え手段と、正当使用者を示す鍵
を格納するキー格納手段と、入力した鍵がこのキー格納
手段に格納した鍵と合致した場合、上記書換え手段によ
るデータの書換えを許容する照合手段と、を備えた情報
カードである。
【０００６】請求項２に記載の発明は、上記書換え手段
は、上記ユーザメモリのデータの初期化を可能とする初
期化手段と、この初期化手段による初期化可能回数を制
限する初期化制御手段とを含むとともに、上記照合手段
は、入力した鍵が上記キー格納手段に格納した鍵と合致
した場合、この初期化手段による初期化を許容する情報
カードである。
は、上記ユーザメモリのデータの初期化を可能とする初
期化手段と、この初期化手段による初期化可能回数を制
限する初期化制御手段とを含むとともに、上記照合手段
は、入力した鍵が上記キー格納手段に格納した鍵と合致
した場合、この初期化手段による初期化を許容する情報
カードである。
【０００７】また、請求項３に記載した発明は、上記キ
ー格納手段および初期化制御手段はワイヤードロジック
で構成した請求項２に記載の情報カードである。
ー格納手段および初期化制御手段はワイヤードロジック
で構成した請求項２に記載の情報カードである。
【０００８】
【作用】請求項１〜請求項３に記載の情報カードでは、
ユーザメモリには発行当初は例えば前払い料金に対応す
るサービス単位（電話の度数等）が記録されている。こ
の情報カードを使用しサービス等を受けると、その受け
たサービスに対応したサービス単位のデータがユーザメ
モリから消去される。すなわち、ユーザメモリのメモリ
セルのデータは例えば「１」から「０」に書き換えられ
るものである。また、例えば予め記録した全てのデータ
が書き換えられる（消去される）と、このユーザメモリ
を初期化することができる。初期化は全てのメモリセル
について再び「１」を格納しておくものである。この初
期化によりこのユーザメモリを再使用可能とするもので
ある。
ユーザメモリには発行当初は例えば前払い料金に対応す
るサービス単位（電話の度数等）が記録されている。こ
の情報カードを使用しサービス等を受けると、その受け
たサービスに対応したサービス単位のデータがユーザメ
モリから消去される。すなわち、ユーザメモリのメモリ
セルのデータは例えば「１」から「０」に書き換えられ
るものである。また、例えば予め記録した全てのデータ
が書き換えられる（消去される）と、このユーザメモリ
を初期化することができる。初期化は全てのメモリセル
について再び「１」を格納しておくものである。この初
期化によりこのユーザメモリを再使用可能とするもので
ある。
【０００９】以上の場合において、この情報カードでは
無権限者による不正使用を防止している。すなわち、情
報カードの使用に際して鍵の入力を求め、この入力され
た鍵が、格納された鍵に合致している場合のみ、データ
の書換え、例えばユーザメモリのデータの初期化を許容
する。さらに、正当権限者であっても、その初期化回数
を制限し、不正使用の原因を未然に排除している。特に
その一部にワイヤードロジックを用いて回路を構成し初
期化回数の制御を行うと、無制限に初期化して使用する
という不正使用の可能性を完全に排除することができ
る。
無権限者による不正使用を防止している。すなわち、情
報カードの使用に際して鍵の入力を求め、この入力され
た鍵が、格納された鍵に合致している場合のみ、データ
の書換え、例えばユーザメモリのデータの初期化を許容
する。さらに、正当権限者であっても、その初期化回数
を制限し、不正使用の原因を未然に排除している。特に
その一部にワイヤードロジックを用いて回路を構成し初
期化回数の制御を行うと、無制限に初期化して使用する
という不正使用の可能性を完全に排除することができ
る。
【００１０】
【実施例】以下、本発明の一実施例を図面を参照して説
明する。図１〜図４は一実施例に係る情報カードとして
のプリペイドカードを説明するためのものである。この
プリペイドカードはプラスチックのカード基材にＩＣチ
ップを搭載して構成されるものである。ＩＣチップに
は、図１に示すように、例えばフラッシュメモリで構成
されるメモリアレイ（ユーザメモリ）１００と、このメ
モリアレイ１００の複数のメモリセルに対して書き込
み、消去等を制御するためのワイヤードロジック等が搭
載されている。
明する。図１〜図４は一実施例に係る情報カードとして
のプリペイドカードを説明するためのものである。この
プリペイドカードはプラスチックのカード基材にＩＣチ
ップを搭載して構成されるものである。ＩＣチップに
は、図１に示すように、例えばフラッシュメモリで構成
されるメモリアレイ（ユーザメモリ）１００と、このメ
モリアレイ１００の複数のメモリセルに対して書き込
み、消去等を制御するためのワイヤードロジック等が搭
載されている。
【００１１】クロックジェネレータ１０は、外部から入
力される同期用クロックに基づいて内部クロックｆｃを
生成している。コマンドデコーダ２０は、外部からのコ
マンド（図４はコマンドのブロック構造を示す）を、内
部クロックｆｃを利用して取り込んでいる。コマンドデ
コーダ２０は、このコマンドに応じて消去制御ロジック
２１０、読出／書込ロジック１１０、照合制御ロジック
１５０に対してイレース（消去）信号、リード／ライト
（読み出し／書き込み）信号、ベリファイ（照合）信号
をそれぞれ出力するものである。コマンドデコーダ２０
からの出力信号により、メモリアレイ１００の各メモリ
セルに対してそのデータの読み出し、書き込み、また
は、消去を行う構成である。また、ベリファイ信号によ
りキー格納メモリ１６０に格納した正当使用者を示す鍵
に、入力した鍵を照合するものである。
力される同期用クロックに基づいて内部クロックｆｃを
生成している。コマンドデコーダ２０は、外部からのコ
マンド（図４はコマンドのブロック構造を示す）を、内
部クロックｆｃを利用して取り込んでいる。コマンドデ
コーダ２０は、このコマンドに応じて消去制御ロジック
２１０、読出／書込ロジック１１０、照合制御ロジック
１５０に対してイレース（消去）信号、リード／ライト
（読み出し／書き込み）信号、ベリファイ（照合）信号
をそれぞれ出力するものである。コマンドデコーダ２０
からの出力信号により、メモリアレイ１００の各メモリ
セルに対してそのデータの読み出し、書き込み、また
は、消去を行う構成である。また、ベリファイ信号によ
りキー格納メモリ１６０に格納した正当使用者を示す鍵
に、入力した鍵を照合するものである。
【００１２】メモリアレイ１００はユーザ用のデータメ
モリとして使用されるものであって、例えばフラッシュ
タイプの不揮発性メモリで構成されて、所定数のメモリ
セルが初期値「１」にセットされている（この「１」に
セットされたメモリセルの数が例えばこのカードで使用
可能な電話の度数に相当する）。なお、そのメモリアレ
イ１００へのアクセスは、アドレス制御を行うアドレス
デコーダ１２０およびデータ制御を行うデータレジスタ
１３０を介して行われる。１４０はデータの出力を行う
アウトプットバッファであって、このアウトプットバッ
ファ１４０はデータレジスタ１３０を介してメモリアレ
イ１００に接続されている。例えばカードリーダ（電話
機等）に出力するデータをいったんバッファリングする
ものである。
モリとして使用されるものであって、例えばフラッシュ
タイプの不揮発性メモリで構成されて、所定数のメモリ
セルが初期値「１」にセットされている（この「１」に
セットされたメモリセルの数が例えばこのカードで使用
可能な電話の度数に相当する）。なお、そのメモリアレ
イ１００へのアクセスは、アドレス制御を行うアドレス
デコーダ１２０およびデータ制御を行うデータレジスタ
１３０を介して行われる。１４０はデータの出力を行う
アウトプットバッファであって、このアウトプットバッ
ファ１４０はデータレジスタ１３０を介してメモリアレ
イ１００に接続されている。例えばカードリーダ（電話
機等）に出力するデータをいったんバッファリングする
ものである。
【００１３】読出／書込制御ロジック１１０は、外部命
令に応じてメモリアレイ１００の各メモリセルについて
のデータの読み出し／書き込みの制御を行う。すなわ
ち、読出／書込制御ロジック１１０は、データの読み出
し／書き込みのタイミング制御およびＶpp制御を行う回
路である。
令に応じてメモリアレイ１００の各メモリセルについて
のデータの読み出し／書き込みの制御を行う。すなわ
ち、読出／書込制御ロジック１１０は、データの読み出
し／書き込みのタイミング制御およびＶpp制御を行う回
路である。
【００１４】以下、図２を参照して消去制御ロジック２
１０を説明する。消去制御ロジック２１０は、〜か
ら構成されており、メモリアレイ１００の消去可能回数
（初期化回数）を制御している。
１０を説明する。消去制御ロジック２１０は、〜か
ら構成されており、メモリアレイ１００の消去可能回数
（初期化回数）を制御している。
【００１５】タイミング制御回路２１２は、バイナリ
アップカウンタ、コンパレータ等から構成されている。
バイナリアップカウンタは、ＣＲタイマまたはクロック
ジェネレータ１０で生成される内部クロックｆｃをカウ
ントする。コンパレータは、バイナリアップカウンタの
カウンタ値を所定値と比較し、所定のタイミングを生成
する。なお、タイミング制御回路２１２の信号線Ｃ0，
Ｃ1には、ＥＰＲＯＭ２００のＯＥ，ＷＥの各端子がそ
れぞれ接続されている。信号線Ｃ2の信号はＥＰＲＯＭ
２００のデータをシフトレジスタ２１１に取り込む際の
制御信号である。同じく信号線Ｃ3からの出力は、シフ
トレジスタ２１１の内容を右シフトし、格納値を２倍に
するための制御信号である。信号線Ｃ2，Ｃ3の信号はそ
れぞれ立ち下がりエッジで有効なものである（図３参
照）。
アップカウンタ、コンパレータ等から構成されている。
バイナリアップカウンタは、ＣＲタイマまたはクロック
ジェネレータ１０で生成される内部クロックｆｃをカウ
ントする。コンパレータは、バイナリアップカウンタの
カウンタ値を所定値と比較し、所定のタイミングを生成
する。なお、タイミング制御回路２１２の信号線Ｃ0，
Ｃ1には、ＥＰＲＯＭ２００のＯＥ，ＷＥの各端子がそ
れぞれ接続されている。信号線Ｃ2の信号はＥＰＲＯＭ
２００のデータをシフトレジスタ２１１に取り込む際の
制御信号である。同じく信号線Ｃ3からの出力は、シフ
トレジスタ２１１の内容を右シフトし、格納値を２倍に
するための制御信号である。信号線Ｃ2，Ｃ3の信号はそ
れぞれ立ち下がりエッジで有効なものである（図３参
照）。
【００１６】シフトレジスタ２１１は、ＥＰＲＯＭ２
００（フューズメモリで構成しても良い）に接続されて
いる。シフトレジスタ２１１はＥＰＲＯＭ２００の出力
値を２倍にするものである。シフトレジスタ２１１は
（ｎ＋１）ビット構成、ＥＰＲＯＭ２００はｎビット構
成である。
００（フューズメモリで構成しても良い）に接続されて
いる。シフトレジスタ２１１はＥＰＲＯＭ２００の出力
値を２倍にするものである。シフトレジスタ２１１は
（ｎ＋１）ビット構成、ＥＰＲＯＭ２００はｎビット構
成である。
【００１７】このＥＰＲＯＭ２００は、初期化（消去）
回数を示すカウンタとして機能するもので、メモリアレ
イ１００の全データの消去可能回数（初期化可能回数）
を示すデータが格納されるものである。なお、メモリア
レイ１００の各メモリセルの初期値は「１」としてい
る。なお、このＥＰＲＯＭ２００は外部から直接のアク
セスが不可能に構成されている。
回数を示すカウンタとして機能するもので、メモリアレ
イ１００の全データの消去可能回数（初期化可能回数）
を示すデータが格納されるものである。なお、メモリア
レイ１００の各メモリセルの初期値は「１」としてい
る。なお、このＥＰＲＯＭ２００は外部から直接のアク
セスが不可能に構成されている。
【００１８】ＯＲゲート２１３は、ＥＰＲＯＭ２００
の全データビットに接続されている。すなわち、ＥＰＲ
ＯＭ２００の入出力信号線Ｄ1〜Ｄnが入力としてこのＯ
Ｒゲート２１３に接続されており、その出力はＡＮＤゲ
ート２１４に入力されている。また、上記シフトレジス
タ２１１の入出力Ｄ1〜Ｄnは、ＥＰＲＯＭ２００の出力
Ｄ1〜Ｄnにそれぞれ付加されている。
の全データビットに接続されている。すなわち、ＥＰＲ
ＯＭ２００の入出力信号線Ｄ1〜Ｄnが入力としてこのＯ
Ｒゲート２１３に接続されており、その出力はＡＮＤゲ
ート２１４に入力されている。また、上記シフトレジス
タ２１１の入出力Ｄ1〜Ｄnは、ＥＰＲＯＭ２００の出力
Ｄ1〜Ｄnにそれぞれ付加されている。
【００１９】ＡＮＤゲート２１４は、ＯＲゲート２１
３の出力と、タイミング制御回路２１２からの出力Ｃ0
の反転出力と、照合制御ロジック１５０からの書換え
（消去）許容信号ＥＮを入力としている。ＡＮＤゲート
２１４の出力信号は、アドレスデコーダ１２０に入力さ
れる制御信号ＥＲＳであって、この制御信号ＥＲＳ＝
「Ｌ」の場合は、メモリアレイ１００に対するデータの
消去を禁止し、ＥＲＳ＝「Ｈ」の場合は、データの消去
を許容、指示する。
３の出力と、タイミング制御回路２１２からの出力Ｃ0
の反転出力と、照合制御ロジック１５０からの書換え
（消去）許容信号ＥＮを入力としている。ＡＮＤゲート
２１４の出力信号は、アドレスデコーダ１２０に入力さ
れる制御信号ＥＲＳであって、この制御信号ＥＲＳ＝
「Ｌ」の場合は、メモリアレイ１００に対するデータの
消去を禁止し、ＥＲＳ＝「Ｈ」の場合は、データの消去
を許容、指示する。
【００２０】照合制御ロジック回路１５０は、ベリファ
イコマンドにより、正当使用者を示す鍵と、入力された
鍵とを照合し、一致した場合は書換え（消去）許容信号
ＥＮを、消去制御ロジック回路２１０（上記ＡＮＤゲー
ト２１４）に出力する構成である。正当使用者を示す鍵
は、該チップのメモリの一部（キー格納手段）１６０に
格納してある。したがって、この書換え許容信号ＥＮの
入力があって、始めてデータ（メモリアレイ１００のデ
ータ、ＥＰＲＯＭ２００の初期化回数データ）の書換え
が可能となる構成である。
イコマンドにより、正当使用者を示す鍵と、入力された
鍵とを照合し、一致した場合は書換え（消去）許容信号
ＥＮを、消去制御ロジック回路２１０（上記ＡＮＤゲー
ト２１４）に出力する構成である。正当使用者を示す鍵
は、該チップのメモリの一部（キー格納手段）１６０に
格納してある。したがって、この書換え許容信号ＥＮの
入力があって、始めてデータ（メモリアレイ１００のデ
ータ、ＥＰＲＯＭ２００の初期化回数データ）の書換え
が可能となる構成である。
【００２１】以下、プリペイドカードでのデータの書換
えについて説明する。このプリペイドカードにあって
は、外部（カードライタ等）から消去命令（メモリアレ
イ１００の初期化命令）を受信すると、消去可能か否か
をチェックし、消去が可能であれば実行し、不可能であ
れば実行しない。また、消去（初期化）が終了すると、
消去可能回数を示すデータを更新する（ビット単位でデ
クリメントする）。なお、メモリアレイ１００の初期化
は規定した数のメモリセルをすべて初期値「１」に書き
換えるものである。すなわち、５０度数のテレホンカー
ドであれば初期化により改めて５０度数の使用が可能と
なるものである。そして、上記書換えにあってのチェッ
クは、使用者が外部から鍵を入力し、この鍵を格納した
鍵と照合する。照合の結果、鍵が一致すれば、初期化を
可能とする。
えについて説明する。このプリペイドカードにあって
は、外部（カードライタ等）から消去命令（メモリアレ
イ１００の初期化命令）を受信すると、消去可能か否か
をチェックし、消去が可能であれば実行し、不可能であ
れば実行しない。また、消去（初期化）が終了すると、
消去可能回数を示すデータを更新する（ビット単位でデ
クリメントする）。なお、メモリアレイ１００の初期化
は規定した数のメモリセルをすべて初期値「１」に書き
換えるものである。すなわち、５０度数のテレホンカー
ドであれば初期化により改めて５０度数の使用が可能と
なるものである。そして、上記書換えにあってのチェッ
クは、使用者が外部から鍵を入力し、この鍵を格納した
鍵と照合する。照合の結果、鍵が一致すれば、初期化を
可能とする。
【００２２】詳しくは、まず、コマンドデコーダ２０は
命令コード（図４）を解読する。鍵の照合を求めるコマ
ンド（＄０４，＄０８）では鍵入力を待つ。鍵入力があ
れば、入力された鍵を、キー格納手段１６０に格納した
鍵と、照合する（照合制御ロジック１５０）。鍵が一致
して始めて以下の処理が可能となる。鍵入力がない場合
はこの入力を待つこととなる。
命令コード（図４）を解読する。鍵の照合を求めるコマ
ンド（＄０４，＄０８）では鍵入力を待つ。鍵入力があ
れば、入力された鍵を、キー格納手段１６０に格納した
鍵と、照合する（照合制御ロジック１５０）。鍵が一致
して始めて以下の処理が可能となる。鍵入力がない場合
はこの入力を待つこととなる。
【００２３】そして、正当使用者による場合、入力コマ
ンドをコマンドデコーダ２０で解読し、消去命令（初期
化命令）であればこれを消去制御ロジック２１０に渡
す。これを受けて、タイミング制御回路２１２は、Ｃ0
＝「Ｌ」，Ｃ1＝「Ｈ」として、ＥＰＲＯＭ２００のデ
ータ（初期化可能回数を示すデータ）の読み出しを行
う。図３のはこの時点を示す。したがって、メモリア
レイ１００のデータの消去が開始されることとなる。
ンドをコマンドデコーダ２０で解読し、消去命令（初期
化命令）であればこれを消去制御ロジック２１０に渡
す。これを受けて、タイミング制御回路２１２は、Ｃ0
＝「Ｌ」，Ｃ1＝「Ｈ」として、ＥＰＲＯＭ２００のデ
ータ（初期化可能回数を示すデータ）の読み出しを行
う。図３のはこの時点を示す。したがって、メモリア
レイ１００のデータの消去が開始されることとなる。
【００２４】次に、タイミング制御回路２１２はＣ2に
ＥＰＲＯＭ２００のデータ取り込み用の信号を出力す
る。この時点がである。なお、これと並行してＥＰＲ
ＯＭ２００のデータはＯＲゲート２１３に入力されてい
る。すなわち、消去制御信号ＥＲＳを次表のように制御
し、メモリアレイ１００のデータの消去を実行する。な
お、ここではｎ（初期化可能回数）＝３とした。
ＥＰＲＯＭ２００のデータ取り込み用の信号を出力す
る。この時点がである。なお、これと並行してＥＰＲ
ＯＭ２００のデータはＯＲゲート２１３に入力されてい
る。すなわち、消去制御信号ＥＲＳを次表のように制御
し、メモリアレイ１００のデータの消去を実行する。な
お、ここではｎ（初期化可能回数）＝３とした。
【００２５】この後、メモリアレイ１００のデータの消
去が終了したら、または、終了したと思われる時点で
（図３の）、タイミング制御回路２１２は、Ｃ0を
「Ｈ」とし、メモリアレイ１００のデータの消去を終了
する（）。次に、Ｃ3にＥＰＲＯＭ２００のデータシ
フト用の信号を出力し、２倍出力がＥＰＲＯＭ２００に
与えられた時点でＣ1＝「Ｌ」とし（）、そのデータ
（ｎ）を更新する。
去が終了したら、または、終了したと思われる時点で
（図３の）、タイミング制御回路２１２は、Ｃ0を
「Ｈ」とし、メモリアレイ１００のデータの消去を終了
する（）。次に、Ｃ3にＥＰＲＯＭ２００のデータシ
フト用の信号を出力し、２倍出力がＥＰＲＯＭ２００に
与えられた時点でＣ1＝「Ｌ」とし（）、そのデータ
（ｎ）を更新する。
【００２６】
【００２７】上記表からも明かなように３回目以降の消
去命令では、ＥＰＲＯＭ２００のデータｂ0（Ｄ1），ｂ
1（Ｄ2），ｂ2（Ｄ3）がすべて「０」であってＯＲゲー
ト２１３が「Ｌ」で、かつ、ＥＮが「１」であっても、
ＥＲＳ＝「Ｌ」となる。この結果、この消去命令（初期
化命令）は認められず、実行されない。すなわち、ＥＰ
ＲＯＭ２００の全てのデータ（メモリセル）が「０」の
場合はＥＲＳは「Ｌ」であり、その一つでも「１」の場
合はＥＲＳは「Ｈ」となり得る。なお、ＥＮが「０」の
場合はＡＮＤゲート２１４の出力（ＥＲＳ）は常に
「Ｌ」であり、データの消去は禁止されている。
去命令では、ＥＰＲＯＭ２００のデータｂ0（Ｄ1），ｂ
1（Ｄ2），ｂ2（Ｄ3）がすべて「０」であってＯＲゲー
ト２１３が「Ｌ」で、かつ、ＥＮが「１」であっても、
ＥＲＳ＝「Ｌ」となる。この結果、この消去命令（初期
化命令）は認められず、実行されない。すなわち、ＥＰ
ＲＯＭ２００の全てのデータ（メモリセル）が「０」の
場合はＥＲＳは「Ｌ」であり、その一つでも「１」の場
合はＥＲＳは「Ｈ」となり得る。なお、ＥＮが「０」の
場合はＡＮＤゲート２１４の出力（ＥＲＳ）は常に
「Ｌ」であり、データの消去は禁止されている。
【００２８】
【発明の効果】本発明は、再使用を可能とし、かつ、一
定回数以上の再使用（不正使用）を防止することによ
り、環境汚染の虞もなく、偽造を防止した安価な情報カ
ードを得ることができる。また、無権限者によるデータ
の書換え、例えばデータの初期化を禁止してその不正使
用を完全に排除している。
定回数以上の再使用（不正使用）を防止することによ
り、環境汚染の虞もなく、偽造を防止した安価な情報カ
ードを得ることができる。また、無権限者によるデータ
の書換え、例えばデータの初期化を禁止してその不正使
用を完全に排除している。
【図１】本発明の一実施例に係るプリペイドカードの概
略構成を示すブロック図である。
略構成を示すブロック図である。
【図２】本発明の一実施例に係る消去制御ロジックの構
成を示す回路図である。
成を示す回路図である。
【図３】本発明の一実施例に係るプリペイドカードでの
処理シーケンスを説明するためのタイミングチャートで
ある。
処理シーケンスを説明するためのタイミングチャートで
ある。
【図４】本発明の一実施例に係るコマンドのデータ構造
を示す図である。
を示す図である。
１００ メモリアレイ（ユーザメモリ） １１０ 読出／書込制御ロジック（書換え手段，初期化
手段） １５０ 照合制御ロジック（照合手段） １６０ キー格納手段 ２１０ 消去制御ロジック（初期化手段，初期化制御手
段） ２００ ＥＰＲＯＭ（初期化制御手段）
手段） １５０ 照合制御ロジック（照合手段） １６０ キー格納手段 ２１０ 消去制御ロジック（初期化手段，初期化制御手
段） ２００ ＥＰＲＯＭ（初期化制御手段）
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｇ０６Ｋ 19/00 Ｇ０７Ｆ 7/08 Ｇ１１Ｃ 16/06 Ｇ０７Ｆ 7/08 Ａ Ｇ１１Ｃ 17/00 ３０９ Ｆ
Claims (3)
- 【請求項１】 複数のメモリセルに格納したデータの書
換えが可能な不揮発性半導体メモリで形成されたユーザ
メモリと、 このユーザメモリの複数のメモリセルのデータについて
書換えを可能とする書換え手段と、 正当使用者を示す鍵を格納するキー格納手段と、 入力した鍵がこのキー格納手段に格納した鍵と合致した
場合、上記書換え手段によるデータの書換えを許容する
照合手段とを備えたことを特徴とする情報カード。 - 【請求項２】 上記書換え手段は、上記ユーザメモリの
データの初期化を可能とする初期化手段と、 この初期化手段による初期化可能回数を制限する初期化
制御手段とを含むとともに、 上記照合手段は、入力した鍵が上記キー格納手段に格納
した鍵と合致した場合、この初期化手段による初期化を
許容する請求項１に記載の情報カード。 - 【請求項３】 上記キー格納手段および初期化制御手段
はワイヤードロジックで構成した請求項２に記載の情報
カード。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26841993A JPH07105335A (ja) | 1993-09-30 | 1993-09-30 | 情報カード |
| AU74346/94A AU7434694A (en) | 1993-09-30 | 1994-09-29 | Memory card |
| US08/314,629 US5504701A (en) | 1993-09-30 | 1994-09-29 | Memory card |
| EP94115374A EP0646892A3 (en) | 1993-09-30 | 1994-09-29 | Memory card. |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26841993A JPH07105335A (ja) | 1993-09-30 | 1993-09-30 | 情報カード |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07105335A true JPH07105335A (ja) | 1995-04-21 |
Family
ID=17458229
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26841993A Pending JPH07105335A (ja) | 1993-09-30 | 1993-09-30 | 情報カード |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07105335A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1998036377A1 (fr) * | 1997-02-13 | 1998-08-20 | Rohm Co., Ltd. | Element de stockage d'unite de message portable et son procede d'utilisation |
| GB2411261A (en) * | 2004-02-20 | 2005-08-24 | Hewlett Packard Development Co | Standalone memory device for limiting content download |
-
1993
- 1993-09-30 JP JP26841993A patent/JPH07105335A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1998036377A1 (fr) * | 1997-02-13 | 1998-08-20 | Rohm Co., Ltd. | Element de stockage d'unite de message portable et son procede d'utilisation |
| GB2411261A (en) * | 2004-02-20 | 2005-08-24 | Hewlett Packard Development Co | Standalone memory device for limiting content download |
| GB2411261B (en) * | 2004-02-20 | 2007-07-11 | Hewlett Packard Development Co | Standalone memory device and system and method using such device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| RU2214008C2 (ru) | Защищенная память с множеством уровней защиты | |
| US4442345A (en) | Apparatus for and method of recycling recording carriers, such as credit cards, including non-volatile erasable memories for identification data | |
| US6094724A (en) | Secure memory having anti-wire tapping | |
| US5504701A (en) | Memory card | |
| KR100205740B1 (ko) | 복수의 마이크로 프로세서들간에 애플리케이션 데이터 및 절차들을 공유하기 위한 보안성 애플리케이션 카드 | |
| JP4163264B2 (ja) | スマートカード | |
| JP2623332B2 (ja) | Ｉｃカード及びその動作プログラム書込み方法 | |
| US20020089890A1 (en) | Memory device and method for accessing a memory | |
| CN101645046A (zh) | 一次性可编程存储器仿真 | |
| JPS62190584A (ja) | 携帯可能電子装置 | |
| US20040186947A1 (en) | Access control system for nonvolatile memory | |
| JPH07105335A (ja) | 情報カード | |
| JPH08110937A (ja) | 携帯可能なデータ担体 | |
| JPH07105336A (ja) | 情報カード | |
| JP3302348B2 (ja) | 携帯可能電子装置およびキー照合方法 | |
| JPH01263892A (ja) | 携帯可能電子装置 | |
| JPH0682344B2 (ja) | Ｉｃカ−ド | |
| JPH07105334A (ja) | 情報カード | |
| JPS6215686A (ja) | 使用者メモリの釈放方法および装置 | |
| JP2609645B2 (ja) | 携帯可能電子装置 | |
| JPH03296842A (ja) | データ書き込み方法およびｉｃカード | |
| JP2000259801A (ja) | 初期化機能付きｉｃカード用メモリ装置 | |
| JP2683341B2 (ja) | Ｉｃカード | |
| US20060282683A1 (en) | Flash array read, erase, and program security | |
| JPS63301389A (ja) | Ｉｃカ−ド |