JPH07105347A - イメージデータ高速処理装置 - Google Patents
イメージデータ高速処理装置Info
- Publication number
- JPH07105347A JPH07105347A JP5250256A JP25025693A JPH07105347A JP H07105347 A JPH07105347 A JP H07105347A JP 5250256 A JP5250256 A JP 5250256A JP 25025693 A JP25025693 A JP 25025693A JP H07105347 A JPH07105347 A JP H07105347A
- Authority
- JP
- Japan
- Prior art keywords
- data
- memory
- cross
- call memory
- cross call
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Image Input (AREA)
- Image Processing (AREA)
- Editing Of Facsimile Originals (AREA)
Abstract
(57)【要約】
【目的】 本発明は、イメージデータ高速処理装置に関
し、複数のクロスコールメモリを用意し、伸張済データ
をクロスコールメモリのある領域に書き込むおよび他の
領域からビットマップメモリに移動すると共に、他のク
ロスコールメモリ７のある領域から伸張済データを読み
出して回転して他の領域に書き込む３つを同時並列に実
行し、データの伸張・回転・移動処理の高速化を図るこ
とを目的とする。 【構成】 伸張回路５がイメージバス９を介して伸張デ
ータをクロスコールメモリ７のある領域に書き込むと共
にこのクロスコールメモリ７の他の領域から移動用素子
８がデータを読み出してイメージバス９を介してビット
メップメモリ１０に移動し、および他のクロスコールメ
モリ７をシステムバス１に接続し、回転用素子３がデー
タをある領域から読み出して回転して他の領域に書き込
む、３つの動作を同時並列に実行するように構成する。
し、複数のクロスコールメモリを用意し、伸張済データ
をクロスコールメモリのある領域に書き込むおよび他の
領域からビットマップメモリに移動すると共に、他のク
ロスコールメモリ７のある領域から伸張済データを読み
出して回転して他の領域に書き込む３つを同時並列に実
行し、データの伸張・回転・移動処理の高速化を図るこ
とを目的とする。 【構成】 伸張回路５がイメージバス９を介して伸張デ
ータをクロスコールメモリ７のある領域に書き込むと共
にこのクロスコールメモリ７の他の領域から移動用素子
８がデータを読み出してイメージバス９を介してビット
メップメモリ１０に移動し、および他のクロスコールメ
モリ７をシステムバス１に接続し、回転用素子３がデー
タをある領域から読み出して回転して他の領域に書き込
む、３つの動作を同時並列に実行するように構成する。
Description
【０００１】
【産業上の利用分野】本発明は、イメージデータを伸張
・回転処理してビットマップメモリに移動するイメージ
データ高速処理装置に関するものである。
・回転処理してビットマップメモリに移動するイメージ
データ高速処理装置に関するものである。
【０００２】
【従来の技術】従来のイメージデータ処理装置、例えば
図５に示すような構成を持つ装置は、イメージデータを
複数ラインを１ブロックとしてシステムバス２１経由で
圧縮・伸張回路２５に転送して伸張し、イメージバス２
９を経由してクロスコールメモリ２７に書き込む。その
後、クロスコールメモリ２７上のデータをイメージバス
２９経由でビットマップメモリ３０へ移動・回転用素子
２８によって移動する。このビットマップメモリ３０へ
データを移動させるとき、併せて回転を行なう場合、回
転しない場合に比べて約８倍の時間がかかる。例えばク
ロスコールメモリ２７の上半分と下半分に分割して使用
する場合、上半分にイメージデータの圧縮・伸張回路２
５からの伸張済データを書き込み、下半分に既に書き込
まれている伸張済データをビットマップメモリ３０へ移
動させる。このとき、イメージデータを伸張する圧縮・
伸張回路２５がクロスコールメモリ２７の上半分のブロ
ックを伸張する時間に比べ、ビットマップメモリ３０へ
データを移動する時間の方が長いため、後者の処理終了
を待つ。その後、下半分に圧縮・伸張回路２５が伸張済
データを書き込み、上半分の伸張済データをビットマッ
プデータ３０へ移動する。これを繰り返し、イメージデ
ータをビットマップメモリ３０に書き込んで表示する。
図５に示すような構成を持つ装置は、イメージデータを
複数ラインを１ブロックとしてシステムバス２１経由で
圧縮・伸張回路２５に転送して伸張し、イメージバス２
９を経由してクロスコールメモリ２７に書き込む。その
後、クロスコールメモリ２７上のデータをイメージバス
２９経由でビットマップメモリ３０へ移動・回転用素子
２８によって移動する。このビットマップメモリ３０へ
データを移動させるとき、併せて回転を行なう場合、回
転しない場合に比べて約８倍の時間がかかる。例えばク
ロスコールメモリ２７の上半分と下半分に分割して使用
する場合、上半分にイメージデータの圧縮・伸張回路２
５からの伸張済データを書き込み、下半分に既に書き込
まれている伸張済データをビットマップメモリ３０へ移
動させる。このとき、イメージデータを伸張する圧縮・
伸張回路２５がクロスコールメモリ２７の上半分のブロ
ックを伸張する時間に比べ、ビットマップメモリ３０へ
データを移動する時間の方が長いため、後者の処理終了
を待つ。その後、下半分に圧縮・伸張回路２５が伸張済
データを書き込み、上半分の伸張済データをビットマッ
プデータ３０へ移動する。これを繰り返し、イメージデ
ータをビットマップメモリ３０に書き込んで表示する。
【０００３】
【発明が解決しようとする課題】上述したように、圧縮
・伸張回路２５が１ブロック分のデータの伸張処理を終
わってクロスコールメモリ２７に書き込みを終了して
も、クロスコールメモリ２７からビットマップメモリ３
０へのデータの移動を待たなければならない。特に、ク
ロスコールメモリ２７からビットマップメモリ３０へデ
ータを回転・移動する場合、更に待時間が長くなり、全
体の処理にも時間がかかってしまうという問題があっ
た。また、クロスコールメモリ２７を２つ有しても一方
しか使用できず、更にシステムバス２１およびイメージ
バス２９が空いている状態であっても処理を並行して行
なうことができないという問題があった。
・伸張回路２５が１ブロック分のデータの伸張処理を終
わってクロスコールメモリ２７に書き込みを終了して
も、クロスコールメモリ２７からビットマップメモリ３
０へのデータの移動を待たなければならない。特に、ク
ロスコールメモリ２７からビットマップメモリ３０へデ
ータを回転・移動する場合、更に待時間が長くなり、全
体の処理にも時間がかかってしまうという問題があっ
た。また、クロスコールメモリ２７を２つ有しても一方
しか使用できず、更にシステムバス２１およびイメージ
バス２９が空いている状態であっても処理を並行して行
なうことができないという問題があった。
【０００４】本発明は、これらの問題を解決するため、
複数例えば２つのクロスコールメモリを用意し、データ
を伸張した伸張済データを１つのクロスコールメモリの
ある領域（例えば半分）に書き込むおよび他の領域（例
えば他の半分）からビットマップメモリに移動すると共
に、他のクロスコールメモリ７のある領域（例えば半
分）から伸張済データを読み出して回転して他の領域
（例えば他の半分）に書き込む３つを同時並列に実行
し、データの伸張・回転・移動処理の高速化を図ること
を目的としている。
複数例えば２つのクロスコールメモリを用意し、データ
を伸張した伸張済データを１つのクロスコールメモリの
ある領域（例えば半分）に書き込むおよび他の領域（例
えば他の半分）からビットマップメモリに移動すると共
に、他のクロスコールメモリ７のある領域（例えば半
分）から伸張済データを読み出して回転して他の領域
（例えば他の半分）に書き込む３つを同時並列に実行
し、データの伸張・回転・移動処理の高速化を図ること
を目的としている。
【０００５】
【課題を解決するための手段】図１は、本発明の原理構
成図を示す。図１において、伸張回路５は、システムバ
ス１からのデータを伸張してイメージバス９を介してク
ロスコールメモリ７に書き込むものである。
成図を示す。図１において、伸張回路５は、システムバ
ス１からのデータを伸張してイメージバス９を介してク
ロスコールメモリ７に書き込むものである。
【０００６】クロスコールメモリ７は、システムバス１
およびイメージバス９のいずれかに切り換えて接続する
ものである。回転用素子３は、システムバス１に接続
し、クロスコールメモリ７をシステムバス１に接続して
当該クロスコールメモリ７から読み出したデータを回転
して当該同一のクロスコールメモリ７の異なる領域に書
き込むものである。
およびイメージバス９のいずれかに切り換えて接続する
ものである。回転用素子３は、システムバス１に接続
し、クロスコールメモリ７をシステムバス１に接続して
当該クロスコールメモリ７から読み出したデータを回転
して当該同一のクロスコールメモリ７の異なる領域に書
き込むものである。
【０００７】移動用素子８は、イメージバス９に接続
し、クロスコールメモリ７をイメージバス９に接続して
当該クロスコールメモリ７から読み出したデータをビッ
トマップメモリ１０にビット対応で移動する形で書き込
むものである。
し、クロスコールメモリ７をイメージバス９に接続して
当該クロスコールメモリ７から読み出したデータをビッ
トマップメモリ１０にビット対応で移動する形で書き込
むものである。
【０００８】切替レジスタ６は、複数のクロスコールメ
モリ７毎にシステムバス１あるいはイメージバス９のい
ずれかに切り替えて接続する切替情報を保持するもので
ある。
モリ７毎にシステムバス１あるいはイメージバス９のい
ずれかに切り替えて接続する切替情報を保持するもので
ある。
【０００９】
【作用】本発明は、図１に示すように、伸張回路５が受
け取った圧縮データより伸張した伸張データをイメージ
バス９を介して１つのクロスコールメモリ７のある領域
に書き込むと共に移動用素子８がこの同一のクロスコー
ルメモリ７の他の領域からデータ（伸張・回転済）を読
み出してイメージバス９を介してビットメップメモリ１
０に移動する形で書き込む、および回転用素子７が他の
クロスコールメモリ７をシステムバス１に接続し、デー
タを読み出して回転して当該同一のクロスコールメモリ
７の他の領域に書き込むという、３つの動作を同時並列
に実行するようにしている。
け取った圧縮データより伸張した伸張データをイメージ
バス９を介して１つのクロスコールメモリ７のある領域
に書き込むと共に移動用素子８がこの同一のクロスコー
ルメモリ７の他の領域からデータ（伸張・回転済）を読
み出してイメージバス９を介してビットメップメモリ１
０に移動する形で書き込む、および回転用素子７が他の
クロスコールメモリ７をシステムバス１に接続し、デー
タを読み出して回転して当該同一のクロスコールメモリ
７の他の領域に書き込むという、３つの動作を同時並列
に実行するようにしている。
【００１０】これらの際に、切替レジスタ６に切替情報
をセットしてクロスコールメモリ７をシステムバス１あ
るいはイメージバス９のいずれかに切り替えて接続する
ようにしている。
をセットしてクロスコールメモリ７をシステムバス１あ
るいはイメージバス９のいずれかに切り替えて接続する
ようにしている。
【００１１】従って、複数のクロスコールメモリ７、例
えば２つのクロスコールメモリ７を用意し、データを伸
張した伸張済データを１つのクロスコールメモリ７の半
分に書き込むおよび他の半分からビットマップメモリ１
０に移動すると共に、他のクロスコールメモリ７の半分
から伸張済データを読み出して回転して他の半分に書き
込む３つを同時並列に実行することにより、データの伸
張・回転・移動処理の高速化を図ることが可能となる。
えば２つのクロスコールメモリ７を用意し、データを伸
張した伸張済データを１つのクロスコールメモリ７の半
分に書き込むおよび他の半分からビットマップメモリ１
０に移動すると共に、他のクロスコールメモリ７の半分
から伸張済データを読み出して回転して他の半分に書き
込む３つを同時並列に実行することにより、データの伸
張・回転・移動処理の高速化を図ることが可能となる。
【００１２】
【実施例】次に、図２から図４を用いて本発明の実施例
の構成および動作を順次詳細に説明する。
の構成および動作を順次詳細に説明する。
【００１３】図２は、本発明の１実施例構成図を示す。
図２において、システムバス１は、メインバッファ２、
ＣＰＵ４、および回転用素子３などを接続し、相互にデ
ータの授受を行なうためのバスである。
図２において、システムバス１は、メインバッファ２、
ＣＰＵ４、および回転用素子３などを接続し、相互にデ
ータの授受を行なうためのバスである。
【００１４】メインバッファ２は、各種データを格納す
るものであって、ここでは、圧縮データを格納するも
のである。このメインバッファ２から圧縮データを読
み出して圧縮・伸張回路５１に入力し、伸張させる。
るものであって、ここでは、圧縮データを格納するも
のである。このメインバッファ２から圧縮データを読
み出して圧縮・伸張回路５１に入力し、伸張させる。
【００１５】回転用素子３は、切替レジスタ６に接続情
報をセットしていずれかのクロスコールメモリ７をシス
テムバス１に接続した状態で、上半分からデータ（伸
張済データ）を読み出して、指示された回転を行った
後、下半分に書き込むものである。
報をセットしていずれかのクロスコールメモリ７をシス
テムバス１に接続した状態で、上半分からデータ（伸
張済データ）を読み出して、指示された回転を行った
後、下半分に書き込むものである。
【００１６】ＣＰＵ４は、全体を統括制御するものであ
る。圧縮・伸張回路５１は、圧縮データを伸張して
伸張済データを生成するものである。
る。圧縮・伸張回路５１は、圧縮データを伸張して
伸張済データを生成するものである。
【００１７】切替レジスタ６は、複数のクロスコールメ
モリ７をシステムバス１に接続あるいはイメージメモリ
９に接続のいずれかに切り替える接続情報を設定するも
のである。
モリ７をシステムバス１に接続あるいはイメージメモリ
９に接続のいずれかに切り替える接続情報を設定するも
のである。
【００１８】クロスコールメモリ７は、伸張済データ
および回転させたデータを書き込んだりなどするもので
ある。移動用素子８は、クロスコールメモリ７から読み
出したデータをイメージバス９を介してビットマップメ
モリ１０にビット対応で書き込み、移動させるものであ
る。
および回転させたデータを書き込んだりなどするもので
ある。移動用素子８は、クロスコールメモリ７から読み
出したデータをイメージバス９を介してビットマップメ
モリ１０にビット対応で書き込み、移動させるものであ
る。
【００１９】イメージバス９は、圧縮・伸張回路５１、
クロスコールメモリ７、移動用素子８、およびビットマ
ップメモリ１０に接続し、データの授受を行なうバスで
ある。
クロスコールメモリ７、移動用素子８、およびビットマ
ップメモリ１０に接続し、データの授受を行なうバスで
ある。
【００２０】ビットマップメモリ１０は、移動用素子８
がクロスコールメモリ７から読み出してビット対応にデ
ータを書き込み、表示させるためのものである。まず、
図３を用いて図２の２つのクロスコールメモリ７の状態
である状態１、２、３、４、５を説明する。ここでは、
図２の２つのクロスコールメモリ７をクロスコールメモ
リ（ａ）とクロスコールメモリ（ｂ）とし、上半分と下
半分にそれぞれ分割する。
がクロスコールメモリ７から読み出してビット対応にデ
ータを書き込み、表示させるためのものである。まず、
図３を用いて図２の２つのクロスコールメモリ７の状態
である状態１、２、３、４、５を説明する。ここでは、
図２の２つのクロスコールメモリ７をクロスコールメモ
リ（ａ）とクロスコールメモリ（ｂ）とし、上半分と下
半分にそれぞれ分割する。
【００２１】状態１：クロスコールメモリ（ａ）および
クロスコールメモリ（ｂ）ともにクリアされた状態（あ
るいはビットマップメモリ１０に移動済状態）である。 状態２：圧縮・伸張回路５１が圧縮データを伸張した
伸張済データをイメージバス９を介してクロスコール
メモリ（ａ）の上半分に書き込む。
クロスコールメモリ（ｂ）ともにクリアされた状態（あ
るいはビットマップメモリ１０に移動済状態）である。 状態２：圧縮・伸張回路５１が圧縮データを伸張した
伸張済データをイメージバス９を介してクロスコール
メモリ（ａ）の上半分に書き込む。
【００２２】状態３：回転用素子３がクロスコールメモ
リ（ａ）の上半分から伸張済データをシステムバス１
を介して読み出して回転した後、クロスコールメモリ
（ａ）の下半分に書き戻す回転処理を行なう。並行し
て、圧縮・伸張回路５１が圧縮データを伸張した伸
張済データをイメージバス９を介してクロスコールメモ
リ（ｂ）の上半分に書き込む。
リ（ａ）の上半分から伸張済データをシステムバス１
を介して読み出して回転した後、クロスコールメモリ
（ａ）の下半分に書き戻す回転処理を行なう。並行し
て、圧縮・伸張回路５１が圧縮データを伸張した伸
張済データをイメージバス９を介してクロスコールメモ
リ（ｂ）の上半分に書き込む。
【００２３】状態４：移動用素子８が回転済のデータを
クロスコールメモリ（ａ）の下半分からイメージバス９
を介してビットマップメモリ１０に書き込むと共に、圧
縮・伸張回路５１が圧縮データを伸張した伸張済デ
ータをイメージバス９を介してクロスコールメモリ
（ａ）の上半分に書き込む。並行して、回転用素子３が
クロスコールメモリ（ｂ）の上半分から伸張済データ
をシステムバス１を介して読み出して回転した後、クロ
スコールメモリ（ｂ）の下半分に書き戻す回転処理を行
なう。
クロスコールメモリ（ａ）の下半分からイメージバス９
を介してビットマップメモリ１０に書き込むと共に、圧
縮・伸張回路５１が圧縮データを伸張した伸張済デ
ータをイメージバス９を介してクロスコールメモリ
（ａ）の上半分に書き込む。並行して、回転用素子３が
クロスコールメモリ（ｂ）の上半分から伸張済データ
をシステムバス１を介して読み出して回転した後、クロ
スコールメモリ（ｂ）の下半分に書き戻す回転処理を行
なう。
【００２４】状態５：状態４とクロスコールメモリ
（ａ）とクロスコールメモリ（ｂ）を入替えて同様にし
て、移動用素子８が回転済のデータをクロスコールメモ
リ（ｂ）の下半分からイメージバス９に読み出してビッ
トマップメモリ１０に書き込むと共に、圧縮・伸張回路
５１が圧縮データを伸張した伸張済データをイメー
ジバス９を介してクロスコールメモリ（ｂ）の上半分に
書き込む。並行して、回転用素子３がクロスコールメモ
リ（ａ）の上半分から伸張済データをシステムバス１
を介して読み出して回転した後、クロスコールメモリ
（ａ）の下半分に書き戻す回転処理を行なう。
（ａ）とクロスコールメモリ（ｂ）を入替えて同様にし
て、移動用素子８が回転済のデータをクロスコールメモ
リ（ｂ）の下半分からイメージバス９に読み出してビッ
トマップメモリ１０に書き込むと共に、圧縮・伸張回路
５１が圧縮データを伸張した伸張済データをイメー
ジバス９を介してクロスコールメモリ（ｂ）の上半分に
書き込む。並行して、回転用素子３がクロスコールメモ
リ（ａ）の上半分から伸張済データをシステムバス１
を介して読み出して回転した後、クロスコールメモリ
（ａ）の下半分に書き戻す回転処理を行なう。
【００２５】以下状態４と状態５を交互に繰り返し、下
記の（１）から（３）の３つの処理を同時並列に実行
し、高速にイメージデータの伸張、回転、移動処理を行
なうことが可能となる。
記の（１）から（３）の３つの処理を同時並列に実行
し、高速にイメージデータの伸張、回転、移動処理を行
なうことが可能となる。
【００２６】（１） 移動用素子８がクロスコールメモ
リ（ａ）あるいは（ｂ）の下半分から伸張・回転済のデ
ータを読み出してイメージバス９経由でビットマップメ
モリ１０に書き込む。
リ（ａ）あるいは（ｂ）の下半分から伸張・回転済のデ
ータを読み出してイメージバス９経由でビットマップメ
モリ１０に書き込む。
【００２７】（２） 圧縮・伸張回路５１が圧縮デー
タを伸張した伸張済データをイメージバス９経由でク
ロスコールメモリ（ａ）あるいは（ｂ）の上半分に書き
込む。
タを伸張した伸張済データをイメージバス９経由でク
ロスコールメモリ（ａ）あるいは（ｂ）の上半分に書き
込む。
【００２８】（３） 回転用素子３が伸張済データを
クロスコールメモリ（ａ）あるいは（ｂ）の上半分から
システムバス１経由で読み出して回転した後、システム
バス１経由で同一のクロスコールメモリ（ａ）あるいは
（ｂ）の下半分に書き込む。
クロスコールメモリ（ａ）あるいは（ｂ）の上半分から
システムバス１経由で読み出して回転した後、システム
バス１経由で同一のクロスコールメモリ（ａ）あるいは
（ｂ）の下半分に書き込む。
【００２９】次に、図４を用いて図２の構成の動作を詳
細に説明する。図中で状態１、２、３、４、５は、図３
の状態１、２、３、４、５にそれぞれ対応している。図
４において、Ｓ１は、圧縮・伸張回路５がＣＰＵ４から
伸張命令を受信する。
細に説明する。図中で状態１、２、３、４、５は、図３
の状態１、２、３、４、５にそれぞれ対応している。図
４において、Ｓ１は、圧縮・伸張回路５がＣＰＵ４から
伸張命令を受信する。
【００３０】Ｓ２は、データを伸張する。これは、圧
縮データを受け取った圧縮・伸張回路５が伸張した伸
張済データを生成する。そして、クロスコールメモリ
（ａ）の上半分に書き込み、Ｓ４で図３の状態２とな
る。
縮データを受け取った圧縮・伸張回路５が伸張した伸
張済データを生成する。そして、クロスコールメモリ
（ａ）の上半分に書き込み、Ｓ４で図３の状態２とな
る。
【００３１】Ｓ３は、伸張済データをクロスコールメ
モリ（ａ）の上半分に書き込み終了か判別する。ＹＥＳ
の場合には、書き込みを終了したので、Ｓ５でクロスコ
ールメモリ（ａ）をシステムバス接続に切り替え、Ｓ
５’でクロスコールメモリ（ｂ）をイメージバス接続に
切り替える。
モリ（ａ）の上半分に書き込み終了か判別する。ＹＥＳ
の場合には、書き込みを終了したので、Ｓ５でクロスコ
ールメモリ（ａ）をシステムバス接続に切り替え、Ｓ
５’でクロスコールメモリ（ｂ）をイメージバス接続に
切り替える。
【００３２】以上の処理によって、図３の状態１から状
態２となる。Ｓ６は、回転用素子３が回転処理、即ちク
ロスコールメモリ（ａ）の上半分から伸張済データを
システムバス１を介して読み出して回転した後、システ
ムバス１を介してクロスコールメモリ（ａ）の下半分に
書き込む。これにより、Ｓ７で図３の状態３となる。
態２となる。Ｓ６は、回転用素子３が回転処理、即ちク
ロスコールメモリ（ａ）の上半分から伸張済データを
システムバス１を介して読み出して回転した後、システ
ムバス１を介してクロスコールメモリ（ａ）の下半分に
書き込む。これにより、Ｓ７で図３の状態３となる。
【００３３】Ｓ８は、圧縮・伸張回路５１がＳ２、Ｓ３
と同様にして、伸張済データをクロスコールメモリ
（ｂ）の上半分に書き込む。これにより、Ｓ７’で図３
の状態３となる。
と同様にして、伸張済データをクロスコールメモリ
（ｂ）の上半分に書き込む。これにより、Ｓ７’で図３
の状態３となる。
【００３４】Ｓ９でクロスコールメモリ（ａ）をイメー
ジバス接続に切り替え、Ｓ９’でクロスコールメモリ
（ｂ）をシステムバス接続に切り替える。以上の処理に
よって、図３の状態２から状態３となる。
ジバス接続に切り替え、Ｓ９’でクロスコールメモリ
（ｂ）をシステムバス接続に切り替える。以上の処理に
よって、図３の状態２から状態３となる。
【００３５】Ｓ１０は、移動用素子８がクロスコールメ
モリ（ａ）の下半分から伸張済・回転済のデータをイメ
ージバス９を介してビットマップメモリ１０に書き込
み、移動する。これにより、Ｓ１１で図３の状態４とな
る。
モリ（ａ）の下半分から伸張済・回転済のデータをイメ
ージバス９を介してビットマップメモリ１０に書き込
み、移動する。これにより、Ｓ１１で図３の状態４とな
る。
【００３６】Ｓ１２は、圧縮・伸張回路５１がＳ２、Ｓ
３と同様にして、伸張済データをクロスコールメモリ
（ａ）の上半分に書き込む。これにより、Ｓ１１’で図
３の状態４となる。
３と同様にして、伸張済データをクロスコールメモリ
（ａ）の上半分に書き込む。これにより、Ｓ１１’で図
３の状態４となる。
【００３７】Ｓ１３は、回転用素子３が回転処理、即ち
クロスコールメモリ（ｂ）の上半分から伸張済データ
をシステムバス１を介して読み出して回転した後、シス
テムバス１を介してクロスコールメモリ（ｂ）の下半分
に書き込む。これにより、Ｓ１１’’で図３の状態４と
なる。
クロスコールメモリ（ｂ）の上半分から伸張済データ
をシステムバス１を介して読み出して回転した後、シス
テムバス１を介してクロスコールメモリ（ｂ）の下半分
に書き込む。これにより、Ｓ１１’’で図３の状態４と
なる。
【００３８】Ｓ１４でクロスコールメモリ（ａ）をシス
テムバス接続に切り替え、Ｓ１４’でクロスコールメモ
リ（ｂ）をイメージバス接続に切り替える。以上の処理
によって、図３の状態３から状態４となる。
テムバス接続に切り替え、Ｓ１４’でクロスコールメモ
リ（ｂ）をイメージバス接続に切り替える。以上の処理
によって、図３の状態３から状態４となる。
【００３９】Ｓ１５は、移動用素子８がクロスコールメ
モリ（ｂ）の下半分から伸張済・回転済のデータをイメ
ージバス９を介してビットマップメモリ１０に書き込
み、移動する。これにより、Ｓ１６で図３の状態５とな
る。
モリ（ｂ）の下半分から伸張済・回転済のデータをイメ
ージバス９を介してビットマップメモリ１０に書き込
み、移動する。これにより、Ｓ１６で図３の状態５とな
る。
【００４０】Ｓ１７は、圧縮・伸張回路５１がＳ２、Ｓ
３と同様にして、伸張済データをクロスコールメモリ
（ｂ）の上半分に書き込む。これにより、Ｓ１６’で図
３の状態５となる。
３と同様にして、伸張済データをクロスコールメモリ
（ｂ）の上半分に書き込む。これにより、Ｓ１６’で図
３の状態５となる。
【００４１】Ｓ１８は、回転用素子３が回転処理、即ち
クロスコールメモリ（ａ）の上半分から伸張済データ
をシステムバス１を介して読み出して回転した後、シス
テムバス１を介してクロスコールメモリ（ａ）の下半分
に書き込む。これにより、Ｓ１６’’で図３の状態５と
なる。
クロスコールメモリ（ａ）の上半分から伸張済データ
をシステムバス１を介して読み出して回転した後、シス
テムバス１を介してクロスコールメモリ（ａ）の下半分
に書き込む。これにより、Ｓ１６’’で図３の状態５と
なる。
【００４２】Ｓ１９でクロスコールメモリ（ａ）をイメ
ージバス接続に切り替え、Ｓ１９’でクロスコールメモ
リ（ｂ）をシステムバス接続に切り替える。以上の処理
によって、図３の状態４から状態５となる。以下処理１
のＳ１０からＳ１４’と、処理２のＳ１５からＳ１９’
とを交互に繰り返し、図３で既述した３つの処理
（１）、（２）、（３）を同時並列に実行する。
ージバス接続に切り替え、Ｓ１９’でクロスコールメモ
リ（ｂ）をシステムバス接続に切り替える。以上の処理
によって、図３の状態４から状態５となる。以下処理１
のＳ１０からＳ１４’と、処理２のＳ１５からＳ１９’
とを交互に繰り返し、図３で既述した３つの処理
（１）、（２）、（３）を同時並列に実行する。
【００４３】
【発明の効果】以上説明したように、本発明によれば、
複数のクロスコールメモリ７、例えば２つのクロスコー
ルメモリ７を用意し、データを伸張した伸張済データを
１つのクロスコールメモリ７のある領域（例えば半分）
に書き込むおよび他の領域（例えば他の半分）からビッ
トマップメモリ１０に移動すると共に、他のクロスコー
ルメモリ７のある領域（例えば半分）から伸張済データ
を読み出して回転して他の領域（例えば他の半分）に書
き込むという３つの処理を同時並列に実行する構成を採
用しているため、データの伸張・回転・移動処理の並列
処理による高速化を図ることができる。
複数のクロスコールメモリ７、例えば２つのクロスコー
ルメモリ７を用意し、データを伸張した伸張済データを
１つのクロスコールメモリ７のある領域（例えば半分）
に書き込むおよび他の領域（例えば他の半分）からビッ
トマップメモリ１０に移動すると共に、他のクロスコー
ルメモリ７のある領域（例えば半分）から伸張済データ
を読み出して回転して他の領域（例えば他の半分）に書
き込むという３つの処理を同時並列に実行する構成を採
用しているため、データの伸張・回転・移動処理の並列
処理による高速化を図ることができる。
【図１】本発明の原理構成図である。
【図２】本発明の１実施例構成図である。
【図３】本発明のクロスコールメモリの状態遷移図であ
る。
る。
【図４】本発明の動作説明図である。
【図５】従来技術の説明図である。
１：システムバス ２：メインバッファ ３：回転用素子 ４：ＣＰＵ ５：伸張回路 ５１：圧縮・伸張回路 ６：切替レジスタ ７：クロスコールメモリ ８：移動用素子 ９：イメージバス １０：ビットマップメモリ
Claims (2)
- 【請求項１】システムバス（１）から転送されてきたデ
ータを伸張してイメージバス（９）を介してクロスコー
ルメモリ（７）に書き込む伸張回路（５）と、 システムバス（１）およびイメージバス（９）のいずれ
かに切り換えて接続する複数のクロスコールメモリ
（７）と、 システムバス（１）に接続し、上記クロスコールメモリ
（７）をシステムバス（１）に接続して当該クロスコー
ルメモリ（７）から読み出したデータを回転して当該同
一のクロスコールメモリ（７）の異なる領域に書き込む
回転用素子（３）と、 イメージバス（９）に接続し、上記クロスコールメモリ
（７）をイメージバス（９）に接続して当該クロスコー
ルメモリ（７）から読み出したデータをビットマップメ
モリ（１０）に書き込む移動用素子（８）とを備え、 伸張回路（５）からイメージバス（９）を介して伸張デ
ータを１つのクロスコールメモリ（７）のある領域に書
き込むと共にこの同一のクロスコールメモリ（７）の他
の領域から上記移動用素子（８）がデータを読み出して
イメージバス（９）を介して上記ビットメップメモリ
（１０）に書き込む、および他のクロスコールメモリ
（７）をシステムバス（１）に接続し、上記回転用素子
（３）がデータをある領域から読み出して回転して当該
同一のクロスコールメモリ（７）の他の領域に書き込
む、３つの動作を同時並列に実行するように構成したこ
とを特徴とするイメージデータ高速処理装置。 - 【請求項２】上記複数のクロスコールメモリ（７）毎に
上記システムバス（１）あるいはイメージバス（９）の
いずれかに切り替えて接続する切替情報を保持する切替
レジスタ（６）を備え、この切替レジスタ（６）に切替
情報をセットしてクロスコールメモリ（７）をシステム
バス（１）あるいはイメージバス（９）のいずれかに切
り替えて接続するように構成したことを特徴とする請求
項１記載のイメージデータ高速処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5250256A JPH07105347A (ja) | 1993-10-06 | 1993-10-06 | イメージデータ高速処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5250256A JPH07105347A (ja) | 1993-10-06 | 1993-10-06 | イメージデータ高速処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07105347A true JPH07105347A (ja) | 1995-04-21 |
Family
ID=17205181
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5250256A Withdrawn JPH07105347A (ja) | 1993-10-06 | 1993-10-06 | イメージデータ高速処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07105347A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8667244B2 (en) | 2011-03-21 | 2014-03-04 | Hewlett-Packard Development Company, L.P. | Methods, systems, and apparatus to prevent memory imprinting |
-
1993
- 1993-10-06 JP JP5250256A patent/JPH07105347A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8667244B2 (en) | 2011-03-21 | 2014-03-04 | Hewlett-Packard Development Company, L.P. | Methods, systems, and apparatus to prevent memory imprinting |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH07105347A (ja) | イメージデータ高速処理装置 | |
| JPS62299892A (ja) | キヤラクタジエネレ−タメモリのアクセス方式 | |
| JPS5971564A (ja) | 画像デ−タメモリ制御方式 | |
| JP2698606B2 (ja) | 圧縮伸長処理装置 | |
| JPS60251431A (ja) | メモリ表示装置 | |
| JPH01233515A (ja) | 情報処理装置 | |
| JPH0736772A (ja) | 高速ビットマップ・アクセス制御装置及び制御方法 | |
| JPH06303439A (ja) | イメージデータ処理装置 | |
| JPH0520140U (ja) | 情報処理装置 | |
| JPH01195581A (ja) | イメージ・データ処理システム | |
| JPH0728740A (ja) | データ転送装置 | |
| JPS63121889A (ja) | ビツトマツプ式表示装置 | |
| JP2821176B2 (ja) | 情報処理装置 | |
| JPH04205678A (ja) | 画像情報処理装置 | |
| JPH064067A (ja) | 静止画再生装置 | |
| JPS6312057A (ja) | バス制御方式 | |
| JPH03237568A (ja) | 画像読出装置 | |
| JPS61177539A (ja) | マイクロプロセツサ | |
| JPH01290085A (ja) | メモリ制御装置 | |
| JPH04151195A (ja) | 画像表示装置 | |
| JPH0373072A (ja) | 高速画像処理回路 | |
| JPH0378883A (ja) | イメージデータ処理装置 | |
| JPS63127379A (ja) | ビツトマツプ描画装置 | |
| JPH0464181A (ja) | イメージデータのラスタ変換装置 | |
| JPH06149764A (ja) | 情報処理装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20001226 |