JPH01195581A - イメージ・データ処理システム - Google Patents
イメージ・データ処理システムInfo
- Publication number
- JPH01195581A JPH01195581A JP1974688A JP1974688A JPH01195581A JP H01195581 A JPH01195581 A JP H01195581A JP 1974688 A JP1974688 A JP 1974688A JP 1974688 A JP1974688 A JP 1974688A JP H01195581 A JPH01195581 A JP H01195581A
- Authority
- JP
- Japan
- Prior art keywords
- data
- memory
- image
- transfer
- image data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015654 memory Effects 0.000 claims abstract description 72
- 230000006835 compression Effects 0.000 claims description 22
- 238000007906 compression Methods 0.000 claims description 22
- 230000002457 bidirectional effect Effects 0.000 claims description 9
- 230000006837 decompression Effects 0.000 claims description 4
- 238000000034 method Methods 0.000 abstract description 6
- 238000010586 diagram Methods 0.000 description 8
- 102100030551 Protein MEMO1 Human genes 0.000 description 1
- 101710176845 Protein MEMO1 Proteins 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Landscapes
- Image Input (AREA)
- Processing Or Creating Images (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
イメージ・データ処理システムの改良に関し、イメージ
・データの転送を高速に且つ表示処理に適した形態で実
現できるようになったイメージ・データ処理システムを
提供することを目的とし、表示用メモリと、編集加工す
るための編集加工用メモリと、ファイル装置と、転送制
御のためのファイル系バッファ・メモリと、ファイル装
置とファイル系バッファ・メモリの間を接続するイメー
ジ転送専用バスと、該イメージ転送専用バスとの間で双
方向データ転送を行うことが出来、［１加工用メモリと
の間で双方向データ転送を行うことが出来、表示用メモ
リとの間で双方向データ転送を行い得るイメージ・デー
タ転送制御手段とを具備し、イメージ・データ転送制御
手段は、編集加工用メモリに対するアドレス及び表示用
メモリに対するアドレスを独立して生成できるように構
成されている。
・データの転送を高速に且つ表示処理に適した形態で実
現できるようになったイメージ・データ処理システムを
提供することを目的とし、表示用メモリと、編集加工す
るための編集加工用メモリと、ファイル装置と、転送制
御のためのファイル系バッファ・メモリと、ファイル装
置とファイル系バッファ・メモリの間を接続するイメー
ジ転送専用バスと、該イメージ転送専用バスとの間で双
方向データ転送を行うことが出来、［１加工用メモリと
の間で双方向データ転送を行うことが出来、表示用メモ
リとの間で双方向データ転送を行い得るイメージ・デー
タ転送制御手段とを具備し、イメージ・データ転送制御
手段は、編集加工用メモリに対するアドレス及び表示用
メモリに対するアドレスを独立して生成できるように構
成されている。
本発明は、イメージ・データを大量に扱い、且つイメー
ジ・データを加工編集処理するイメージ・データ処理シ
ステムに関するものである。
ジ・データを加工編集処理するイメージ・データ処理シ
ステムに関するものである。
第５図は従来のイメージ・データ処理システムを示す図
である。同図において、１００は中央処理装置、２００
はコントロール・メモリ、３００は編集加工用メモリ、
４００は表示用メモリ、５００はデイスプレィ装置、６
００はファイル系バッファ・メモリ、７００はファイル
装置をそれぞれ示している。
である。同図において、１００は中央処理装置、２００
はコントロール・メモリ、３００は編集加工用メモリ、
４００は表示用メモリ、５００はデイスプレィ装置、６
００はファイル系バッファ・メモリ、７００はファイル
装置をそれぞれ示している。
ファイル装置７００内のイメージ・データを表示する場
合、一定の大きさのイメージ・データをファイル系バッ
ファ・メモリ６００に格納する。バッファ・メモリ６０
０のイメージ・データは、表示用メモリ４００または編
集加工用メモリ３００に送られる。コントロール・メモ
リ２００には、各種のプログラムが格納されている。編
集加工用メモリ３００は、イメージ・データを編集加工
するときに使用される。表示用メモリ４００のイメージ
・データは、デイスプレィ装置５００に送られ、表示さ
れる。
合、一定の大きさのイメージ・データをファイル系バッ
ファ・メモリ６００に格納する。バッファ・メモリ６０
０のイメージ・データは、表示用メモリ４００または編
集加工用メモリ３００に送られる。コントロール・メモ
リ２００には、各種のプログラムが格納されている。編
集加工用メモリ３００は、イメージ・データを編集加工
するときに使用される。表示用メモリ４００のイメージ
・データは、デイスプレィ装置５００に送られ、表示さ
れる。
従来は第５図の様な構成となっていたため、イメージ・
データを矩形領域で転送表示しようとする際、ファイル
系バッファ・メモリ６００を表示用メモリ４００と同一
アドレス空間に配置して、その間で矩形領域転送を行っ
ていた。このため、ファイル装置７００からバッファ・
メモリ６００への転送、バッファ・メモリ６００から表
示用メモリ４００への転送を行うたびに、表示データの
編集加工処理が中断されて、イメージ・データの高速転
送とイメージ・データの高速編集加工処理を同時に実現
することができなかった。
データを矩形領域で転送表示しようとする際、ファイル
系バッファ・メモリ６００を表示用メモリ４００と同一
アドレス空間に配置して、その間で矩形領域転送を行っ
ていた。このため、ファイル装置７００からバッファ・
メモリ６００への転送、バッファ・メモリ６００から表
示用メモリ４００への転送を行うたびに、表示データの
編集加工処理が中断されて、イメージ・データの高速転
送とイメージ・データの高速編集加工処理を同時に実現
することができなかった。
本発明は、この点に鑑みて創作されたものであって、イ
メージ・データの転送を高速に且つ表示処理に適した形
態で実現できるようになったイメージ・データ処理シス
テムを提供することを目的としている。
メージ・データの転送を高速に且つ表示処理に適した形
態で実現できるようになったイメージ・データ処理シス
テムを提供することを目的としている。
第１図は本発明の原理図である。本発明のイメージ・デ
ータ処理システムは、ビット・マップ・メモリから構成
される表示用メモリ４００と、ビット・マップ・メモリ
から構成される所のビット・マップ・データを編集加工
するための編集加工用メモリ３００と、ビット・マップ
・データを蓄積するためのファイル装置７００と、転送
制御のためのファイル系バッファ・メモリ６００と、フ
ァイル装置７００とファイル系バッファ・メモリ６００
の間を接続するイメージ転送専用バス１０００と、該イ
メージ転送専用バスとの間で双方向データ転送を行うこ
とが出来、編集加工用メモリ３００との間で双方向デー
タ転送を行うことが出来、表示用メモリ４００との間で
双方向データ転送を行い得るイメージ・データ転送制御
手段８００．９００とを具備している。
ータ処理システムは、ビット・マップ・メモリから構成
される表示用メモリ４００と、ビット・マップ・メモリ
から構成される所のビット・マップ・データを編集加工
するための編集加工用メモリ３００と、ビット・マップ
・データを蓄積するためのファイル装置７００と、転送
制御のためのファイル系バッファ・メモリ６００と、フ
ァイル装置７００とファイル系バッファ・メモリ６００
の間を接続するイメージ転送専用バス１０００と、該イ
メージ転送専用バスとの間で双方向データ転送を行うこ
とが出来、編集加工用メモリ３００との間で双方向デー
タ転送を行うことが出来、表示用メモリ４００との間で
双方向データ転送を行い得るイメージ・データ転送制御
手段８００．９００とを具備している。
第２図は本発明の１実施例のブロック図である。
同図において、８００は転送制御装置、９００はイメー
ジ圧縮コード用圧縮／伸長回路をそれぞれ示している。
ジ圧縮コード用圧縮／伸長回路をそれぞれ示している。
なお、第５図と同一符号は同一物を示す。
ファイル装置７００としては、イメージ・データの格納
に適した大容量の記憶装置、例えば光ディスクや磁気デ
ィスク装置を使用することが出来る。
に適した大容量の記憶装置、例えば光ディスクや磁気デ
ィスク装置を使用することが出来る。
ファイル装置７００に格納されるデータは、記憶装置の
効率化をはかるために、圧縮コードを用いて圧縮された
コード・データである。
効率化をはかるために、圧縮コードを用いて圧縮された
コード・データである。
イメージ転送専用バス１０００は、データ量の大きいイ
メージ・データの転送に適した高速なコード・データ・
バスである。例えば、同期転送を行うリング状のバスに
数個のノードを配置し、各ノード間でデータと共にデー
タの有効性を示すトークンの受は渡しを行って高速転送
を行う様なバスである。
メージ・データの転送に適した高速なコード・データ・
バスである。例えば、同期転送を行うリング状のバスに
数個のノードを配置し、各ノード間でデータと共にデー
タの有効性を示すトークンの受は渡しを行って高速転送
を行う様なバスである。
イメージ圧縮コード用コード用件１１路９００は、イメ
ージ転送専用バス１０００からのデータを伸長すると共
に、転送制御装置８００からのデータを圧縮コード化す
るものである。コード化には、Ｍ” Ｒ法、ＭＲ法、Ｍ
Ｈ法などを用いることが出来る。
ージ転送専用バス１０００からのデータを伸長すると共
に、転送制御装置８００からのデータを圧縮コード化す
るものである。コード化には、Ｍ” Ｒ法、ＭＲ法、Ｍ
Ｈ法などを用いることが出来る。
転送制御装置８００は、イメージ圧縮コード用圧縮／伸
長回路９００ 、 ｊＷ集加工用メモリ３００１表示用
メモ１月ＯＯＯ間のデータ転送を行うと共に、イメージ
圧縮コード用圧縮／伸長回路９００ 、 ［集加工用メ
モリ３００１表示用メモリ４００に対して３つのオペラ
ンドを指定した論理演算を行う。その際、転送制御装置
８００は、表示用メモリ４００に対する転送領域アドレ
スと編集加工用メモリ３００に対する転送領域アドレス
をそれぞれ独立して同時に発生することができる。
長回路９００ 、 ｊＷ集加工用メモリ３００１表示用
メモ１月ＯＯＯ間のデータ転送を行うと共に、イメージ
圧縮コード用圧縮／伸長回路９００ 、 ［集加工用メ
モリ３００１表示用メモリ４００に対して３つのオペラ
ンドを指定した論理演算を行う。その際、転送制御装置
８００は、表示用メモリ４００に対する転送領域アドレ
スと編集加工用メモリ３００に対する転送領域アドレス
をそれぞれ独立して同時に発生することができる。
第３図は転送制御装置の１例のブロック図である。同図
において、８０１はソース・オペランド・レジスタ、８
０２はマスク・オペランド・レジスタ、８０３はデステ
ィネーション・オペランド・レジスタ、８０４は論理演
算器、８０５はＢＭアドレス演算回路、８０６はＶＭア
ドレス演算回路、８０７はコントローラ、８０８すいし
８１３はゲートをそれぞれ示している。
において、８０１はソース・オペランド・レジスタ、８
０２はマスク・オペランド・レジスタ、８０３はデステ
ィネーション・オペランド・レジスタ、８０４は論理演
算器、８０５はＢＭアドレス演算回路、８０６はＶＭア
ドレス演算回路、８０７はコントローラ、８０８すいし
８１３はゲートをそれぞれ示している。
ＢＭアドレス演算回路８０５は編集加工用メモリ３００
に対するアドレスを生成し、ＶＭアドレス演算回路８０
６は表示用メモリ４００に対するアドレスを生成する。
に対するアドレスを生成し、ＶＭアドレス演算回路８０
６は表示用メモリ４００に対するアドレスを生成する。
ＢＭアドレス演算回路８０５には、スタート・アドレス
とメモリ幅を設定するレジスタを設けてあり、コントロ
ーラ８０７からの指令に従って矩形領域転送アドレスを
発生する。ＶＭアドレス演算回路８０６についても同様
である。
とメモリ幅を設定するレジスタを設けてあり、コントロ
ーラ８０７からの指令に従って矩形領域転送アドレスを
発生する。ＶＭアドレス演算回路８０６についても同様
である。
イメージ圧縮コード用コード伸圧１路９００から送られ
てきたデータは、レジスタ８０１，８０２，８０３の内
の何れかにラッチされる。編集加工用メモリ３００及び
表示用メモリ４００から送られてきたデータについても
同様である。論理演算器８０４の出力は、編集加工用メ
モリ３００１表示用メモリ４００．イメージ圧縮コード
用圧縮／伸長回路９００の内の何れかに送られる。転送
制御装置８００の１つのポートに対して１オペランド・
データを指定した場合は、複数のボートから異なるオペ
ランド・データを読込めるため、演算処理が高速化され
る。
てきたデータは、レジスタ８０１，８０２，８０３の内
の何れかにラッチされる。編集加工用メモリ３００及び
表示用メモリ４００から送られてきたデータについても
同様である。論理演算器８０４の出力は、編集加工用メ
モリ３００１表示用メモリ４００．イメージ圧縮コード
用圧縮／伸長回路９００の内の何れかに送られる。転送
制御装置８００の１つのポートに対して１オペランド・
データを指定した場合は、複数のボートから異なるオペ
ランド・データを読込めるため、演算処理が高速化され
る。
次に以上の様な特徴を持つイメージ・データ処理システ
ムの動作例を説明する。ファイル装置７００のイメージ
・データは、高速なイメージ転送専用バスを介してイメ
ージ圧縮コード用圧縮／伸長回路９００に送られる。そ
して、このイメージ・データは、イメージ圧縮コード用
圧縮／伸長回路９００によって伸長してから転送制御装
置８００へ転送される、転送制御装置８００は、イメー
ジ圧縮コード用圧縮／伸長回路９００からのデータを１
つのオペランド・データとして入力すると共に、１ｍ加
工用メモリ３００に対する矩形領域転送用アドレス及び
表示用メモ１月００に対する矩形領域転送用アドレスを
発生し、編集加工用メモリ３００からのデータ及び表示
用メモリ４００からのデータを別のオペランド・データ
として入力し、論理演算処理を行う。演算結果はＶＭボ
ートに出力し、デイスプレィ装置５００へ表示すること
も、Ｃ／Ｅボートに出力し、ファイル装置７００へ格納
することも可能である。第４図は３オペランドを用いて
の論理演算の例を示す。
ムの動作例を説明する。ファイル装置７００のイメージ
・データは、高速なイメージ転送専用バスを介してイメ
ージ圧縮コード用圧縮／伸長回路９００に送られる。そ
して、このイメージ・データは、イメージ圧縮コード用
圧縮／伸長回路９００によって伸長してから転送制御装
置８００へ転送される、転送制御装置８００は、イメー
ジ圧縮コード用圧縮／伸長回路９００からのデータを１
つのオペランド・データとして入力すると共に、１ｍ加
工用メモリ３００に対する矩形領域転送用アドレス及び
表示用メモ１月００に対する矩形領域転送用アドレスを
発生し、編集加工用メモリ３００からのデータ及び表示
用メモリ４００からのデータを別のオペランド・データ
として入力し、論理演算処理を行う。演算結果はＶＭボ
ートに出力し、デイスプレィ装置５００へ表示すること
も、Ｃ／Ｅボートに出力し、ファイル装置７００へ格納
することも可能である。第４図は３オペランドを用いて
の論理演算の例を示す。
以上の説明から明らかなように、本発明によれば、イメ
ージ・データ処理システムにおいて、頻繁に発生するイ
メージ・データの加工編集地理及び転送処理を同時に且
つ高速に実現することを可能とする。
ージ・データ処理システムにおいて、頻繁に発生するイ
メージ・データの加工編集地理及び転送処理を同時に且
つ高速に実現することを可能とする。
【図面の簡単な説明】
第１図は本発明の原理図、第２図は本発明の１実施例の
ブロック図、第３図は転送制御装置の１例のブロック図
、第４図は３オペランドの論理演算の例を示す図、第５
図は従来のイメージ・データ処理システムを示す図であ
る。 １００・・・中央処理装置、２００・・・コントロール
・メモリ、３００・・・編集加工用メモリ、４００・・
・表示用メモリ、５００・・・デイスプレィ装置、６０
０・・・ファイル系のバッファ・メモリ、７００・・・
ファイル装Ｗ、８００・・・転送制御装置、８０１・・
・ソース・オペランド・レジスタ、８０２・・・マスク
・オペランド・レジスタ、８０３・・・デスティネーシ
ョン・オペランド・レジスタ、８０４・・・論理演算器
、８０５・・・ＢＭアドレス演算回路、８０６・・・Ｖ
Ｍアドレス演算回路、８０７・・・コントローラ、８０
８ないし８１３・・・ゲート、９００・・・イメージ圧
縮コード用圧縮／伸長回路。
ブロック図、第３図は転送制御装置の１例のブロック図
、第４図は３オペランドの論理演算の例を示す図、第５
図は従来のイメージ・データ処理システムを示す図であ
る。 １００・・・中央処理装置、２００・・・コントロール
・メモリ、３００・・・編集加工用メモリ、４００・・
・表示用メモリ、５００・・・デイスプレィ装置、６０
０・・・ファイル系のバッファ・メモリ、７００・・・
ファイル装Ｗ、８００・・・転送制御装置、８０１・・
・ソース・オペランド・レジスタ、８０２・・・マスク
・オペランド・レジスタ、８０３・・・デスティネーシ
ョン・オペランド・レジスタ、８０４・・・論理演算器
、８０５・・・ＢＭアドレス演算回路、８０６・・・Ｖ
Ｍアドレス演算回路、８０７・・・コントローラ、８０
８ないし８１３・・・ゲート、９００・・・イメージ圧
縮コード用圧縮／伸長回路。
Claims (3)
- （１）ビット・マップ・メモリから構成される表示用メ
モリ（４００）と、 ビット・マップ・メモリから構成される所のビット・マ
ップ・データを編集加工するための編集加工用メモリ（
３００）と、 ビット・マップ・データを蓄積するためのファイル装置
（７００）と、 転送制御のためのファイル系バッファ・メモリ（６００
）と、 ファイル装置（７００）とファイル系バッファ・メモリ
（６００）の間を接続するイメージ転送専用バスと、 該イメージ転送専用バスとの間で双方向データ転送を行
うことが出来、編集加工用メモリ（３００）との間で双
方向データ転送を行うことが出来、表示用メモリ（４０
０）との間で双方向データ転送を行い得るイメージ・デ
ータ転送制御手段（８００、９００）と を具備し、 イメージ・データ転送制御手段（８００、９００）は、
編集加工用メモリ（３００）に対するアドレス及び表示
用メモリ（４００）に対するアドレスを独立して生成で
きるように構成されている ことを特徴とするイメージ・データ処理システム。 - （２）イメージ・データ転送制御手段（８００、９００
）は、イメージ転送専用バスからのデータをソース・オ
ペランド・レジスタ（８０１）、マスク・オペランド・
レジスタ（８０２）、デスティネーション・オペランド
・レジスタ（８０３）の何れかにセットすることが出来
、編集加工用メモリ（３００）からのデータをソース・
オペランド・レジスタ（８０１）、マスク・オペランド
・レジスタ（８０２）、デスティネーション・オペラン
ド・レジスタ（８０３）の何れかにセットすることが出
来、表示用メモリ（４００）からのデータをソース・オ
ペランド・レジスタ（８０１）、マスク・オペランド・
レジスタ（８０２）、デスティネーション・オペランド
・レジスタ（８０３）の何れかにセットすることが出来
ると共に、ソース・オペランド・レジスタ（８０１）の
出力データ、マスク・オペランド・レジスタ（８０２）
の出力データ、デスティネーション・オペランド・レジ
スタ（８０３）の出力データの論理演算を行う論理演算
器（８０４）を有し、論理演算器（８０４）の出力をイ
メージ転送専用バス、編集加工用メモリ（３００）、表
示用メモリ（４００）の何れかに転送できるように構成
されていることを特徴とする請求項（１）記載のイメー
ジ・データ処理システム。 - （３）イメージ・データ転送制御手段（８００、９００
）は、イメージ転送専用バスからのデータを伸長すると
共に、イメージ転送専用バスへのデータを圧縮するイメ
ージ圧縮コード用圧縮／伸長回路（９００）を有するこ
とを特徴とする請求項（１）または（２）記載のイメー
ジ・データ処理システム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1974688A JPH01195581A (ja) | 1988-01-30 | 1988-01-30 | イメージ・データ処理システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1974688A JPH01195581A (ja) | 1988-01-30 | 1988-01-30 | イメージ・データ処理システム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01195581A true JPH01195581A (ja) | 1989-08-07 |
Family
ID=12007900
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1974688A Pending JPH01195581A (ja) | 1988-01-30 | 1988-01-30 | イメージ・データ処理システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01195581A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8097847B2 (en) | 2003-09-05 | 2012-01-17 | Carl Ziess Smt Ag | Particle-optical systems and arrangements and particle-optical components for such systems and arrangements |
-
1988
- 1988-01-30 JP JP1974688A patent/JPH01195581A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8097847B2 (en) | 2003-09-05 | 2012-01-17 | Carl Ziess Smt Ag | Particle-optical systems and arrangements and particle-optical components for such systems and arrangements |
| US8637834B2 (en) | 2003-09-05 | 2014-01-28 | Carl Zeiss Microscopy Gmbh | Particle-optical systems and arrangements and particle-optical components for such systems and arrangements |
| US9224576B2 (en) | 2003-09-05 | 2015-12-29 | Carl Zeiss Microscopy Gmbh | Particle-optical systems and arrangements and particle-optical components for such systems and arrangements |
| US9673024B2 (en) | 2003-09-05 | 2017-06-06 | Applied Materials Israel, Ltd. | Particle-optical systems and arrangements and particle-optical components for such systems and arrangements |
| US10504681B2 (en) | 2003-09-05 | 2019-12-10 | Carl Zeiss Microscopy Gmbh | Particle-optical systems and arrangements and particle-optical components for such systems and arrangements |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7822955B2 (en) | Data processing apparatus and method for utilizing endianess independent data values | |
| JPS623461B2 (ja) | ||
| JPH01195581A (ja) | イメージ・データ処理システム | |
| JPH04181454A (ja) | データアクセス制御装置 | |
| KR100617232B1 (ko) | 그래픽 데이터 처리 장치 | |
| JPH034951B2 (ja) | ||
| JPS61149989A (ja) | 半導体記憶装置 | |
| JPH0241522A (ja) | 関数演算処理装置 | |
| JPH07105347A (ja) | イメージデータ高速処理装置 | |
| JPH03196257A (ja) | ベクトル処理装置 | |
| JPH0468459A (ja) | ディジタル信号処理装置 | |
| JPH05334074A (ja) | マイクロプロセッサ | |
| JPH02247758A (ja) | 端末情報の管理方式 | |
| JPS59226957A (ja) | デ−タ制御システム | |
| JPS6217873A (ja) | 画像処理方式 | |
| JPH04245333A (ja) | 情報処理装置 | |
| JPH0282318A (ja) | 浮動小数点演算装置 | |
| JPH01314350A (ja) | Ｍｓ制御方式 | |
| JPH0378883A (ja) | イメージデータ処理装置 | |
| JPS62147545A (ja) | 情報処理装置における転送命令処理方式 | |
| JPH05298178A (ja) | 半導体集積回路 | |
| JPS63158647A (ja) | 情報処理装置 | |
| JPS63310088A (ja) | 画像処理制御テ−ブルの設定方式 | |
| JPS61245283A (ja) | 画像メモリの処理方式 | |
| JPH01113806A (ja) | シーケンス制御装置 |