JPH07105399B2 - 半導体集積回路装置用バイポーラトランジスタの製造方法 - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はイオン注入法を利用する半導体集積回路装置用
バイポーラトランジスタの製造方法、より具体的には一
方の導電形の半導体基板から接合分離され底部に他方の
導電形の埋込層を備える他方の導電形の半導体領域内に
バイポーラトランジスタをイオン注入法を利用して少な
い工程数で作り込む方法に関する。

〔従来の技術〕

バイポーラトランジスタは、従来からのバイポーラ形の
半導体集積回路装置に作り込まれるほかに、最近のBiMO
SないしBiCMOS形の半導体集積回路装置にもMOSトランジ
スタとともに作り込まれるようになって来た。かかる半
導体集積回路装置では、よく知られているように回路要
素間の有害な干渉を避けるために、各トランジスタない
しトランジスタ群は半導体基板から接合分離されたふつ
うはエピタキシャル層である半導体領域内に作り込まれ
るが、最近ではそれ用の半導体層をとくにMOSトランジ
スタ部の半導体層と極力共通化できるようにイオン注入
法を利用して作り込むことが多い。第10図はかかるイオ
ン注入法を利用した従来方法をその主な工程ごとの状態
で示すものである。

第10図（ａ）において、通常はｐ形である半導体基板１
の表面に、まず埋込層２用にｎ形の不純物を拡散させて
置いた上で、エピタキシャル層４をｎ形で成長させる。
同図（ｂ）は分離層の拡散工程で、エピタキシャル層４
の表面にいわゆるプロセス酸化膜20を被着した上で拡散
用の窓20aを抜き、この窓からｐ形の分離層５を半導体
基板１に達するまで深く選択拡散させて、エピタキシャ
ル層４を分離層５で囲まれ半導体基板１から接合分離さ
れた半導体領域10に分割する。同図（ｃ）はコレクタウ
ォール層ないしコレクタ接続層の拡散工程で、酸化膜20
に窓20bを抜いてここから例えばコレクタ接続層11をｎ
形で埋込層２に達するまで比較的深く選択拡散させる。

同図（ｄ）はイオン注入法を利用したベース層の拡散工
程であって、酸化膜20の窓20cからボロンＢをイオン注
入し、これによって表面に導入されたｐ形の不純物12a
を熱拡散させることによりベース層12を所定の深さに作
り込む。同図（ｅ）の工程では、同様に酸化膜20の窓20
dからイオン注入法により燐Ｐをｎ形不純物13aとして表
面に導入し、その熱拡散によってエミッタ層13を所定の
ベース幅が得られる深さに拡散させる。

同図（ｆ）は完成時の状態を示し、酸化膜20の上に別の
酸化膜22を付け増しした上で窓明けし、窓を介してコレ
クタ接続層11、ベース層12およびエミッタ層13に導電接
触する接続膜40を図示のように設けて、コレクタC,ベー
スＢおよびエミッタＥ用の端子とする。最後に全表面は
通例のように窒化シリコン等の保護膜23で覆われる。以
上によって、この例ではnpn形のバイポーラトランジス
タBTnが半導体領域10内に作り込まれる。なお、埋込層
２と導電的に接続されたコレクタ接続層11はよく知られ
ているように、このバイポーラトランジスタのコレクタ
抵抗を下げる役目を果たし、これをコレクタウォール層
とした場合にはさらに寄生トランジスタ効果を防止する
役目を果たす。

〔発明が解決しようとする課題〕

上述からわかるように従来方法では、バイポーラトラン
ジスタの特性を決める上で最も重要なベース層12とエミ
ッタ層13の拡散用にイオン注入法が利用されている。こ
の際、これら両層の拡散深さの差でトランジスタの電流
増幅率を左右するベース幅が決まるので、イオン注入法
で不純物を導入するつど熱拡散工程を施しながら、これ
ら両層の拡散深さをそれぞれ管理している。

しかし、最近のように半導体集積回路装置の機能が高度
化し、とくに前述のBiMOSやBiCMOS形のようにその構成
が複雑化して来ると、その製作時の工程数が増えるの
で、コスト面から全体工程数を極力減少させることが要
求される。またその製作工程中でも、ベース層12および
エミッタ層13用のイオン注入後の熱拡散工程や、拡散深
さの大な分離層５およびコレクタ接続層を作り込む際の
熱拡散工程に全工程時間中の半分以上の長時間を要する
ので、ウエハプロセス内の滞留時間が延びて工程管理お
よび納期短縮上の障害となっている。

さらに、上述のイオン注入工程と熱拡散工程を繰り返す
と、初回の熱拡散時にベース層12の深さをよく管理して
置いても、次回のエミッタ層13の熱拡散時にこの拡散深
さが変わって来る問題があり、もちろん初回の拡散深さ
はこの変化分を見込んで決めて置くのではあるが、熱拡
散を重ねるつどに拡散条件の変動分が累積するので、ト
ランジスタの特性にばらつきが出やすい。

本発明はかかる問題を解決して、バイポーラトランジス
タを半導体集積回路装置に作り込むためのコストを下
げ、かつ製作に要する時間を短縮できる製造方法を得る
ことを目的とする。

〔課題を解決するための手段〕

この目的は本発明によれば、前述のように一方の導電形
の半導体基板から接合分離され底部に他方の導電形の埋
込層を備える他方の導電形の半導体領域内にバイポーラ
トランジスタを作り込むに当たって、他方の導電形の第
１の半導体層用の第１の不純物と、一方の導電形の第２
の半導体層用の第１の不純物より拡散係数の低い第２の
不純物と、他方の導電形の第３の半導体層用の第２の不
純物よりは拡散係数が低い第３の不純物とを縦形のバイ
ポーラトランジスタ用にそれぞれイオン注入法により半
導体領域に導入して置いた上で、同時熱処理によって各
半導体層を第１の半導体層のみが埋込層に達するように
熱拡散させることによって達成される。

バイポーラトランジスタが縦形の場合は、上記構成にい
う第1,第２および第３の半導体層を、それぞれコレクタ
接続層またはコレクタウォール層，ベース層およびエミ
ッタ層とし、バイポーラトランジスタが横形の場合は、
第１の半導体層をベース接続層に，第２の半導体層をコ
レクタ層およびエミッタ層にそれぞれ用いることができ
る。従って、通常のように縦形と横形のバイポーラトラ
ンジスタを集積回路装置内に作り込む際、第１の半導体
層としての縦形トランジスタのコレクタ接続層またはコ
レクタウォール層と横形トランジスタのベース接続層と
を同工程で、また第２の半導体層としての縦形トランジ
スタのベース層と横形トランジスタのコレクタ層および
エミッタ層とを同工程で作り込むことができる。

これらの半導体層用の第1,第２および第３の不純物とし
ては、この順に拡散係数が順次低くなるようにそれぞれ
燐，ボロンおよび砒素またはアンチモンとするのが好適
である。本発明では第一義的には、これらの不純物の拡
散係数をこのように異ならせるが、さらにイオン注入の
条件設定にあたっては、これら第1,第２および第３の不
純物の注入イオンの飛程ないしは打ち込み深さをこの順
に順次小さく選定するのが有利である。

上記構成にいう第1,第２および第３の半導体層はいずれ
も半導体領域内に作り込むバイポーラトランジスタ用の
半導体層であるが、本発明を利用ないし延長して半導体
領域の接合分離用の分離層および場合によりその底部の
埋込層用の不純物も、イオン注入法であらかじめ導入し
て置いた上でトランジスタを構成する半導体層用の不純
物と同時に熱拡散させることにより、熱拡散工程に要す
る全体時間をさらに短縮することができる。

分離層の熱拡散工程をもこのように共通化するに際して
は、接合分離すべき半導体領域の厚みが例えば第２μｍ
程度と比較的大きい場合、半導体領域の底部に設けられ
る押込層と同様に分離層を拡散すべき個所の下に半導体
基板と同じ一方の導電形の埋込分離層をあらかじめ設け
て置くのが有利である。この際の分離層用の不純物はも
ちろんこの一方の導電形で、従って第２の不純物をこれ
に用いることができるが、そのイオン注入時の打ち込み
深さを不純物濃度のピークが半導体領域の厚みの３分の
１よりも深目になるようにするのが好適である。

接合分離すべき半導体領域の厚みが例えば１μｍ程度と
比較的小さい場合、この埋込分離層は必ずしも必要では
ないが、埋込分離層を設けて置けば分離層用不純物のイ
オン注入工程を第２の半導体層用の第２の不純物のイオ
ン注入と同時にすることができる。埋込分離層をあらか
じめ設けない場合でも、分離層を上下２層の複合構造と
して、この内の下側分離層用の不純物はその濃度ピーク
が半導体領域の厚みの２分の１より深目になるようにイ
オン注入し、上側分離層用の不純物は第２の半導体層用
の第２の不純物のイオン注入と同時に打ち込むようにす
ることができる。さらにこの複合分離層の場合におい
て、半導体領域の底部の埋込層用の不純物を拡散係数が
低い第３の不純物とするのが有利である。

前述の埋込層用の不純物をイオン注入して置いてトラン
ジスタを構成する半導体層ないしは分離層用の不純物と
同時熱拡散させる場合、不純物の打ち込みにいわゆるマ
スクレスイオン注入法を利用するのが有利である。容易
にわかるように、前述の埋込分離層にもこのマスクレス
イオン注入法を利用して、それ用の不純物を打ち込むこ
とができる。これらの際の不純物イオンの打ち込み深さ
は、不純物濃度のピークが半導体領域の厚みと同程度に
なるように選定される。

BiMOSおよびBiCMOS形の集積回路装置内にバイポーラト
ランジスタと電界効果トランジスタとを作り込む際、電
界効果トランジスタの一方の導電形のウエルをバイポー
ラトランジスタの第２の半導体層と同時に，電界効果ト
ランジスタの他方の導電形のソース・ドレイン層をバイ
ポーラトランジスタの第３の半導体層と同時にそれぞれ
イオン注入することができ、さらに電界効果トランジス
タの一方の導電形のソース・ドレイン層をバイポーラト
ランジスタの第２の半導体層と同時にイオン注入するこ
とができる。もちろん、熱拡散はバイポーラトランジス
タおよび電界効果トランジスタの双方について、すべて
同時にすることができる。

〔作用〕

従来技術の項の説明からわかるように、従来は各半導体
層用に不純物をイオン注入したつど、不純物を熱拡散さ
せてその拡散深さを制御ないし管理していたのである
が、本発明では不純物がそれぞれ固有の拡散係数をもつ
点に着目して、上述の構成にいうように順次拡散係数が
低くなる第1,第２および第３の不純物をそれぞれ第1,第
２および第３の半導体層用に割り当て、これらの不純物
をそれぞれイオン注入法によりバイポーラトランジスタ
を作り込むべき半導体領域に導入しておいた上で、すべ
ての不純物に共通な同時熱処理を施して各不純物をそれ
ぞれその固有の拡散係数に対応する深さに熱拡散させ、
それぞれ異なる深さの第1,第２および第３の半導体層を
形成させることにより、全体工程数を減少させかつ従来
最も長時間を要していた熱拡散工程時間を大幅に短縮す
るとともに、上述の構成にいうように第１の半導体層の
みが半導体領域の底部の埋込層に達するように不純物を
熱拡散させることにより、製作工程を合理化しながら優
れた特性をもつバイポーラトランジスタを集積回路装置
に作り込むことに成功したものである。

従来の不純物のイオン注入のつどに熱拡散させる方法で
は、前述のように初回の熱拡散深さをよく管理しておい
ても、次回の熱拡散時にその深さが変わって来る問題が
あったが、本発明では熱拡散が一回なので各半導体層の
拡散深さがそれ用の不純物のもつ拡散係数で決まること
になり、従って従来よりも各半導体層の拡散深さの管理
精度を上げることができる。もっとも、各半導体層の深
さの相対比がそれ用の不純物の拡散係数だけで決まると
すると、バイポーラトランジスタに持たせる特性の設計
上かなり不便なことになるが、幸いイオン注入時のイオ
ン加速電圧を不純物の種類に応じて選定することによ
り、熱拡散前の導入不純物の濃度がピークになる深さを
かなり広範囲に変化させることができ、これによって本
発明方法においても各半導体層の拡散深さの相対比を、
トランジスタに種々の特性を持たせるに充分な範囲内で
実質上自由に選定することができる。

〔実施例〕

以下、図を参照しながら本発明の実施例を具体的に説明
する。第１図は本発明方法の第１の実施例をその主な工
程ごとに示すもので、この実施例では同図（ｆ）に示す
ようにコレクタ接続層11を備えた縦形のnpnバイポーラ
トランジスタBTnが半導体領域10内に作り込まれる。

第１図（ａ）は半導体領域10が基板１から接合分離され
た状態を示す。通常のように基板１はｐ形であって、そ
の不純物濃度は例えば1x10¹⁵原子/cm²程度とされ、その
表面に埋込層２用に燐等のｎ形の不純物を約1x10¹⁹原子
/cm²の表面不純物濃度で拡散させた後、ｎ形のエピタキ
シャル層４をこの実施例では２μｍ前後の厚みに成長さ
せる。その比抵抗は例えば３Ωcmとされる。この成長の
際に、埋込層２の不純物は図示のように0.5〜１μｍ程
度エピタキシャル層４内に拡散される。このエピタキシ
ャル層４の表面から、図示しないプロセス酸化膜をマス
クとして、ｐ形の分離層５が1x10¹⁹原子/cm²程度の表面
不純物濃度で基板１に達するように深く拡散され、これ
によって半導体領域10が基板１から接合分離される。図
はこの分離層５の拡散後にプロセス酸化膜が除去された
状態を示す。

同図（ｂ）は第１の不純物のイオン注入工程であって、
このイオン注入前にまず表面にごく薄い酸化膜21がドラ
イ酸化法等で付けられ、その上に１μｍ程度の厚みに塗
着されたフォトレジスト膜31のコレクタ接続層を拡散す
べき個所に窓が抜かれる。この実施例における第１の不
純物にはｎ形の燐ｐが用いられ、150kV程度のイオン加
速電圧下で5x10¹⁵原子/cm²のドーズ量でイオン注入され
る。この条件で打ち込まれた不純物11aは、半導体領域
の表面から約0.14μｍの深さの所にピークをもつ濃度分
布となる。次の同図（ｃ）は第２の不純物のイオン注入
工程であって、前のフォトレジスト膜31をプラズマアッ
シング法により灰化除去した後、フォトレジスト膜32を
付け直してそれに窓を明けた上で、この実施例では第２
の不純物としてボロンＢを50kVの加速電圧下で2x10¹⁴原
子/cm²程度のドーズ量でイオン注入することにより、表
面から約0.11μｍの深さに濃度ピークを持つｐ形の不純
物12aをベース層用に導入する。

さらに同図（ｄ）の第３の不純物のイオン注入工程で
は、フォトレジスト膜33の窓から第３の不純物としてこ
の実施例では砒素Ａを、例えば加速電圧100kV,ドーズ量
5x10¹⁵原子/cm²の条件で打ち込むことにより、表面から
0.01μｍ程度のごく浅い所に濃度ピークをもつｎ形の不
純物13aをエミッタ層用に導入する。なお、以上の第１
図（ｂ）〜（ｄ）までのイオン注入工程は、容易にわか
るようにそれらの順序を自由に選択して差し支えない。

同図（ｅ）は熱拡散工程であって、窒素等の不活性ふん
囲気下で例えば1000℃,30分の条件で、上のようにイオ
ン注入法で導入された不純物を同時熱拡散させることに
より、第１の半導体層としてのｎ形のコレクタ接続層1
1,第２の半導体層としてのｐ形のベース層12および第３
の半導体層としてのｎ形のエミッタ層13をそれぞれ作り
込む。上述のように第1,第２および第３の不純物がそれ
ぞれ燐，ボロンおよび砒素である場合はそれらの拡散係
数の比はほぼ14:4:1であって、この実施例におけるよう
にこれら不純物の打ち込みをそれぞれ約0.14,0.11およ
び0.01μｍの深さにした時、同時熱拡散後の半導体層1
1,12および13の拡散深さはそれぞれ1.1,0.6および0.3μ
ｍ程度となった。これらの拡散深さからわかるように、
３個の半導体層中で第１の半導体層としてのコレクタ接
続層11のみが図示のように埋込層２に達してそれと導電
的に接続される。

同図（ｆ）は完成時の状態を示す。このためには、通例
のように酸化膜21の上に別の酸化膜22を減圧CVD法等に
より0.5μｍ程度の厚みに付け増し、これらの酸化膜を
通して明けた窓を介してコレクタ接続層11,ベース層12
およびエミッタ層13に導電接触するアルミ等の接続膜40
を図示のように設けて、それぞれコレクタC,ベースＢお
よびエミッタＥ用の端子とし、さらにその上をプラズマ
CVD法等によって成長された１μｍ程度の厚みの窒化シ
リコン等の保護膜23で覆う。

このようにして得られたバイポーラトランジスタBTn
は、約0.3μｍのベース幅をもち、そのベース層12の有
効領域のいわゆるガンメル数は10¹²〜10¹³/cm²になる。
試作の結果ではｈ_FE＝60程度の電流増幅率と、Ｖ_CEO＝1
2V,V_CE(SAT)＝0.1V（β＝10,Ic＝100μＡ）程度のコレ
クタ・エミッタ間電圧をもつ縦形バイポーラトランジス
タが得られた。またこの実施例では、コレクタ接続層11
がコレクタ領域である半導体領域10の底部の埋込層２に
達してそれと導電接続されているので、低いコレクタ抵
抗値をもつバイポーラトランジスタを得ることができ
る。

第２図は本発明の第２の実施例を示すもので、この実施
例では分離層も同時熱拡散され、同図（ｅ）に示すよう
に第１の半導体層としてコレクタウォール層11が設けら
れる点が前の実施例と異なる。同図（ａ）の状態では、
基板1,埋込層２およびエピタキシャル層４は前の実施例
と同じであるが、この実施例では接合分離用にｐ形の埋
込分離層３が設けられる。この埋込分離層３用には、ボ
ロンを例えばドーズ量2x10¹⁴原子/cm²程度で基板１の表
面にイオン注入した後、エピタキシャル層４をその上に
成長させる。同図（ｂ）は分離層用の不純物5aのイオン
注入工程であり、エピタキシャル層４の表面を前と同じ
く薄い酸化膜21で覆った後、その上に塗着したフォトレ
ジスト膜30の窓を介して第２の不純物と同じボロンＢを
例えば加速電圧150kV,ドーズ量5x10¹⁵原子/cm²の条件で
イオン注入して、不純物5aをその濃度ピークが表面から
0.7μｍ程度の深さになるように導入する。

同図（ｃ）は前の実施例と同じ第1,第２および第３の不
純物のイオン注入工程であて、簡単化のためこれらのイ
オン注入工程の終了後の状態が図示されている。第２お
よび第３の不純物12aおよび13aのイオン注入パターンは
前の実施例と同じであるが、この実施例ではこれらを囲
むパターンで第１の不純物11aがイオン注入される。同
図（ｄ）は同時熱拡散工程後の状態を示し、前の実施例
におけると同程度の条件のこの熱拡散によって、図示の
ように分離層５が埋込分離層３に達するように拡散され
て半導体領域10がエピタキシャル層４から分割され、同
時にコレクタウォール層11も埋込層２に達するように拡
散されてベース層12を周りから環状に完全に取り囲むパ
ターンに形成される。同図（ｅ）は縦形のnpnバイポー
ラトランジスタBTnの完成時の状態を示し、同図（ｄ）
からこの状態に至るまでの工程ないし要領は前の実施例
におけると同じである。

この実施例における半導体領域10の接合分離用の半導体
層は埋込分離層３と分離層５であって、前者をエピタキ
シャル層４の成長前にあらかじめ埋め込んでおくことに
より、後者用の不純物の熱拡散をトランジスタ用の半導
体層用の不純物の熱拡散と同時にすることができる。こ
の際上の実施例におけるように、分離層５用の不純物を
エピタキシャル層４ないしは半導体領域10の厚みの３分
の１程度ないしはそれよりやや深目にイオン注入してお
けば、熱拡散時にこの不純物を上下両方向に拡散させて
埋込分離層３とともに完全な接合分離層を形成させるこ
とができる。なお、この実施例では第１の半導体層を埋
込層２と導電接続されたコレクタウォール層11としたの
で、前の実施例と同様に低いコレクタ抵抗値をもち、し
かも寄生トランジスタ効果が充分に抑制されたバイポー
ラトランジスタを得ることができる。

第３図から第６図までは、いずれも分離層用の熱拡散を
バイポーラトランジスタの半導体層用の熱拡散と同時に
する本発明のそれぞれ異なる実施例を、熱拡散終了後の
状態で示すものである。

第３図に示す本発明の第３の実施例では、同図（ａ）の
ようにエピタキシャル層４すなわち半導体領域10の厚み
が１μｍ前後で前の実施例の約２分の１であり、埋込分
離層３は同様に設けられるが、分離層５用の不純物が第
２の半導体層であるベース層12用の不純物と同時にイオ
ン注入される。同時熱拡散時には、分離層５用の不純物
は第１の実施例におけるベース層12の場合と同じく約0.
6μｍの深さにまで拡散されるが、下方からも埋込分離
層３が上方に向けて拡散されるので、分離層５は埋込分
離層３と一体になって、半導体領域10用の接合分離層を
形成する。同図（ｂ）には、この一体化された接合分離
層内の深さｘに対する不純物濃度ｃのプロフィルが示さ
れている。

この実施例においても、第１の半導体層であるコレクタ
接続層11はこの熱拡散時に埋込層２に導電接続される
が、この際にベース層12が埋込層２と接触することがな
いように、この実施例では埋込層２用の不純物をアンチ
モンないし砒素とし、同時熱拡散時の埋込層２の上方へ
の拡散を図示のように抑えるのが望ましい。

第４図の本発明の第４の実施例では、エピタキシャル層
４の厚みが同図（ａ）に示すように再び２μｍ程度と比
較的厚く、これに対応して接合分離層が埋込分離層3,中
間分離層６および分離層５の３層構成とされ、この内の
分離層５用の不純物が第２の半導体層としてのベース層
12用と同時にイオン注入される。この実施例の中間分離
層６用の不純物としてのボロンは、例えば加速電圧200k
V,ドーズ量1x10¹⁵原子/cm²の条件で、エピタキシャル層
４の厚みの２分の１程度の深さに打ち込むのがよい。同
時熱拡散工程後の３層が一体化された接合分離層内の不
純物濃度プロフィルは同図（ｂ）に示すとおりである。

第５図に示す本発明の第５の実施例では、同図（ａ）の
ようにエピタキシャル層４の厚みが１μｍ程度で、前の
第３の実施例における分離層３のかわりに下部分離層６
が設けられ、それ用の不純物としてのボロンは、200kV
程度の加速電圧でエピタキシャル層４の厚みの２分の１
よりも深目に、第４図の場合と同程度のドーズ量で打ち
込まれる。分離層５用の不純物がベース層12用と同時に
イオン注入されるのは前と同じで、同時熱拡散後の２層
構成の接合分離層内の不純物濃度プロフィルは同図
（ｂ）のようになる。

第６図に示す本発明の第６の実施例では、同図（ａ）の
ようにエピタキシャル層４の厚みが２μｍ程度である
が、接合分離層は下部分離層６と分離層５とからなる同
図（ｂ）に示す不純物濃度プロフィルの２層構成とされ
る。下部分離層６用のボロン不純物は、例えば加速電圧
500kV,ドーズ量1x10¹⁵原子/cm²の条件で、エピタキシャ
ル層４の厚みの２分の１よりは深目の１〜1.5μｍの深
さにイオン注入される。分離層５用の不純物はベース層
12用と同時かつ同条件で打ち込まれる。これらの分離層
用の不純物は、もちろんトランジスタ用の半導体層用と
ともに同時熱拡散される。

第７図に示す本発明の第７の実施例では、接合分離層が
２層構成とされるのは前の二つの実施例と同じである
が、埋込層２用の不純物がエピタキシャル層４の成長後
にイオン注入法により導入され、かつ他の半導体層と同
時熱拡散処理される点が異なる。同図（ａ）はイオン注
入後の状態を，同図（ｂ）は熱拡散後の状態をそれぞれ
示す。埋込層２用の不純物の打ち込みには、もちろん前
の実施例よりも高い加速電圧が必要となり、エピタキシ
ャル層４の厚みが１μｍ程度の場合は燐，砒素およびア
ンチモンの打ち込みにそれぞれ1,2および3MV程度の加速
電圧が必要で、エピタキシャル層の厚みが２μｍの場合
はこれらのそれぞれ２倍程度の加速電圧が必要である。

従来かかる高加速電圧で不純物を打ち込むとエピタキシ
ャル層４の結晶構造に与えるダメージが大き過ぎる問題
があったが、最近ではこの点が解決されつつある。さら
に、イオンビームを絞ってスキャンニングすることによ
り、所望のパターンで不純物イオンを打ち込めるマスク
レス方式が実用の域に達して来た。第７図の実施例は、
このマスクレス方式のイオン注入法によって埋込層２用
の不純物2aを同図（ａ）のように打ち込むもので、他の
層用の不純物のイオン注入の要領は今までの実施例と同
様である。同図（ｂ）の熱拡散工程では全ての導入不純
物を同時に１工程で拡散させて図示の半導体層を作り込
むことができる。容易にわかるように、埋込分離層を設
ける場合にもそれ用の不純物を同様にマスクレス方式で
イオン注入することができる。

第８図は、本発明方法を縦形のnpnバイポーラトランジ
スタBTnと横形のpnpバイポーラトランジスタとBTpとを
含むバイポーラ集積回路装置に適用した例を、簡略に完
成時の状態で示すものである。両トランジスタBTnおよ
びBTpは、分離層５で接合分離され底部に埋込層２を有
する別個の半導体領域10内にそれぞれ作り込まれ、この
内の縦形のトランジスタBTnは第１図の実施例に対応す
る構成をもつ。第１の半導体層は縦形トランジスタのコ
レクタ接続層11および横形トランジスタのベース接続層
14に用いられ、それら用のｎ形の第１の不純物は同時に
イオン注入される。同様に第２の半導体層は縦形トラン
ジスタのベース層と横形トランジスタのコレクタ層およ
びエミッタ層とに用いられ、これら用のｐ形の第２の不
純物は同時にイオン注入される。第３の半導体層は縦形
トランジスタのエミッタ層13にのみ用いられる。両トラ
ンジスタ用のこれらの半導体層はすべて同時に熱拡散さ
れ、これにより第１の半導体層としての縦形トランジス
タのコレクタ接続層および横形トランジスタのベース接
続層がそれぞれ埋込層２とに導電接続される。図では両
トランジスタのコレクタ，ベースおよびエミッタ端子が
それぞれC,BおよびＥで簡略に示されている。

第９図は本発明方法を縦形のnpnバイポーラトランジス
タBTnとｎチャネル電界効果トランジスタFTnとｐチャネ
ル電界効果トランジスタFTpとを含むBiCMOS集積回路装
置に適用した実施例を第８図と同じ要領で示すものであ
る。両電界効果トランジスタFTnおよびFTpは、バイポー
ラトランジスタBTn用とは別な半導体領域10内に作り込
まれる。この例では、第１の半導体層はバイポーラトラ
ンジスタのｎ形のコレクタ接続層11にのみ用いられる
が、第２の半導体層はバイポーラトランジスタのｐ形の
ベース層12とｎチャネル電界効果トランジスタのｐ形の
ウエル17およびｐチャネル電界効果トランジスタのｐ形
のソース・ドレイン層18とに用いられ、第３の半導体層
はバイポーラトランジスタのｎ形のエミッタ層13とｎチ
ャネル電界効果トランジスタのｎ形のソース・ドレイン
層19とに用いられる。もちろん本発明方法では、これら
両種トランジスタの半導体層用の同種の不純物を同時に
イオン注入し、すべての不純物を同時に熱拡散すること
ができる。図では、両電界効果トランジスタのゲート，
ソースおよびドレイン端子がそれぞれG,SおよびＤで示
されている。

以上説明した実施例からわかるように、本発明方法はこ
れらの実施例に限らず種々態様で実施をすることができ
る。例えば、第1,第２および第３の半導体層と各種トラ
ンジスタ用の半導体層との対応関係は、トランジスタの
特性ないし設計に合わせて種々の選択が可能である。第
1,第２および第３の不純物の種類の選定も、場合に応じ
て適宜に変更すべきものである。また、実施例ではトラ
ンジスタを構成する半導体層用の不純物をイオン注入す
る際のマスクにフォトレジスト膜を用いることとした
が、前述のマスクレスのイオン注入法をこれに利用する
ことができる。このいわゆるFIB法（合焦イオンビーム
法）は現在急速に発展中で、本発明方法にこれを合わせ
て利用することにより、とくに新しいカスタムIC類の開
発期間を従来より１桁程度以上短縮することが可能にな
る。フォトマスクの製作時間が不要になり、パターンの
変更が自由になるので、ウエハプロセス中の滞留時間の
半分以上を占める熱拡散時間を本発明方法により大幅に
短縮できることと合わせて、試作の速度を格段に上げる
ことが可能になるからである。

〔発明の効果〕

以上述べたように本発明では、一方の導電形の半導体基
板から接合分離され底部に他方の導電形の埋込層を備え
る他方の導電形の半導体領域内にバイポーラトランジス
タを作り込むに当たって、他方の導電形の第１の半導体
層用の第１の不純物と、一方の導電形の第２の半導体層
用の第１の不純物より拡散係数の低い第２の不純物と、
他方の導電形の第３の半導体層用の第２の不純物よりは
拡散係数が低い第３の不純物とを縦形のバイポーラトラ
ンジスタ用にそれぞれイオン注入法により半導体領域に
導入した上で、同時熱処理によって各半導体層を第１の
半導体層のみが埋込層に達するまで熱拡散させるように
したので、まず第１の効果として、バイポーラトランジ
スタ用のそれぞれ拡散深さの異なる第1,第２および第３
の半導体層を第1,第２および第３の不純物がもつ拡散係
数の差を利用して１回の共通の熱拡散工程で半導体領域
内に作り込むことができ、これによってバイポーラトラ
ンジスタを集積回路装置に作り込むための全体工程数を
減少させ、かつ従来最も長時間を要していた熱拡散工程
の時間を大幅に短縮することができる。この効果によ
り、集積回路装置のウエハプロセス内の滞留時間は従来
の２分の１以下に短縮される。

本発明の第２の効果として、第１の半導体層のみが半導
体領域の底部の埋込層に達するように不純物が熱拡散さ
れるので、製作工程を上のように合理化しながら低いコ
レクタ抵抗ないしはベース抵抗をもつ優れた特性のバイ
ポーラトランジスタを本発明方法によって製作すること
ができる。

本発明の第３の効果として、従来の不純物をそのイオン
注入のつど熱拡散させる方法と較べて、バイポーラトラ
ンジスタ用の各半導体層の深さが１回の熱拡散によって
各不純物の拡散係数に応じて決まるので、従来よりも半
導体層の深さの管理精度を高めることができ、例えばベ
ース幅のばらつきを少なくして、電流増幅率特性の揃っ
たバイポーラトランジスタを集積回路装置に組み込むこ
とができる。またこの半導体層の深さは、イオン注入時
の加速電圧によって不純物の半導体領域内への打ち込み
深さを制御することにより、トランジスタに要求される
種々の特性を満たすように選定することが可能である。

本発明の第４の効果として、実施例からわかるように第
1,第２および第３の半導体層を縦形および横形のバイポ
ーラトランジスタに共通に適用し、さらには電界効果ト
ランジスタの半導体層にも共通に適用できるので、イオ
ン注入工程をバイポーラトランジスタおよび電界効果ト
ランジスタの双方に共通化することにより、さらに全体
工程数を減らして集積回路装置の製作を合理化すること
ができる。

以上の特長をもつ本発明方法は、とくにカスタムICの製
作や新しい集積回路装置の開発に適用して実効が高く、
製作ないし試作のコスト低減と期間短縮の両面で著効を
奏することができ、さらには前述のマスクレスイオン注
入法と組み合わせてこれらの効果を一層高めることがで
きる。

【図面の簡単な説明】

第１図から第９図までが本発明に関し、第１図は本発明
による半導体集積回路装置用バイポーラトランジスタの
製造方法の第１実施例を主な工程ごとの状態で示す半導
体集積回路装置の一部拡大断面図、第２図は本発明の第
２の実施例の主な工程を示す断面図、第３図から第６図
までは本発明のそれぞれ異なる実施例を熱拡散工程後の
状態で示す断面図、第７図は本発明の第７の実施例をイ
オン注入工程および熱拡散工程後の状態で示す断面図、
第８図は本発明のバイポーラ形集積回路装置への適用例
を完成時の状態で示す断面図、第９図は本発明のBiCMOS
集積回路装置への適用例を完成時の状態で示す断面図で
ある。第10図は従来の半導体集積回路装置用バイポーラ
トランジスタの製造方法を主な工程ごとの状態で例示す
る断面図である。図において、 1:半導体基板、2:半導体領域底部埋込層、3:埋込分離
層、4:エピタキシャル層、5:分離層、5a:不純物、6:中
間分離層ないしは下部分離層、6a:不純物、10:半導体領
域、11:第１の半導体層としてのコレクタ接続層ないし
はコレクタウォール層、11a:不純物、12:第２の半導体
層としてのベース層、12a:不純物、13:第３の半導体層
としてのエミッタ層、13a:不純物、14:第１の半導体層
としてのベース接続層、15:第２の半導体層としてのコ
レクタ層、16:第２の半導体層としてのエミッタ層、17:
第２の半導体層としてのウエル、18:第２の半導体層と
してのソース・ドレイン層、19:第３の半導体層として
のソース・ドレイン層、20〜22:酸化膜、23:保護膜、30
〜33:フォトレジスト膜、40:接続膜、A:第３の不純物と
しての砒素、B:第２の不純物としてのボロンないしはベ
ース端子、、BTn:縦形のnpnバイポーラトランジスタ、B
Tp:横形のpnpバイポーラトランジスタ、C:コレクタ端
子、c:不純物濃度、D:ドレイン端子、E:エミッタ端子、
FTn:nチャネル電界効果トランジスタ、FTp:pチャネル電
界効果トランジスタ、G:ゲート端子、P:第１の不純物と
しての燐、S:ソース端子、x:不純物の拡散深さ方向、で
ある。

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁶ 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 27/06 29/73 Ｈ０１Ｌ 27/06 ３２１ Ｂ

Claims (1)

【特許請求の範囲】
1. 【請求項１】一方の導電形の半導体基板から接合分離さ
   れ底部に他方の導電形の埋込層を備える他方の導電形の
   半導体領域内にバイポーラトランジスタを作り込む方法
   であって、他方の導電形の第１の半導体層用の第１の不
   純物と、一方の導電形の第２の半導体層用の第１の不純
   物より拡散係数の低い第２の不純物と、他方の導電形の
   第３の半導体層用の第２の不純物よりは拡散係数が低い
   第３の不純物とを縦形のバイポーラトランジスタ用にそ
   れぞれイオン注入法により半導体領域に導入した上で、
   同時熱処理によって各半導体層を第１の半導体層のみが
   埋込層に達するように熱拡散させることを特徴とする半
   導体集積回路装置用バイポーラトランジスタの製造方
   法。