JPH07105486B2 - 電極配線材料 - Google Patents
電極配線材料Info
- Publication number
- JPH07105486B2 JPH07105486B2 JP20906686A JP20906686A JPH07105486B2 JP H07105486 B2 JPH07105486 B2 JP H07105486B2 JP 20906686 A JP20906686 A JP 20906686A JP 20906686 A JP20906686 A JP 20906686A JP H07105486 B2 JPH07105486 B2 JP H07105486B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- wiring
- electrode
- electrode wiring
- alloy
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） 本発明は、各種半導体素子等に用いられる電極配線材料
に関する。
に関する。
（従来の技術） 近年、非晶質シリコン（ａ−Si）膜を用いた薄膜トラン
ジスタ（TFT）をスイッチング素子として用いて構成さ
れるアクティブマトリクス型液晶表示素子が注目されて
いる。これは、非晶質のガラス基板を用いて低温成膜が
できるａ−Si膜を用いてTFTアレイを構成することによ
り、大面積，高精細，高画質且つ安価なパネルディスプ
レイ（フラット型テレビジョン）が実現できる可能性が
あるからである。このアクティブマトリクス型液晶表示
素子の表示画素をできるだけ小さくし、且つ大面積にす
るためには、TFTへの信号線即にゲート配線とデータ配
線を細く且つ長くすることが必要である。しかもパルス
信号の波形歪みを無くすためには、抵抗を十分に低くし
なければならない。例えばケート電極配線をガラス基板
上に形成し、この上に絶縁膜やａ−Si膜を重ねてTFTを
構成する逆スタガー型のTFT構造を採用する場合、ゲー
ト電極配線は薄くして十分に低抵抗であり、且つその後
の薬品処理に耐えられる材料であることが要求される。
従来この様な要求を満たすゲート電極配線材料として、
TaやTiなどの各種金属膜が用いられているが、更に大面
積化，高精細化を図るためにはより低抵抗で加工性がよ
く、しかも各種薬品処理工程で耐性が優れた材料が望ま
れている。ソース，ドレイン電極配線を基板側に設ける
スタガー型のTFT構造の場合には、ソース，ドレイン電
極材料にその様な特性が要求されることになる。同様の
問題は、アクティブマトリクス型でない液晶表示素子の
場合にも存在する。一方、単結晶Si基板を用いた半導体
集積回路においても、同様の問題がある。例えばダイナ
ミックRAMに代表されるメモリ集積回路はますます集積
度を増している。従来、この様なメモリ集積回路で用い
られるMOSトランジスタのゲート電極配線には、不純物
ドープの多結晶シリコン膜が一般に用いられてきた。し
かし更に素子の微細化，高集積化を図るためには、多結
晶シリコン膜では比抵抗が高過ぎる。多結晶シリコン膜
より比抵抗が低く、且つ高温にも耐える材料として、Mo
Si2が知られているが、これを用いても例えば1Mビット
以上のダイナミックRAMを実現する場合には電極配線の
抵抗が大きい問題になる。
ジスタ（TFT）をスイッチング素子として用いて構成さ
れるアクティブマトリクス型液晶表示素子が注目されて
いる。これは、非晶質のガラス基板を用いて低温成膜が
できるａ−Si膜を用いてTFTアレイを構成することによ
り、大面積，高精細，高画質且つ安価なパネルディスプ
レイ（フラット型テレビジョン）が実現できる可能性が
あるからである。このアクティブマトリクス型液晶表示
素子の表示画素をできるだけ小さくし、且つ大面積にす
るためには、TFTへの信号線即にゲート配線とデータ配
線を細く且つ長くすることが必要である。しかもパルス
信号の波形歪みを無くすためには、抵抗を十分に低くし
なければならない。例えばケート電極配線をガラス基板
上に形成し、この上に絶縁膜やａ−Si膜を重ねてTFTを
構成する逆スタガー型のTFT構造を採用する場合、ゲー
ト電極配線は薄くして十分に低抵抗であり、且つその後
の薬品処理に耐えられる材料であることが要求される。
従来この様な要求を満たすゲート電極配線材料として、
TaやTiなどの各種金属膜が用いられているが、更に大面
積化，高精細化を図るためにはより低抵抗で加工性がよ
く、しかも各種薬品処理工程で耐性が優れた材料が望ま
れている。ソース，ドレイン電極配線を基板側に設ける
スタガー型のTFT構造の場合には、ソース，ドレイン電
極材料にその様な特性が要求されることになる。同様の
問題は、アクティブマトリクス型でない液晶表示素子の
場合にも存在する。一方、単結晶Si基板を用いた半導体
集積回路においても、同様の問題がある。例えばダイナ
ミックRAMに代表されるメモリ集積回路はますます集積
度を増している。従来、この様なメモリ集積回路で用い
られるMOSトランジスタのゲート電極配線には、不純物
ドープの多結晶シリコン膜が一般に用いられてきた。し
かし更に素子の微細化，高集積化を図るためには、多結
晶シリコン膜では比抵抗が高過ぎる。多結晶シリコン膜
より比抵抗が低く、且つ高温にも耐える材料として、Mo
Si2が知られているが、これを用いても例えば1Mビット
以上のダイナミックRAMを実現する場合には電極配線の
抵抗が大きい問題になる。
（発明が解決しようとする問題点） 以上のように従来の各種半導体素子において、大面積
化，高集積化を図ろうとする場合に、電極配線の抵抗，
加工性，耐薬品性等が大きい問題になっている。
化，高集積化を図ろうとする場合に、電極配線の抵抗，
加工性，耐薬品性等が大きい問題になっている。
本発明はこの様な問題を解決した優れた電極配線材料を
提供することを目的とする。
提供することを目的とする。
［発明の構成］ （問題点を解決するための手段） 本発明にかかる電極配線材料は、体心立方構造の結晶形
をもつ下地金属膜と、この上に形成された,Taの組成比
が84原子％以上であるMoとTaの合金膜との積層構造を有
することを特徴とする。
をもつ下地金属膜と、この上に形成された,Taの組成比
が84原子％以上であるMoとTaの合金膜との積層構造を有
することを特徴とする。
なお、MoとTaの合金膜は、MoとTaの総量が95原子％以上
であればよく、他の元素C,O,Ar,Nなどを５原子％以下の
範囲で含むことは許容される。下地金属膜に用いる体心
立方構造の金属としては、V,Cr,Fe,Nb,Mo,W,Ta等があ
り、またTaの組成比が84原子％以下であるMoとTaの合金
を用いることもできる。
であればよく、他の元素C,O,Ar,Nなどを５原子％以下の
範囲で含むことは許容される。下地金属膜に用いる体心
立方構造の金属としては、V,Cr,Fe,Nb,Mo,W,Ta等があ
り、またTaの組成比が84原子％以下であるMoとTaの合金
を用いることもできる。
（作用） 本発明における積層構造の電極材料は、Ta,Mo,Tiや単層
のMo−Ta合金膜より比抵抗が小さく、勿論MoSi2膜より
遥かに比抵抗が小さい。また加工性に優れ、各種薬品に
対する耐性にも優れ、Siなどの半導体とのオーミック接
触性も優れている。
のMo−Ta合金膜より比抵抗が小さく、勿論MoSi2膜より
遥かに比抵抗が小さい。また加工性に優れ、各種薬品に
対する耐性にも優れ、Siなどの半導体とのオーミック接
触性も優れている。
本発明の積層構造電極材料が低抵抗である理由は、次の
通りである。Taの結晶構造には、正方晶と体心立方晶の
２種類がある。正方晶Taはβ−Taと称され、通常の蒸
着，スパッタなどにより形成される薄膜はこの結晶形を
とる。体心立方晶のTaはα−Taと称され、バルク金属が
この結晶形をとる。Mo−Ta合金は、Taの組成比が大きい
範囲ではその薄膜は通常正方晶である。ところが本発明
にように体心立方晶の下地金属膜上にTa−Mo合金膜を積
層形成すると、Taの組成比が大きい場合にもその合金膜
は下地金属膜の結晶構造を反映して体心立方晶になる。
この結果、Taの組成比が大きいにも拘らず、低抵抗の電
極配線が実現できるのである。
通りである。Taの結晶構造には、正方晶と体心立方晶の
２種類がある。正方晶Taはβ−Taと称され、通常の蒸
着，スパッタなどにより形成される薄膜はこの結晶形を
とる。体心立方晶のTaはα−Taと称され、バルク金属が
この結晶形をとる。Mo−Ta合金は、Taの組成比が大きい
範囲ではその薄膜は通常正方晶である。ところが本発明
にように体心立方晶の下地金属膜上にTa−Mo合金膜を積
層形成すると、Taの組成比が大きい場合にもその合金膜
は下地金属膜の結晶構造を反映して体心立方晶になる。
この結果、Taの組成比が大きいにも拘らず、低抵抗の電
極配線が実現できるのである。
（実施例） 具体的なデバイスに適用した実施例の説明に先だって、
本発明の電極材料膜の基本特性を実験データに従って説
明する。ガラス基板上に組成比を種々変化させたTa−Mo
合金膜をスパッタにより形成してその比抵抗を測定し
た。第４図にその結果を示す。ガラス基板上にTa−Mo合
金膜を単層膜として形成した場合と、下地にMo膜を形成
しこの上にTa−Mo合金膜を形成した積層膜の場合の比抵
抗の併せて示してある。単層膜の場合はTaの組成比が84
原子％を越えると急激に比抵抗が増大する。これに対し
積層膜とした場合には、Taの組成比の増加と共に比抵抗
が減少し、単層膜の場合と著しい相違が認められる。
本発明の電極材料膜の基本特性を実験データに従って説
明する。ガラス基板上に組成比を種々変化させたTa−Mo
合金膜をスパッタにより形成してその比抵抗を測定し
た。第４図にその結果を示す。ガラス基板上にTa−Mo合
金膜を単層膜として形成した場合と、下地にMo膜を形成
しこの上にTa−Mo合金膜を形成した積層膜の場合の比抵
抗の併せて示してある。単層膜の場合はTaの組成比が84
原子％を越えると急激に比抵抗が増大する。これに対し
積層膜とした場合には、Taの組成比の増加と共に比抵抗
が減少し、単層膜の場合と著しい相違が認められる。
第５図は、これらのTa−Mo合金（Ta84％以上）の単層膜
と、Mo/Ta−Mo合金（Ta84％以上）の積層膜のＸ線回折
の結果である。この結果から、Taが84％以上のMo−Ta合
金単層膜は正方晶であるのに対し、Mo膜を下地とした積
層膜は体心立方晶となっていることが確認される。この
結晶構造の違いが上述の大きい比抵抗の違いとなってい
る。
と、Mo/Ta−Mo合金（Ta84％以上）の積層膜のＸ線回折
の結果である。この結果から、Taが84％以上のMo−Ta合
金単層膜は正方晶であるのに対し、Mo膜を下地とした積
層膜は体心立方晶となっていることが確認される。この
結晶構造の違いが上述の大きい比抵抗の違いとなってい
る。
Mo/Ta−Mo積層膜は、Taの組成比が84％以上であれば耐
薬品はほぼTaのそれと一致する。即ち、HF以外の各種強
酸HNO3,H2SO4,HCl,H2O2に侵されない。またこの積層膜
は、CF4とO2を用いたプラズマエッチングにより容易に
エッチングすることができ、ガスの混合比や印加RF電力
を選ぶことによりテーパ・エッチングも容易であった。
薬品はほぼTaのそれと一致する。即ち、HF以外の各種強
酸HNO3,H2SO4,HCl,H2O2に侵されない。またこの積層膜
は、CF4とO2を用いたプラズマエッチングにより容易に
エッチングすることができ、ガスの混合比や印加RF電力
を選ぶことによりテーパ・エッチングも容易であった。
下地金属膜としてMo膜の他、Taの組成比が84原子％以下
であるTa−Mo合金膜を用いた場合、更にV,Cr,Je,Nb,W膜
を用いた場合も同様の結果が得られた。
であるTa−Mo合金膜を用いた場合、更にV,Cr,Je,Nb,W膜
を用いた場合も同様の結果が得られた。
膜形成の方法はスパッタ方に限らず、電子ビーム蒸着法
等に用いてもよい。また下地金属膜は、主として積層さ
れたTa−Mo合金膜の結晶構造を決定するためのものであ
るから、その厚さは例えば100Å程度以上あればよい。
等に用いてもよい。また下地金属膜は、主として積層さ
れたTa−Mo合金膜の結晶構造を決定するためのものであ
るから、その厚さは例えば100Å程度以上あればよい。
次に本発明の電極材料を用いた具体的な素子の実施例を
説明する。
説明する。
第１図は一実施例のアグティウマトリクス型液晶表示素
子の等価回路である。ガラス基板上にアドレス配線11
（111,112,…）とデータ配線12（121,122,…）がマトリ
スク状に配設され、その各交差位置にTFT13が配置され
る。TFT13は、ゲートがアドレス配線11に、ドレインが
データ配線12にそれぞれ接続され、ソースが画素電極を
介して液晶セル14に接続されている。図では蓄積容量を
示しているが、これは省略することができる。TFT13の
ゲート電極は実際はアドレス配線11と一体的に形成され
ている。
子の等価回路である。ガラス基板上にアドレス配線11
（111,112,…）とデータ配線12（121,122,…）がマトリ
スク状に配設され、その各交差位置にTFT13が配置され
る。TFT13は、ゲートがアドレス配線11に、ドレインが
データ配線12にそれぞれ接続され、ソースが画素電極を
介して液晶セル14に接続されている。図では蓄積容量を
示しているが、これは省略することができる。TFT13の
ゲート電極は実際はアドレス配線11と一体的に形成され
ている。
第２図は、アクティプマトリクス基板の要部断面図であ
る。ガラス基板21上にアドレス配線と一体のゲート電極
22が、Ta−Mo膜（Ta80％）221とTa−Mo膜（Ta95％）222
の積層膜により形成され、この上にゲート絶縁膜となる
SiO2膜23が堆積されている。この上にノンドープａ−Si
膜24とn+型ａ−Si膜25が堆積され、TFT領域に島状にパ
ターン形成されている。パターン形成されたａ−Si膜上
にはAl膜によるソース電極26,ドレイン電極27が形成さ
れている。ドレイン電極27は、第１図で説明したデータ
配線12と一体形成されている。図では省略したが、島状
ａ−Si膜を形成した後、これに隣接してITO画素電極が
形成され、ソース電極26はこの画素電極に電気的に接続
される。
る。ガラス基板21上にアドレス配線と一体のゲート電極
22が、Ta−Mo膜（Ta80％）221とTa−Mo膜（Ta95％）222
の積層膜により形成され、この上にゲート絶縁膜となる
SiO2膜23が堆積されている。この上にノンドープａ−Si
膜24とn+型ａ−Si膜25が堆積され、TFT領域に島状にパ
ターン形成されている。パターン形成されたａ−Si膜上
にはAl膜によるソース電極26,ドレイン電極27が形成さ
れている。ドレイン電極27は、第１図で説明したデータ
配線12と一体形成されている。図では省略したが、島状
ａ−Si膜を形成した後、これに隣接してITO画素電極が
形成され、ソース電極26はこの画素電極に電気的に接続
される。
以上のような構成で表示面積が 19.2cm×25.6cm、画素ピッチ400μｍの液晶表示素子を
製作した。各部の具体的な数値を説明すると、ゲート電
極22は、下地Ta−Mo膜221が300Å、この上のTa−Mo膜22
2が1700Åである。アドレス配線11はこのゲート電極22
と一体形成されており、その幅は30μｍとした。この電
極配線は、CF4とO2を用いたプラズマエッチングにより
テーパ付を行った。
製作した。各部の具体的な数値を説明すると、ゲート電
極22は、下地Ta−Mo膜221が300Å、この上のTa−Mo膜22
2が1700Åである。アドレス配線11はこのゲート電極22
と一体形成されており、その幅は30μｍとした。この電
極配線は、CF4とO2を用いたプラズマエッチングにより
テーパ付を行った。
このようにして得られたアドレス配線11の抵抗は、12.8
kΩであった。ちなみに他の電極材料を用いた同様のア
ドレス配設を形成した場合の数値例を挙げると、Tiの場
合200.5kΩ、Crの場合55.4kΩ、Moの場合22.6kΩ、Taの
場合110.9kΩ、Ta60％のMo−Ta合金の場合19.2kΩであ
った。
kΩであった。ちなみに他の電極材料を用いた同様のア
ドレス配設を形成した場合の数値例を挙げると、Tiの場
合200.5kΩ、Crの場合55.4kΩ、Moの場合22.6kΩ、Taの
場合110.9kΩ、Ta60％のMo−Ta合金の場合19.2kΩであ
った。
アドレス配線形成後の基板は、 H2SO4＋H2O2の混液により有機物除去を行い、洗浄し
て、SiO2膜23をCVDにより1500Å堆積し、続いてａ−Si
膜24を3000Å,n+型ａ−Si膜25を500Å堆積した。そして
前述のようにこれらのａ−Si膜をパターン形成した後、
画素電極を形成し、TFTのドレイン電極26を兼ねたデー
タ配線とソース電極27を形成した。
て、SiO2膜23をCVDにより1500Å堆積し、続いてａ−Si
膜24を3000Å,n+型ａ−Si膜25を500Å堆積した。そして
前述のようにこれらのａ−Si膜をパターン形成した後、
画素電極を形成し、TFTのドレイン電極26を兼ねたデー
タ配線とソース電極27を形成した。
このようにして形成された液晶表示素子では、データ配
線とアドレス配線間の短絡は殆ど認められなかった。こ
れに対し、アドレス配線としてMo膜を用いた場合、短絡
事故が多く認められた。これは、H2SO4＋H2O2等の強酸
による処理ができないため、アドレス配線上の有機物等
の付着ゴミを除去することができないからである。また
TiやCrをアドレス配線に用いた場合、テーパエッチング
ができないため、配線端部でSiO2膜が薄くなり、やはり
アドレス配線とデータ配線間の短絡事故が多く発生し
た。
線とアドレス配線間の短絡は殆ど認められなかった。こ
れに対し、アドレス配線としてMo膜を用いた場合、短絡
事故が多く認められた。これは、H2SO4＋H2O2等の強酸
による処理ができないため、アドレス配線上の有機物等
の付着ゴミを除去することができないからである。また
TiやCrをアドレス配線に用いた場合、テーパエッチング
ができないため、配線端部でSiO2膜が薄くなり、やはり
アドレス配線とデータ配線間の短絡事故が多く発生し
た。
以上では、ａ−SiのTFTを用いたアクティブマトリクス
型液晶表示素子を説明したが、ａ−SiのダイオードやMI
M素子を用いた液状表示素子に同様に本発明を適用して
効果がある。
型液晶表示素子を説明したが、ａ−SiのダイオードやMI
M素子を用いた液状表示素子に同様に本発明を適用して
効果がある。
第３図は、本発明の電極配線材料をMOS集積回路のゲー
ト電極配線部に用いた実施例のMOSトランジスタ部であ
る。比抵抗数Ω・cmのｐ型Si基板31の素子分離された領
域に熱酸化により30nmのゲート酸化膜32を形成し、この
上に200ÅのMoSi膜331,200ÅのMo膜332,続いて2000Åの
Mo−Ta合金（Ta95原子％）膜333を順次堆積し、900℃,3
0分の熱処理をする。これにより中間層はMoSi膜に変化
する。この後この積層膜をCF4とO2のプラズマエッチン
グによりテーパエッチングしてゲート電極配線を形成し
た。次にゲート電極をマスクとしてＰイオンを100keVで
１×1015/cm2イオン注入し、1000℃,30分の熱処理を行
ってソース，ドレイン領域34,35を形成した。最後に全
面にCVD酸化膜36を形成し、コンタクト孔を開けてAl配
線37,38を形成した。
ト電極配線部に用いた実施例のMOSトランジスタ部であ
る。比抵抗数Ω・cmのｐ型Si基板31の素子分離された領
域に熱酸化により30nmのゲート酸化膜32を形成し、この
上に200ÅのMoSi膜331,200ÅのMo膜332,続いて2000Åの
Mo−Ta合金（Ta95原子％）膜333を順次堆積し、900℃,3
0分の熱処理をする。これにより中間層はMoSi膜に変化
する。この後この積層膜をCF4とO2のプラズマエッチン
グによりテーパエッチングしてゲート電極配線を形成し
た。次にゲート電極をマスクとしてＰイオンを100keVで
１×1015/cm2イオン注入し、1000℃,30分の熱処理を行
ってソース，ドレイン領域34,35を形成した。最後に全
面にCVD酸化膜36を形成し、コンタクト孔を開けてAl配
線37,38を形成した。
この実施例によるゲート電極配線は、MoSi2膜のみを用
いた場合と比較して比抵抗が1/5であり、短いゲート遅
延時間が得られた。
いた場合と比較して比抵抗が1/5であり、短いゲート遅
延時間が得られた。
［発明の効果］ 以上述べたように本発明によれば、体心立方構造の下地
金属膜にMo−Ta合金膜を積層することにより、この合金
膜の結晶構造をTaの組成比が極めて大きい場合にも体心
立方構造として、非常に低抵抗の電極配線を得ることが
できる。しかもこの電極配線材料は、テーパエッチング
等が容易であって加工性に優れ、また耐薬品性にも優れ
ている。
金属膜にMo−Ta合金膜を積層することにより、この合金
膜の結晶構造をTaの組成比が極めて大きい場合にも体心
立方構造として、非常に低抵抗の電極配線を得ることが
できる。しかもこの電極配線材料は、テーパエッチング
等が容易であって加工性に優れ、また耐薬品性にも優れ
ている。
第１図は本発明の一実施例のアクティブマトリクス型液
晶表示素子の等価回路図、第２図はそのアクティブマト
リクス基板の要部断面図、第３図は本発明の他の実施例
のMOSトラジスタを示す図、第４図は本発明にかかる積
層構造の電極配線材料の抵抗率特性を単層膜と比較して
示す図、第５図は同じくＸ線回折データを示す図であ
る。 11……アドレス配線、12……データ配線、13……TFT、1
4……液晶セル、21……ガラス基板、22……ゲート電
極、221……Ta−Mo（Ta80％）膜、222……Ta−Mo（Ta95
％）膜、23……SiO2膜、24……ａ−Si膜、25……n+型ａ
−Si膜、26……ソース電極、27……ドレイン電極、31…
…ｐ型Si基板、32……ゲート酸化膜、331……MoSi2膜、
332……Mo膜、333……Ta−Mo合金膜、34……ソース領
域、35……ドレイン領域、36……SiO2膜、37,38……Al
配線。
晶表示素子の等価回路図、第２図はそのアクティブマト
リクス基板の要部断面図、第３図は本発明の他の実施例
のMOSトラジスタを示す図、第４図は本発明にかかる積
層構造の電極配線材料の抵抗率特性を単層膜と比較して
示す図、第５図は同じくＸ線回折データを示す図であ
る。 11……アドレス配線、12……データ配線、13……TFT、1
4……液晶セル、21……ガラス基板、22……ゲート電
極、221……Ta−Mo（Ta80％）膜、222……Ta−Mo（Ta95
％）膜、23……SiO2膜、24……ａ−Si膜、25……n+型ａ
−Si膜、26……ソース電極、27……ドレイン電極、31…
…ｐ型Si基板、32……ゲート酸化膜、331……MoSi2膜、
332……Mo膜、333……Ta−Mo合金膜、34……ソース領
域、35……ドレイン領域、36……SiO2膜、37,38……Al
配線。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 29/78 ３０１ Ｆ 21/88 Ｍ
Claims (2)
- 【請求項１】体心立方構造の結晶形をもつ下地金属膜
と、この上に形成された,Taの組成比が84原子％以上で
あるMoとTaの合金膜との積層構造を有することを特徴と
する電極配線材料。 - 【請求項２】前記下地金属膜は、Taの組成比が84原子％
以下であるMoとTaの合金膜である特許請求の範囲第１項
記載の電極配線材料。
Priority Applications (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20906686A JPH07105486B2 (ja) | 1986-09-05 | 1986-09-05 | 電極配線材料 |
| DE3689843T DE3689843T2 (de) | 1986-03-06 | 1986-12-12 | Steuerschaltung einer Flüssigkristallanzeige. |
| EP86309698A EP0236629B1 (en) | 1986-03-06 | 1986-12-12 | Driving circuit of a liquid crystal display device |
| KR1019870002018A KR910001872B1 (ko) | 1986-03-06 | 1987-03-06 | 반도체장치 |
| US07/411,262 US4975760A (en) | 1986-03-06 | 1989-09-25 | Electrode interconnection material, semiconductor device using this material and driving circuit substrate for display device |
| US07/521,035 US5028551A (en) | 1986-03-06 | 1990-05-09 | Electrode interconnection material, semiconductor device using this material and driving circuit substrate for display device |
| US07/699,296 US5170244A (en) | 1986-03-06 | 1991-04-08 | Electrode interconnection material, semiconductor device using this material and driving circuit substrate for display device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20906686A JPH07105486B2 (ja) | 1986-09-05 | 1986-09-05 | 電極配線材料 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6365669A JPS6365669A (ja) | 1988-03-24 |
| JPH07105486B2 true JPH07105486B2 (ja) | 1995-11-13 |
Family
ID=16566686
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20906686A Expired - Lifetime JPH07105486B2 (ja) | 1986-03-06 | 1986-09-05 | 電極配線材料 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07105486B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE69032893T2 (de) * | 1989-11-30 | 1999-07-22 | Kabushiki Kaisha Toshiba, Kawasaki, Kanagawa | Werkstoff für elektrische Leiter, Elektronikagerät welches diesen verwendet und Flüssig-Kristall-Anzeige |
| JP2778494B2 (ja) * | 1994-12-26 | 1998-07-23 | 日本電気株式会社 | 電極薄膜およびその電極薄膜を用いた磁気抵抗効果型ヘッド |
-
1986
- 1986-09-05 JP JP20906686A patent/JPH07105486B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6365669A (ja) | 1988-03-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5428250A (en) | Line material, electronic device using the line material and liquid crystal display | |
| US4905066A (en) | Thin-film transistor | |
| KR910001872B1 (ko) | 반도체장치 | |
| US5821622A (en) | Liquid crystal display device | |
| US7342615B2 (en) | Image display and manufacturing method of the same | |
| JP2905032B2 (ja) | 金属配線の製造方法 | |
| US5231039A (en) | Method of fabricating a liquid crystal display device | |
| US5334544A (en) | Method of making thin film transistors | |
| US6111619A (en) | Method of forming polycrystalline silicon TFTs with TiN/Cu/TiN interconnections for a liquid crystal display pixel array | |
| US4918494A (en) | Thin film transistor | |
| US5738948A (en) | Electrode-wiring material and electrode-wiring substrate using the same | |
| JPH08248442A (ja) | 液晶表示装置 | |
| JP3488551B2 (ja) | 電極配線材料およびこれを用いた電極配線基板 | |
| JP2869893B2 (ja) | 半導体パネル | |
| US4997262A (en) | Liquid crystal display element | |
| JPH07105486B2 (ja) | 電極配線材料 | |
| JP3139764B2 (ja) | 配線材料及び液晶表示装置 | |
| JPH0376589B2 (ja) | ||
| JPH08213626A (ja) | 薄膜半導体装置及びその製造方法 | |
| JP2585267B2 (ja) | 液晶表示装置 | |
| JP2862737B2 (ja) | 薄膜トランジスタ及びその製造方法 | |
| KR100750913B1 (ko) | 배선의 제조 방법 및 그 배선을 포함하는 액정 표시장치용 박막 트랜지스터 기판 및 그 제조 방법 | |
| JP2574837B2 (ja) | 薄膜トランジスタマトリクスとその製造方法 | |
| JP2000035592A (ja) | 液晶表示装置 | |
| JPH0572561A (ja) | アクテイブマトリクス基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |