JPH07105582B2 - セラミック基板の検査方法 - Google Patents
セラミック基板の検査方法Info
- Publication number
- JPH07105582B2 JPH07105582B2 JP2051721A JP5172190A JPH07105582B2 JP H07105582 B2 JPH07105582 B2 JP H07105582B2 JP 2051721 A JP2051721 A JP 2051721A JP 5172190 A JP5172190 A JP 5172190A JP H07105582 B2 JPH07105582 B2 JP H07105582B2
- Authority
- JP
- Japan
- Prior art keywords
- check
- ceramic substrate
- vias
- short
- continuity
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
貫通ビアを有して形成されるセラミック基板の検査方法
に関し、 焼成されたセラミック基板のオープンチェックおよびシ
ョートチェックを容易に行うことができ、検査の工数削
減を可能とするとともに高信頼度のセラミック基板を得
ることのできるセラミック基板の検査方法の提供を目的
とし、 貫通ビアにより表面と裏面を導通するセラミック基板
に、前記貫通ビア間を表裏交互に接続するように、表面
および裏面にプリントしてなるチェックパターンを２系
統以上設け、同一系統のチェックパターンの導通チェッ
クによりオープンチェックを行うとともに、異系統のチ
ェックパターン間の導通チェックによりショートチェッ
クを行うことを特徴とする。
に関し、 焼成されたセラミック基板のオープンチェックおよびシ
ョートチェックを容易に行うことができ、検査の工数削
減を可能とするとともに高信頼度のセラミック基板を得
ることのできるセラミック基板の検査方法の提供を目的
とし、 貫通ビアにより表面と裏面を導通するセラミック基板
に、前記貫通ビア間を表裏交互に接続するように、表面
および裏面にプリントしてなるチェックパターンを２系
統以上設け、同一系統のチェックパターンの導通チェッ
クによりオープンチェックを行うとともに、異系統のチ
ェックパターン間の導通チェックによりショートチェッ
クを行うことを特徴とする。
本発明は貫通ビアを有して形成されるセラミック基板の
検査方法に関するものである。 大型電算機において、高速かつ高機能化を達成するた
め、セラミックを材質とし、多層に積層されたセラミッ
ク基板が利用されている。積層されたセラミック基板に
は各層間の導通をとるために貫通ビアが形成されるが、
セラミック基板の焼成時に貫通ビアが各層間で接続され
ずオープンになったり、反対に隣接する貫通ビアがショ
ートしたりすることがあるため検査が必要となる。しか
し、セラミック基板の高密度化の要求により、パターン
が微細化し、ショートおよびオープンチェックが面倒で
あり、検査の工数も増加している。 このような状況のもとで、貫通ビアを有して焼成された
セラミック基板のオーープンチェックおよびショートチ
ェックを少ない工数で容易に行うことが可能なセラミッ
ク基板の検査方法が求められるている。
検査方法に関するものである。 大型電算機において、高速かつ高機能化を達成するた
め、セラミックを材質とし、多層に積層されたセラミッ
ク基板が利用されている。積層されたセラミック基板に
は各層間の導通をとるために貫通ビアが形成されるが、
セラミック基板の焼成時に貫通ビアが各層間で接続され
ずオープンになったり、反対に隣接する貫通ビアがショ
ートしたりすることがあるため検査が必要となる。しか
し、セラミック基板の高密度化の要求により、パターン
が微細化し、ショートおよびオープンチェックが面倒で
あり、検査の工数も増加している。 このような状況のもとで、貫通ビアを有して焼成された
セラミック基板のオーープンチェックおよびショートチ
ェックを少ない工数で容易に行うことが可能なセラミッ
ク基板の検査方法が求められるている。
従来、セラミック基板の検査方法は、第４図に示すよう
に、貫通ビア20を形成して焼成されたセラミック基板10
の裏面110の全面に導体膜30をスパッタリング法、ある
いはメッキ法によって形成し、この導体膜30を電極とし
て、セラミック基板10をメッキ処理する。そして、導体
膜30の形成されていない表面120側の貫通ビア20の露出
部210に形成されるメッキ層40の有無を見ることによ
り、貫通ビア20の導通をチェックし、その後、表裏面を
研磨して導体膜30およびメッキ層40を除去する。
に、貫通ビア20を形成して焼成されたセラミック基板10
の裏面110の全面に導体膜30をスパッタリング法、ある
いはメッキ法によって形成し、この導体膜30を電極とし
て、セラミック基板10をメッキ処理する。そして、導体
膜30の形成されていない表面120側の貫通ビア20の露出
部210に形成されるメッキ層40の有無を見ることによ
り、貫通ビア20の導通をチェックし、その後、表裏面を
研磨して導体膜30およびメッキ層40を除去する。
しかし、このような従来のセラミック基板の検査方法に
よれば、多数の貫通ビアの導通を同時にチェックするこ
とができるが、貫通ビア間のショートチェックを行うこ
とができない。すなわち、高密度なセラミック基板にお
いて、貫通ビアが近接している場合、積層時にランド部
分のパターンが潰れたり、焼成時の変形によってショー
トしている場合、貫通ビアの導通だけをチェックする従
来の方法では、セラミック基板の不良をチェックできな
いという欠点を有するものであった。 本発明は、以上の欠点を解消すべくなされたものであっ
て、焼成されたセラミック基板のオープンチェックと同
様にショートチェックを容易に行うことができ、検査の
工数を削減し、高信頼度のセラミック基板を得ることの
できるセラミック基板の検査方法の提供を目的とする。
よれば、多数の貫通ビアの導通を同時にチェックするこ
とができるが、貫通ビア間のショートチェックを行うこ
とができない。すなわち、高密度なセラミック基板にお
いて、貫通ビアが近接している場合、積層時にランド部
分のパターンが潰れたり、焼成時の変形によってショー
トしている場合、貫通ビアの導通だけをチェックする従
来の方法では、セラミック基板の不良をチェックできな
いという欠点を有するものであった。 本発明は、以上の欠点を解消すべくなされたものであっ
て、焼成されたセラミック基板のオープンチェックと同
様にショートチェックを容易に行うことができ、検査の
工数を削減し、高信頼度のセラミック基板を得ることの
できるセラミック基板の検査方法の提供を目的とする。
本発明を実施例に対応する第１図および第２図に基づい
て説明すると、セラミック基板１に形成されている貫通
ビア２、２、…は、前記セラミック基板１の表面11と裏
面12側において、チェックパターン３によって接続され
ている。チェックパターン３は貫通ビア２、２、…間を
表面11側と裏面12側とで交互に接続して連続状となる１
系統のパターンを２系統以上設けるようにプリントされ
ている。そして、同一系統のチェックパターン３の導通
をチェックすることによりオープンチェックを行い、か
つ異系統のチェックパターン３、３間の導通をチェック
することによってショートチェックを行う。
て説明すると、セラミック基板１に形成されている貫通
ビア２、２、…は、前記セラミック基板１の表面11と裏
面12側において、チェックパターン３によって接続され
ている。チェックパターン３は貫通ビア２、２、…間を
表面11側と裏面12側とで交互に接続して連続状となる１
系統のパターンを２系統以上設けるようにプリントされ
ている。そして、同一系統のチェックパターン３の導通
をチェックすることによりオープンチェックを行い、か
つ異系統のチェックパターン３、３間の導通をチェック
することによってショートチェックを行う。
上記方法に基づき、本発明においては、同一系統のチェ
ックパターン３の導通チェックをチェックすることによ
り、同一系統のチェックパターン３によって連続状に接
続された貫通ビア２、２、…がセラミック基板１内でオ
ープンすることなく正しく形成されているかをチェック
することができる。さらに、それぞれ独立した異系統の
隣接するチェックパターン３、３間の導通をチェックす
ることにより、異系統のチェックパターン３、３にそれ
ぞれ接続された隣接する貫通ビア２、２間がショートし
て導通状態となっていないかをチェックすることができ
る。 従って、チェックパターン３の導通を測定することによ
って、オープンチェックとショートチェックとを行うこ
とができ、従来のように、オープンチェックのみの検査
方法と異なり、微細なパターンを有するセラミック基板
もショートチェックにより信頼性の高い検査を行うこと
ができる。
ックパターン３の導通チェックをチェックすることによ
り、同一系統のチェックパターン３によって連続状に接
続された貫通ビア２、２、…がセラミック基板１内でオ
ープンすることなく正しく形成されているかをチェック
することができる。さらに、それぞれ独立した異系統の
隣接するチェックパターン３、３間の導通をチェックす
ることにより、異系統のチェックパターン３、３にそれ
ぞれ接続された隣接する貫通ビア２、２間がショートし
て導通状態となっていないかをチェックすることができ
る。 従って、チェックパターン３の導通を測定することによ
って、オープンチェックとショートチェックとを行うこ
とができ、従来のように、オープンチェックのみの検査
方法と異なり、微細なパターンを有するセラミック基板
もショートチェックにより信頼性の高い検査を行うこと
ができる。
以下、本発明の望ましい実施例を添付図面に基づいて詳
細に説明する。 第１図および第２図に示すように、セラミック基板１
は、配線パターンのプリントされたグリーンシートに穴
あけして導体金属を充填したビア部21を有する基板材13
を多層に積層して焼成し、ビア部21により貫通ビア２を
形成し、表面11と裏面12には、貫通ビア２の露出部22、
22、…間を接続するチェックパターン３がプリントされ
ている。 チェックパターン３は第１図に示すように、貫通ビア
２、２、…間を表面11側と裏面12側とを交互に接続し
て、接続された貫通ビア２、２、…が直列状に連続され
るように形成されている。そして、チェックパターン３
はセラミック基板１に２系統以上設けられており、第１
図に示すように、互いに近接して形成されている貫通ビ
ア2a、2bが同一系統のチェックパターン３に接続されな
いように、それぞれ独立した異なる系統のチェックパタ
ーン3a、3bに接続され、近接してショートし易い貫通ビ
ア2a、2bのショートチェックを可能にしている。そし
て、それぞれのチェックパターン３の両端には導通チェ
ックを行うための端子パッド４がプリントされている。 セラミック基板のオープンチェックの方法について説明
すると、同系統のチェックパターン３の端子パッド４、
４間の導通をチェックする。すなわち、チェックパター
ン3aの場合、両端の端子パッド4a、4a間の導通を測定
し、チェックパターン3aに接続された貫通ビア２、２、
…が基板材13、13の積層間においてオープンになってい
ないかどうかをチェックすることができる。 次いで、ショートチェックの方法について説明すると、
異なるチェックパターン3a、3b間の導通をチェックする
ため、端子パッド4a、4b間を測定する。すなわち、異な
るチェックパターン3a、3bにそれぞれ接続された貫通ビ
ア2a、2bがショートしている場合、異なるチェックパタ
ーン3a、3b間が導通状態に測定されることにより、ショ
ートチェックができる。 なお、上記実施例においては、チェックパターン３を２
系統に形成した例で説明したが、貫通ビア２が３つ以上
近接して配列されるような場合は、チェックパターン３
の系列数を３系統以上に増やし、それぞれの近接する貫
通ビア２を別系統のチェックパターン３に配して、それ
ぞれのチェックパターン３、３間の導通をチェックす
る。 オープンチェックおよびショートチェックによって異常
のなかった、セラミック基板１は第３図に示すように、
表面11および裏面12を研磨することにより、チェックパ
ターン３を除去して完成体を得ることができる。
細に説明する。 第１図および第２図に示すように、セラミック基板１
は、配線パターンのプリントされたグリーンシートに穴
あけして導体金属を充填したビア部21を有する基板材13
を多層に積層して焼成し、ビア部21により貫通ビア２を
形成し、表面11と裏面12には、貫通ビア２の露出部22、
22、…間を接続するチェックパターン３がプリントされ
ている。 チェックパターン３は第１図に示すように、貫通ビア
２、２、…間を表面11側と裏面12側とを交互に接続し
て、接続された貫通ビア２、２、…が直列状に連続され
るように形成されている。そして、チェックパターン３
はセラミック基板１に２系統以上設けられており、第１
図に示すように、互いに近接して形成されている貫通ビ
ア2a、2bが同一系統のチェックパターン３に接続されな
いように、それぞれ独立した異なる系統のチェックパタ
ーン3a、3bに接続され、近接してショートし易い貫通ビ
ア2a、2bのショートチェックを可能にしている。そし
て、それぞれのチェックパターン３の両端には導通チェ
ックを行うための端子パッド４がプリントされている。 セラミック基板のオープンチェックの方法について説明
すると、同系統のチェックパターン３の端子パッド４、
４間の導通をチェックする。すなわち、チェックパター
ン3aの場合、両端の端子パッド4a、4a間の導通を測定
し、チェックパターン3aに接続された貫通ビア２、２、
…が基板材13、13の積層間においてオープンになってい
ないかどうかをチェックすることができる。 次いで、ショートチェックの方法について説明すると、
異なるチェックパターン3a、3b間の導通をチェックする
ため、端子パッド4a、4b間を測定する。すなわち、異な
るチェックパターン3a、3bにそれぞれ接続された貫通ビ
ア2a、2bがショートしている場合、異なるチェックパタ
ーン3a、3b間が導通状態に測定されることにより、ショ
ートチェックができる。 なお、上記実施例においては、チェックパターン３を２
系統に形成した例で説明したが、貫通ビア２が３つ以上
近接して配列されるような場合は、チェックパターン３
の系列数を３系統以上に増やし、それぞれの近接する貫
通ビア２を別系統のチェックパターン３に配して、それ
ぞれのチェックパターン３、３間の導通をチェックす
る。 オープンチェックおよびショートチェックによって異常
のなかった、セラミック基板１は第３図に示すように、
表面11および裏面12を研磨することにより、チェックパ
ターン３を除去して完成体を得ることができる。
以上の説明から明らかなように、本発明によるセラミッ
ク基板の検査方法によれば、セラミック基板の表面およ
び裏面にプリントしたチェックパターンの導通をチェッ
クすることにより、オープンチェックばかりでなくショ
ートチェックも行うことができ、高密度化し形成時にシ
ョートし易いセラミック基板の検査を容易かつ確実に行
うことができるため、検査のための工数が削減できると
ともに、高信頼度のセラミック基板を得ることができ
る。
ク基板の検査方法によれば、セラミック基板の表面およ
び裏面にプリントしたチェックパターンの導通をチェッ
クすることにより、オープンチェックばかりでなくショ
ートチェックも行うことができ、高密度化し形成時にシ
ョートし易いセラミック基板の検査を容易かつ確実に行
うことができるため、検査のための工数が削減できると
ともに、高信頼度のセラミック基板を得ることができ
る。
第１図は本発明の実施例を説明する平面図、 第２図は第１図のＡ−Ａ線断面図、 第３図はセラミック基板の完成体を示す断面図、 第４図は従来例を説明する断面図である。 図において、 １はセラミック基板、11は表面、12は裏面、２は貫通ビ
ア、３はチェックパターンである。
ア、３はチェックパターンである。
Claims (1)
- 【請求項１】貫通ビア（２、２、…）により表面（11）
と裏面（12）を導通するセラミック基板（１）に、前記
貫通ビア（２、２、…）間を表裏交互に接続するよう
に、表面（11）および裏面（12）にプリントしてなるチ
ェックパターン（３）を２系統以上設け、同一系統のチ
ェックパターン（３）の導通チェックによりオープンチ
ェックを行うとともに、異系統のチェックパターン
（３、３）間の導通チェックによりショートチェックを
行うことを特徴とするセラミック基板の検査方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2051721A JPH07105582B2 (ja) | 1990-03-05 | 1990-03-05 | セラミック基板の検査方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2051721A JPH07105582B2 (ja) | 1990-03-05 | 1990-03-05 | セラミック基板の検査方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03254198A JPH03254198A (ja) | 1991-11-13 |
| JPH07105582B2 true JPH07105582B2 (ja) | 1995-11-13 |
Family
ID=12894754
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2051721A Expired - Fee Related JPH07105582B2 (ja) | 1990-03-05 | 1990-03-05 | セラミック基板の検査方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07105582B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP7684698B2 (ja) * | 2022-07-19 | 2025-05-28 | 株式会社ユニバーサルエンターテインメント | 遊技機 |
| JP7684697B2 (ja) * | 2022-07-19 | 2025-05-28 | 株式会社ユニバーサルエンターテインメント | 遊技機 |
-
1990
- 1990-03-05 JP JP2051721A patent/JPH07105582B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03254198A (ja) | 1991-11-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3338527B2 (ja) | 高密度積層形のコネクタ、及び、コネクタの設計方法 | |
| EP0335123B1 (en) | Multilayer printed-circuit board comprising surface-mounted memories | |
| US5471090A (en) | Electronic structures having a joining geometry providing reduced capacitive loading | |
| US6479765B2 (en) | Vialess printed circuit board | |
| JP4939630B2 (ja) | 電子部品検査用配線基板およびその製造方法 | |
| JPH0348495A (ja) | 多層セラミツク基板 | |
| US4884170A (en) | Multilayer printed circuit board and method of producing the same | |
| JPS63211692A (ja) | 両面配線基板 | |
| JPS60124987A (ja) | 選択的金属被膜付着方法 | |
| US5303119A (en) | Interconnection system for integrated circuits | |
| JPS63217653A (ja) | 集積回路パツケージ | |
| JPS5842639B2 (ja) | セラミツク配線基板の製造法 | |
| JPH03254198A (ja) | セラミック基板の検査方法 | |
| JPH03101193A (ja) | 厚膜薄膜混成多層配線基板 | |
| CA1055164A (en) | Multilayer circuit board | |
| JPS6244880B2 (ja) | ||
| JP2832773B2 (ja) | 目白配置配線基板 | |
| JP2927048B2 (ja) | 多層配線セラミック基板 | |
| JP4774063B2 (ja) | 電子部品検査用配線基板およびその製造方法 | |
| JP2892474B2 (ja) | セラミック基板のビア検査方法 | |
| JP3447496B2 (ja) | 半導体搭載用配線板 | |
| JPS6155280B2 (ja) | ||
| JPS63501996A (ja) | 多層印刷回路ボ−ド | |
| JP2000123893A (ja) | ライトアングルコネクタ | |
| JPH03250789A (ja) | 多層プリント配線板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |