JPH07105662B2 - 多機能差動増幅器 - Google Patents
多機能差動増幅器Info
- Publication number
- JPH07105662B2 JPH07105662B2 JP3666686A JP3666686A JPH07105662B2 JP H07105662 B2 JPH07105662 B2 JP H07105662B2 JP 3666686 A JP3666686 A JP 3666686A JP 3666686 A JP3666686 A JP 3666686A JP H07105662 B2 JPH07105662 B2 JP H07105662B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- transistors
- input
- differential amplifier
- differential
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Amplitude Modulation (AREA)
- Control Of Amplification And Gain Control (AREA)
Description
【発明の詳細な説明】 〔発明の目的〕 （産業上の利用分野） この発明は例えば周波数変換器等に使用される多機能差
動増幅器に関する。
動増幅器に関する。
（従来例） 一般に電子機器の信号処理には周波数変換器がしばしば
用いられる。第６図に示す周波数変換器は、「Analysis
and Design of Analog Integrated Circuit（JOHN WIL
EY ＆ SONS）」（アナライシス・アンド・デザイン・オ
ブ・アナログ・インテグレイテッド・サーキット（ジョ
ン・ワイリー・アンド・サンズ））の570頁乃至575頁に
記載されている。
用いられる。第６図に示す周波数変換器は、「Analysis
and Design of Analog Integrated Circuit（JOHN WIL
EY ＆ SONS）」（アナライシス・アンド・デザイン・オ
ブ・アナログ・インテグレイテッド・サーキット（ジョ
ン・ワイリー・アンド・サンズ））の570頁乃至575頁に
記載されている。
第６図において、トランジスタQ1〜Q6は、２重平衡型の
差動増幅器を構成し、下段の差動増幅部D11は定電流源I
0により駆動され、一対のトランジスタQ5,Q6のベース間
には入力信号Vinが供給される。従って、トランジスタQ
5,Q6のベースの信号は、逆相となる。上段の差動増幅器
D12,D13は、それぞれ前記トランジスタQ5,Q6により駆動
され、これらの差動増幅器D12,D13を構成するトランジ
スタQ1,Q4の共通ベースと、トランジスタQ2,Q3の共通ベ
ース間には、入力信号Ainが供給される。従って、トラ
ンジスタQ1,Q4の共通ベースと、トランジスタQ2,Q3の共
通ベースの信号は、互いに逆相となる。トランジスタQ
1,Q3のコレクタは、抵抗R1を介して電源ライン１に接続
され、トランジスタQ2,Q4のコレクタは、抵抗R2を介し
て電源ライン１に接続される。
差動増幅器を構成し、下段の差動増幅部D11は定電流源I
0により駆動され、一対のトランジスタQ5,Q6のベース間
には入力信号Vinが供給される。従って、トランジスタQ
5,Q6のベースの信号は、逆相となる。上段の差動増幅器
D12,D13は、それぞれ前記トランジスタQ5,Q6により駆動
され、これらの差動増幅器D12,D13を構成するトランジ
スタQ1,Q4の共通ベースと、トランジスタQ2,Q3の共通ベ
ース間には、入力信号Ainが供給される。従って、トラ
ンジスタQ1,Q4の共通ベースと、トランジスタQ2,Q3の共
通ベースの信号は、互いに逆相となる。トランジスタQ
1,Q3のコレクタは、抵抗R1を介して電源ライン１に接続
され、トランジスタQ2,Q4のコレクタは、抵抗R2を介し
て電源ライン１に接続される。
上記の回路において、トランジスタQ1,Q4がオンのとき
はトランジスタQ2とQ3がオフし、トランジスタQ1,Q4が
オフのときはトランジスタQ2とQ3がオンする。このよう
に、入力信号AinによってトランジスタQ1〜Q4を制御す
ることにより、抵抗R2に流れる電流をトランジスタQ5の
コレクタ電流IC5と、トランジスタQ6のコレクタ電流IC6
とに交互に切り換えている。
はトランジスタQ2とQ3がオフし、トランジスタQ1,Q4が
オフのときはトランジスタQ2とQ3がオンする。このよう
に、入力信号AinによってトランジスタQ1〜Q4を制御す
ることにより、抵抗R2に流れる電流をトランジスタQ5の
コレクタ電流IC5と、トランジスタQ6のコレクタ電流IC6
とに交互に切り換えている。
今、入力部v1,v2間に第７図（ａ）に示すような信号を
供給し、入力部a1,a2間に第７図（ｂ）に示すような信
号を供給すると、出力部２には、第７図（ｃ）に示すよ
うな周波数変換出力を得る。
供給し、入力部a1,a2間に第７図（ｂ）に示すような信
号を供給すると、出力部２には、第７図（ｃ）に示すよ
うな周波数変換出力を得る。
（発明が解決しようとする問題点） 上記した回路によると、トランジスタが電源とアース間
に重なって接続されているため、電源電圧が低くなると
ダイナミックレンジが狭くなるという問題がある。
に重なって接続されているため、電源電圧が低くなると
ダイナミックレンジが狭くなるという問題がある。
そこでこの発明では、低電圧駆動が可能で充分なダイナ
ミックレンジを得られるようにした多機能差動増幅器を
得ることを目的とする。
ミックレンジを得られるようにした多機能差動増幅器を
得ることを目的とする。
（問題点を解決するための手段） この発明では、例えば第１図に示すように少なくとも４
つの差動増幅部D1〜D4と各々の定電源I1〜I4の各組を、
電源とアース間で１組とする。そして、各差動増幅部の
差動入力部には、第1,第２の信号を組み合せて供給する
ものである。
つの差動増幅部D1〜D4と各々の定電源I1〜I4の各組を、
電源とアース間で１組とする。そして、各差動増幅部の
差動入力部には、第1,第２の信号を組み合せて供給する
ものである。
（作 用） 上記のように構成することによって、第1,第２の信号の
掛算結果を、低電圧駆動でしかも十分なダイナミックレ
ンジをもって得ることができる。
掛算結果を、低電圧駆動でしかも十分なダイナミックレ
ンジをもって得ることができる。
（実施例） 以下この発明の実施例を図面を参照して説明する。第１
図はこの発明の一実施例であり、第１の信号入力部x1,x
2間には、第１の信号Xinが供給され、第２の信号入力部
y1,y2間には、第２の信号Yinが供給される。
図はこの発明の一実施例であり、第１の信号入力部x1,x
2間には、第１の信号Xinが供給され、第２の信号入力部
y1,y2間には、第２の信号Yinが供給される。
第２の信号の一方の入力部y1は、第１の差動増幅部D1を
構成するトランジスタQ2のベースと、第２の差動増幅部
D2を構成するトランジスタQ3のベースに接続される。ま
た他方の入力部y2は、第３の差動増幅部D3を構成するト
ランジスタQ6のベースと、第４の差動増幅部D4を構成す
るトランジスタQ7のベースに接続される。第１の信号の
一方の入力部x1は、第１の差動増幅部D1を構成するトラ
ンジスタQ1のベースと、第４の差動増幅部D4を構成する
トランジスタQ8のベースに接続され、他方の入力部x2
は、第２の差動増幅部D2を構成するトランジスタQ4のベ
ースと、第３の差動増幅部D3を構成するトランジスタQ5
のベースに接続される。
構成するトランジスタQ2のベースと、第２の差動増幅部
D2を構成するトランジスタQ3のベースに接続される。ま
た他方の入力部y2は、第３の差動増幅部D3を構成するト
ランジスタQ6のベースと、第４の差動増幅部D4を構成す
るトランジスタQ7のベースに接続される。第１の信号の
一方の入力部x1は、第１の差動増幅部D1を構成するトラ
ンジスタQ1のベースと、第４の差動増幅部D4を構成する
トランジスタQ8のベースに接続され、他方の入力部x2
は、第２の差動増幅部D2を構成するトランジスタQ4のベ
ースと、第３の差動増幅部D3を構成するトランジスタQ5
のベースに接続される。
トランジスタQ1,Q2の共通エミッタとアース間、トラン
ジスタQ3,Q4の共通エミッタとアース間にはそれぞれ定
電流源I1,I2が接続され、共通エミッタ間には抵抗R3が
接続されている。また、トランジスタQ5,Q6の共通エミ
ッタとアース間、トランジスタQ7,Q8の共通エミッタと
アース間にはそれぞれ定電流源I3,I4が接続され、共通
エミッタ間には抵抗R4が接続されている。
ジスタQ3,Q4の共通エミッタとアース間にはそれぞれ定
電流源I1,I2が接続され、共通エミッタ間には抵抗R3が
接続されている。また、トランジスタQ5,Q6の共通エミ
ッタとアース間、トランジスタQ7,Q8の共通エミッタと
アース間にはそれぞれ定電流源I3,I4が接続され、共通
エミッタ間には抵抗R4が接続されている。
従って、第1,第２の差動増幅部D1,D2は、共通の定電流
回路11で駆動され、第3,第４の差動増幅部D3,D4は、共
通の定電流回路12で駆動されることになる。
回路11で駆動され、第3,第４の差動増幅部D3,D4は、共
通の定電流回路12で駆動されることになる。
次に、トランジスタQ1,Q5のコレクタは、共通に抵抗R1
を介して電源ライン13に接続され、トランジスタQ4,Q8
のコレクタは、共通に抵抗R2を介して電源ライン13に接
続される。また、他のトランジスタQ2,Q3,Q6,Q7のコレ
クタは電源ライン13に接続される。
を介して電源ライン13に接続され、トランジスタQ4,Q8
のコレクタは、共通に抵抗R2を介して電源ライン13に接
続される。また、他のトランジスタQ2,Q3,Q6,Q7のコレ
クタは電源ライン13に接続される。
上記の回路において、今トランジスタQ1,Q4,Q6,Q7がオ
ン状態であるとすると、完全なスイッチング動作の場
合、トランジスタQ2,Q3,Q5,Q8はオフとなる。この状態
において、抵抗R2に流れる電流は、トランジスタQ4のコ
レクタ電流IC4になる。このとき、トランジスタQ1とQ4
及び抵抗R1,R2,R3、定電流源I1,I2が差動増幅回路とし
て動作し、入力部x1,x2間に供給された信号Xinはこの増
幅回路で増幅される。逆にトランジスタQ2,Q3,Q5,Q8が
オンのときは、抵抗R2に流れる電流は、トランジスタQ8
のコレクタに流れる電流IC8になる。このときは、トラ
ンジスタQ5とQ8および抵抗R1,R4,I3,I4が差動増幅回路
として動作し、入力部x1,x2間に供給された信号は、こ
の増幅回路で増幅される。ここでクロックパルスφ，
が入力部y1,y2に供給され、周波数変換すべき低周波信
号Xinが入力部x1,x2に供給されるものとすると、上記の
回路は周波数変換器として動作する。今、定電流源I1,I
2,I3,I4に流れる電流が等しく、抵抗R3,R4が等しく、す
べてのトランジスタが同じ大きさだとすると、第４図に
示すように周波数変換された出力を得ることができる。
ン状態であるとすると、完全なスイッチング動作の場
合、トランジスタQ2,Q3,Q5,Q8はオフとなる。この状態
において、抵抗R2に流れる電流は、トランジスタQ4のコ
レクタ電流IC4になる。このとき、トランジスタQ1とQ4
及び抵抗R1,R2,R3、定電流源I1,I2が差動増幅回路とし
て動作し、入力部x1,x2間に供給された信号Xinはこの増
幅回路で増幅される。逆にトランジスタQ2,Q3,Q5,Q8が
オンのときは、抵抗R2に流れる電流は、トランジスタQ8
のコレクタに流れる電流IC8になる。このときは、トラ
ンジスタQ5とQ8および抵抗R1,R4,I3,I4が差動増幅回路
として動作し、入力部x1,x2間に供給された信号は、こ
の増幅回路で増幅される。ここでクロックパルスφ，
が入力部y1,y2に供給され、周波数変換すべき低周波信
号Xinが入力部x1,x2に供給されるものとすると、上記の
回路は周波数変換器として動作する。今、定電流源I1,I
2,I3,I4に流れる電流が等しく、抵抗R3,R4が等しく、す
べてのトランジスタが同じ大きさだとすると、第４図に
示すように周波数変換された出力を得ることができる。
第２図はこの発明の他の実施例であり、この例では、ト
ランジスタQ1,Q2,Q5,Q6のコレクタは、抵抗R1を介して
電源ライン13に接続され、トランジスタQ3,Q4,Q7,Q8
は、抵抗R2を介して電源ライン13に接続される。この回
路は、先の実施例に比べて出力部の直流電圧動作点を下
げている。動作は先の実施例と同じであるから、説明は
省略する。
ランジスタQ1,Q2,Q5,Q6のコレクタは、抵抗R1を介して
電源ライン13に接続され、トランジスタQ3,Q4,Q7,Q8
は、抵抗R2を介して電源ライン13に接続される。この回
路は、先の実施例に比べて出力部の直流電圧動作点を下
げている。動作は先の実施例と同じであるから、説明は
省略する。
上記の説明では、この発明の回路は周波数変換器として
機能するものとして説明したが、この回路は種々の処理
回路として用いることができる。
機能するものとして説明したが、この回路は種々の処理
回路として用いることができる。
第３図（ａ）は、出力部にトランジスタQ10,Q11による
カレントミラー回路を接続し、位相比較器として用いた
例である。この入力部x1,x2間及び入力部y1,y2間に同図
（ｂ）に示す信号Xin,Yinが供給されることにより、両
信号Xin,Yinの位相の不一致部分で位相誤差を示す出力
が得られ、非常に検波効率の高い比較回路とすることが
できる。
カレントミラー回路を接続し、位相比較器として用いた
例である。この入力部x1,x2間及び入力部y1,y2間に同図
（ｂ）に示す信号Xin,Yinが供給されることにより、両
信号Xin,Yinの位相の不一致部分で位相誤差を示す出力
が得られ、非常に検波効率の高い比較回路とすることが
できる。
更に、この発明の回路は利得切換回路として用いること
もできる。例えば第１図において、抵抗R3とR4の値を異
なるように設定し、差動増幅部D1,D2のグループ又は差
動増幅部D3,D4のグループの何れか一方の出力を選択す
るように入力部y1,y2にバイアスを与えれば、利得の異
なる出力を得ることができる。
もできる。例えば第１図において、抵抗R3とR4の値を異
なるように設定し、差動増幅部D1,D2のグループ又は差
動増幅部D3,D4のグループの何れか一方の出力を選択す
るように入力部y1,y2にバイアスを与えれば、利得の異
なる出力を得ることができる。
R3≠R4の場合利得Ｇは re;トランジスタの内部抵抗 となる。
更にまたこの発明の回路は、全波整流回路として用いる
こともできる。第５図は、この場合に入力部x1,x2間に
供給する信号Xinと、入力部y1,y2間に供給する信号Yin
及び出力部にあらわれる信号を示している。この例は、
第１図の回路をそのまま利用した例である。上述した実
施例ではバイポーラトランジスタを用いて説明したが、
これに限らずMOS型のトランジスタなどで構成しても同
様の効果を奏する。
こともできる。第５図は、この場合に入力部x1,x2間に
供給する信号Xinと、入力部y1,y2間に供給する信号Yin
及び出力部にあらわれる信号を示している。この例は、
第１図の回路をそのまま利用した例である。上述した実
施例ではバイポーラトランジスタを用いて説明したが、
これに限らずMOS型のトランジスタなどで構成しても同
様の効果を奏する。
以上説明したようにこの発明によると、電源とアース間
に存在するトランジスタの積み重ね数が少なく、低電圧
駆動が可能であり、また出力には広いダイナミックレン
ジを得ることのできる多機能差動増幅器を提供できる。
に存在するトランジスタの積み重ね数が少なく、低電圧
駆動が可能であり、また出力には広いダイナミックレン
ジを得ることのできる多機能差動増幅器を提供できる。
第１図はこの発明の一実施例を示す回路図、第２図はこ
の発明の他の実施例を示す回路図、第３図はこの発明の
更に他の実施例を示す回路図とこの回路の動作説明用の
信号波形図、第４図、第５図はこの発明回路の使用例を
それぞれ説明するのに示した信号波形図、第６図は従来
の周波数変換器を示す回路図、第７図は第６図の回路の
動作説明用の信号波形図である。 Q1〜Q8,Q10,Q11……トランジスタ、I1〜I4……定電流源
の発明の他の実施例を示す回路図、第３図はこの発明の
更に他の実施例を示す回路図とこの回路の動作説明用の
信号波形図、第４図、第５図はこの発明回路の使用例を
それぞれ説明するのに示した信号波形図、第６図は従来
の周波数変換器を示す回路図、第７図は第６図の回路の
動作説明用の信号波形図である。 Q1〜Q8,Q10,Q11……トランジスタ、I1〜I4……定電流源
Claims (1)
- 【請求項１】対になったトランジスタの入力電極にそれ
ぞれ信号入力部が設けられた第１、第２、第３、第４の
差動増幅器と、 前記第１、第２の差動増幅器の各一方の共通入力部と、
前記第３、第４の差動増幅器の各一方の共通入力部間に
第１の入力信号を供給する第１の信号入力部と、 前記第１、第４の差動増幅器の各他方の共通入力部と、
前記第２、第３の差動増幅器の各他方の共通入力部間に
第２の入力信号を供給する第２の信号入力部と、 前記第１、第２の差動増幅器を共通に駆動するための第
１の定電流源と、 前記第３、第４の差動増幅器を共通に駆動するための第
２の定電流源と、 前記第１、第３の差動増幅器の共通接続出力端と電源間
に接続された第１の負荷と、 前記第２、第４の差動増幅器の共通接続出力端と電源間
に接続された第２の負荷と、 前記第１の負荷または第２の負荷が接続されている前記
共通接続出力端のうち少なくとも一方の出力端から出力
信号を取り出すための信号出力端と を具備したことを特徴とする多機能差動増幅器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3666686A JPH07105662B2 (ja) | 1986-02-21 | 1986-02-21 | 多機能差動増幅器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3666686A JPH07105662B2 (ja) | 1986-02-21 | 1986-02-21 | 多機能差動増幅器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62194709A JPS62194709A (ja) | 1987-08-27 |
| JPH07105662B2 true JPH07105662B2 (ja) | 1995-11-13 |
Family
ID=12476182
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3666686A Expired - Fee Related JPH07105662B2 (ja) | 1986-02-21 | 1986-02-21 | 多機能差動増幅器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07105662B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4768000A (en) * | 1987-04-13 | 1988-08-30 | Texas Instruments Incorporated | Monolithic double balanced single sideband modulator |
| JP2887993B2 (ja) * | 1991-10-25 | 1999-05-10 | 日本電気株式会社 | 周波数ミキサ回路 |
| JPH0658613U (ja) * | 1993-01-12 | 1994-08-12 | 日本無線株式会社 | Ｆｓ信号の復調回路 |
| JP5056533B2 (ja) * | 2008-03-28 | 2012-10-24 | 富士通株式会社 | ミキサ回路 |
-
1986
- 1986-02-21 JP JP3666686A patent/JPH07105662B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62194709A (ja) | 1987-08-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4019118A (en) | Third harmonic signal generator | |
| JPS6156642B2 (ja) | ||
| JPH07105662B2 (ja) | 多機能差動増幅器 | |
| JP3111460B2 (ja) | 電圧／絶対値電流コンバータ回路 | |
| JPS6156501A (ja) | 整流回路 | |
| JPS59207715A (ja) | 増幅器 | |
| JPH11346125A (ja) | Ｓｒｐｐ回路 | |
| JPS6315766B2 (ja) | ||
| JP3682122B2 (ja) | 全波整流回路 | |
| JPH073929B2 (ja) | Ａｍ検波回路 | |
| US7061300B2 (en) | Low supply voltage analog multiplier | |
| JP2661358B2 (ja) | レベルシフト回路 | |
| JPS58119210A (ja) | 高ドリフト電圧の増幅装置とこの増幅装置を含む電圧源 | |
| JPH0328581Y2 (ja) | ||
| JPH01147907A (ja) | 電力増幅回路 | |
| JPS6336747Y2 (ja) | ||
| JPS6121857Y2 (ja) | ||
| JPH0216112B2 (ja) | ||
| JPH0818398A (ja) | インピーダンス変換回路 | |
| JPH0349461Y2 (ja) | ||
| JPS6130467Y2 (ja) | ||
| JPH09260956A (ja) | 掛算処理回路 | |
| JPH0438591Y2 (ja) | ||
| JPH05343920A (ja) | 正負波形分離回路 | |
| JPS6310607B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |