JPH07105676B2 - 増幅器 - Google Patents
増幅器Info
- Publication number
- JPH07105676B2 JPH07105676B2 JP62130681A JP13068187A JPH07105676B2 JP H07105676 B2 JPH07105676 B2 JP H07105676B2 JP 62130681 A JP62130681 A JP 62130681A JP 13068187 A JP13068187 A JP 13068187A JP H07105676 B2 JPH07105676 B2 JP H07105676B2
- Authority
- JP
- Japan
- Prior art keywords
- amplifier
- input
- input terminal
- resistor
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Amplifiers (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、交流信号を複数の所望レベルに増幅する増
幅器、特にIC化に適した構成の増幅器に関するものであ
る。
幅器、特にIC化に適した構成の増幅器に関するものであ
る。
第５図は、１つの交流入力信号（直流電圧成分を含む）
を複数個の差動入力型増幅器で増幅し、複数の出力信号
を得る増幅器の従来例を示す構成図である。図におい
て、１は利得Kaの差動入力型前置増幅器（以下、前置増
幅器と記す）、1aはその非反転入力端、1bはその反転入
力端、２は前置増幅器１に後続する利得Kbの第１の差動
入力型増幅器（以下、第１の増幅器と記す）、2aはその
非反転入力端、2bはその反転入力端、３は利得Kcの第２
の差動入力型増幅器（以下、第２の増幅器と記す）、3a
はその非反転入力端、3bはその反転入力端、４は信号入
力端、５は第１の増幅器２の出力を得る第１の出力端、
６は第２の増幅器３の出力を得る第２の出力端である。
７は信号入力端４と前置増幅器１の非反転入力端1aの間
に接続された抵抗（Ra1）、８は信号入力端４と前置増
幅器１の反転入力端1bの間に接続された抵抗（Ra2）、
９は前置増幅器１の反転入力端1bと接地の間に接続され
たコンデンサ（Ca）、10は第１の増幅器２の非反転入力
端2aと前置増幅器１の出力端の間に接続された抵抗（Rb
1）、11は第１の増幅器２の反転入力端2bと前置増幅器
１の出力端の間に接続された抵抗（Rb2）、12は第１の
増幅器２の反転入力端2bと接地の間に接続されたコンデ
ンサ（Cb）、13は第２の増幅器３の非反転入力端3aと信
号入力端４の間に接続された抵抗（Rc1）、14は第２の
増幅器３の反転入力端3bと信号入力端４の間に接続され
た抵抗（Rc2）、15は第２の増幅器３の反転入力端3bと
接地の間に接続されたコンデンサ（Cc）である。
を複数個の差動入力型増幅器で増幅し、複数の出力信号
を得る増幅器の従来例を示す構成図である。図におい
て、１は利得Kaの差動入力型前置増幅器（以下、前置増
幅器と記す）、1aはその非反転入力端、1bはその反転入
力端、２は前置増幅器１に後続する利得Kbの第１の差動
入力型増幅器（以下、第１の増幅器と記す）、2aはその
非反転入力端、2bはその反転入力端、３は利得Kcの第２
の差動入力型増幅器（以下、第２の増幅器と記す）、3a
はその非反転入力端、3bはその反転入力端、４は信号入
力端、５は第１の増幅器２の出力を得る第１の出力端、
６は第２の増幅器３の出力を得る第２の出力端である。
７は信号入力端４と前置増幅器１の非反転入力端1aの間
に接続された抵抗（Ra1）、８は信号入力端４と前置増
幅器１の反転入力端1bの間に接続された抵抗（Ra2）、
９は前置増幅器１の反転入力端1bと接地の間に接続され
たコンデンサ（Ca）、10は第１の増幅器２の非反転入力
端2aと前置増幅器１の出力端の間に接続された抵抗（Rb
1）、11は第１の増幅器２の反転入力端2bと前置増幅器
１の出力端の間に接続された抵抗（Rb2）、12は第１の
増幅器２の反転入力端2bと接地の間に接続されたコンデ
ンサ（Cb）、13は第２の増幅器３の非反転入力端3aと信
号入力端４の間に接続された抵抗（Rc1）、14は第２の
増幅器３の反転入力端3bと信号入力端４の間に接続され
た抵抗（Rc2）、15は第２の増幅器３の反転入力端3bと
接地の間に接続されたコンデンサ（Cc）である。
次に動作について説明する。
信号入力端４に直流電圧成分を持つ入力信号が加えられ
ると、この信号は抵抗７及び８を介して前置増幅器１の
非反転入力端1a及び反転入力端1bにそれぞれ入力され
る。この時、前置増幅器１の非反転入力端1aには入力信
号がそのまま入力されるのに対し、反転入力端1bにはコ
ンデンサ９により交流成分がバイパスされ、直流成分の
みが入力される。従って前置増幅器１の差動入力として
は交流信号成分のみとなる。これは、もちろん伝送すべ
き信号の周波数に対し、抵抗８とコンデンサ９による低
域遮断周波数が十分低くなるように設定することを前提
としている。
ると、この信号は抵抗７及び８を介して前置増幅器１の
非反転入力端1a及び反転入力端1bにそれぞれ入力され
る。この時、前置増幅器１の非反転入力端1aには入力信
号がそのまま入力されるのに対し、反転入力端1bにはコ
ンデンサ９により交流成分がバイパスされ、直流成分の
みが入力される。従って前置増幅器１の差動入力として
は交流信号成分のみとなる。これは、もちろん伝送すべ
き信号の周波数に対し、抵抗８とコンデンサ９による低
域遮断周波数が十分低くなるように設定することを前提
としている。
また、抵抗７及び８は一般に等しい値を選ぶ。
即ち、 Ra1＝Ra2＝Ra …（１） これは、増幅器の両入力端に流れる直流バイアス電流に
よって抵抗の端子間に生ずる直流電位差を等しくし、差
動入力の直流バランスをより精度良く確保するためであ
る。但し、かかる直流電位差が増幅器に要求される性能
（例えば、非対称歪率とか入力段以降の直流動作点変動
の許容範囲等）に対し許される値であればこの限りでな
く、その場合は抵抗７は短絡されても良い。
よって抵抗の端子間に生ずる直流電位差を等しくし、差
動入力の直流バランスをより精度良く確保するためであ
る。但し、かかる直流電位差が増幅器に要求される性能
（例えば、非対称歪率とか入力段以降の直流動作点変動
の許容範囲等）に対し許される値であればこの限りでな
く、その場合は抵抗７は短絡されても良い。
以上の説明は、全く同じ入力形態である第１の増幅器２
及び第２の増幅器３についても同様であり、従って各抵
抗は一般に、 Rb1＝Rb2＝Rb …（２） Rc1＝Rc2＝Rc …（３） と選ぶ。
及び第２の増幅器３についても同様であり、従って各抵
抗は一般に、 Rb1＝Rb2＝Rb …（２） Rc1＝Rc2＝Rc …（３） と選ぶ。
なお、以下の説明においては、議論を簡単にするために
各増幅器の入力インピーダンスが上記抵抗群に比し、十
分高いと仮定している説明する。このような仮定は増幅
器の設計に際し、極めて一般的の手法であると同時に、
容易に実現可能なものである。
各増幅器の入力インピーダンスが上記抵抗群に比し、十
分高いと仮定している説明する。このような仮定は増幅
器の設計に際し、極めて一般的の手法であると同時に、
容易に実現可能なものである。
具体的には、例えば第７図に示すような差動入力回路に
おいて、差動トラジスタの直流電流増幅率を高くする、
直流バイアス電流を小さく設定する、あるいは差動トラ
ンジスタの共通エミッタ抵抗を大きな値とする等により
実現される。これについては、例えば、P.R.グレイ,R.
G.メイヤーの「アナログ集積回路の解析と設計」（P.R.
GRAY,R.G.MEYER,ANALYSIs AND DESIGN OF ANALOG INTEG
RATED CIRCUITS":JOHN WILEY ＆ SONS,Inc.1977）のp15
8〜p175が参考になる。また、より実用的には第８図に
示すようにエミッタフォロア回路を差動入力端に付加す
れば、差動増幅段の設計自由度を確保しつつ高入力イン
ピーダンス化が図れることは明らかであり、実際に、特
にIC回路においてよく用いられるものである。さらにま
た、第９図に示すように、差動トランジスタに電解効果
トランジスタ（FET）を用いても、かかる条件を容易に
満たし得ることは明らかである。
おいて、差動トラジスタの直流電流増幅率を高くする、
直流バイアス電流を小さく設定する、あるいは差動トラ
ンジスタの共通エミッタ抵抗を大きな値とする等により
実現される。これについては、例えば、P.R.グレイ,R.
G.メイヤーの「アナログ集積回路の解析と設計」（P.R.
GRAY,R.G.MEYER,ANALYSIs AND DESIGN OF ANALOG INTEG
RATED CIRCUITS":JOHN WILEY ＆ SONS,Inc.1977）のp15
8〜p175が参考になる。また、より実用的には第８図に
示すようにエミッタフォロア回路を差動入力端に付加す
れば、差動増幅段の設計自由度を確保しつつ高入力イン
ピーダンス化が図れることは明らかであり、実際に、特
にIC回路においてよく用いられるものである。さらにま
た、第９図に示すように、差動トランジスタに電解効果
トランジスタ（FET）を用いても、かかる条件を容易に
満たし得ることは明らかである。
次に信号の挙動をより詳細に述べる。
信号入力端４に加わる入力をVi（ｓ），前置増幅器１の
差動入力をVai（ｓ），出力をVao（ｓ），第１の増幅器
２の差動入力をVbi（ｓ），出力をVbo（ｓ），第２の増
幅器３の差動入力をVci（ｓ），出力をVco（ｓ）とすれ
ば、 と表される。但し、ｓはラプラス演算子である。
差動入力をVai（ｓ），出力をVao（ｓ），第１の増幅器
２の差動入力をVbi（ｓ），出力をVbo（ｓ），第２の増
幅器３の差動入力をVci（ｓ），出力をVco（ｓ）とすれ
ば、 と表される。但し、ｓはラプラス演算子である。
これより、伝送すべき信号の周波数に対して、 で表される低域遮断周波数が十分低くなるようにコンデ
ンサの容量Ca,Cb,Ccを大きく設定すれば、（５），
（７），（９）式は伝送すべき信号に対し、 Vao＝Ka・Vi（ｓ） …（13） Vbo＝Ka・Kb・Vi（ｓ） …（14） Vco＝Kc.Vi（ｓ） …（15） となり、出力は各増幅器の利得のみに支配される。
ンサの容量Ca,Cb,Ccを大きく設定すれば、（５），
（７），（９）式は伝送すべき信号に対し、 Vao＝Ka・Vi（ｓ） …（13） Vbo＝Ka・Kb・Vi（ｓ） …（14） Vco＝Kc.Vi（ｓ） …（15） となり、出力は各増幅器の利得のみに支配される。
一方、直流的な挙動を各増幅器の差動入力についてみる
と、（４），（６），（８）式において、ｓ＝０とおけ
ばよいから、 Vai（０）＝０ …（16） Vbi（０）＝０ …（17） Vci（０）＝０ …（18） となり、入力Viに含まれる直流電圧が変化しても各増幅
器の差動入力の直流バランスは保持されることがわか
る。
と、（４），（６），（８）式において、ｓ＝０とおけ
ばよいから、 Vai（０）＝０ …（16） Vbi（０）＝０ …（17） Vci（０）＝０ …（18） となり、入力Viに含まれる直流電圧が変化しても各増幅
器の差動入力の直流バランスは保持されることがわか
る。
このように、第５図に示すような構成は、入力信号に含
まれる直流電圧に依存することなく差動入力直流バラン
スを保持できる利点を持つが、一方各々の増幅器に交流
信号バイパス用のコンデンサを設ける必要がある。前述
したように、伝送すべき信号の周波数に対し低域遮断周
波数fa,fb,fcを十分低くするために、コンデンサ容量C
a,Cb,Ccを大きくする必要がある。ここで、抵抗値Ra,R
b,Rcを大きくするという方法もあるが、増幅器の入力容
量による高周波特性の劣化（非反転入力側）、抵抗の熱
雑音の増大による増幅器雑音特性の劣化等が起きるため
限界がある。
まれる直流電圧に依存することなく差動入力直流バラン
スを保持できる利点を持つが、一方各々の増幅器に交流
信号バイパス用のコンデンサを設ける必要がある。前述
したように、伝送すべき信号の周波数に対し低域遮断周
波数fa,fb,fcを十分低くするために、コンデンサ容量C
a,Cb,Ccを大きくする必要がある。ここで、抵抗値Ra,R
b,Rcを大きくするという方法もあるが、増幅器の入力容
量による高周波特性の劣化（非反転入力側）、抵抗の熱
雑音の増大による増幅器雑音特性の劣化等が起きるため
限界がある。
一例として、伝送すべき信号の周波数下限が100Hzの場
合を考えると、低域遮断周波数fa,fb,fcはそれより十分
低くする必要がある。
合を考えると、低域遮断周波数fa,fb,fcはそれより十分
低くする必要がある。
仮に、 fa＝fb＝fc＝10Hz …（19） とし、 Ra＝Rb＝Rc＝10kΩ …（20） とすれば、 Ca＝Cb＝Cc≒1.6μＦ …（21） となる。
従って第５図に示す回路をIC化する場合、上記仕様にお
いてはコンデンサはICの外付けとせざるを得ず、コンデ
ンサ外付け用のICピンもその数だけ必要になる。
いてはコンデンサはICの外付けとせざるを得ず、コンデ
ンサ外付け用のICピンもその数だけ必要になる。
第６図は出力数が１つ増加した例である。図において、
16は利得Kdの増幅器、16aはその非反転入力端、16bはそ
の反転入力端、17は増幅器16の出力を得る出力端、18,1
9は抵抗（Rd）、20はコンデンサ（Cd）であり、増幅器
入力回路系の接続形態は他の増幅器と同じである。
16は利得Kdの増幅器、16aはその非反転入力端、16bはそ
の反転入力端、17は増幅器16の出力を得る出力端、18,1
9は抵抗（Rd）、20はコンデンサ（Cd）であり、増幅器
入力回路系の接続形態は他の増幅器と同じである。
この例から明らかなように、増幅器の数が増せば、その
数だけコンデンサが増し、コンデンサ外付け用ICピンも
増加することになる。
数だけコンデンサが増し、コンデンサ外付け用ICピンも
増加することになる。
以上のように、従来の構成では、増幅器の数だけコンデ
ンサを設けなければならないため、IC化においては、そ
の数だけICピンを設けることになり、ICの大型化ひいて
はコストアップになるという問題点があった。
ンサを設けなければならないため、IC化においては、そ
の数だけICピンを設けることになり、ICの大型化ひいて
はコストアップになるという問題点があった。
この発明は上記のような問題点を解消するためになされ
たもので、前置増幅器を含む複数個（３個以上）の増幅
器の差動入力直流バランスを１個のコンデンサで保持で
きる増幅器を得ることを目的とする。
たもので、前置増幅器を含む複数個（３個以上）の増幅
器の差動入力直流バランスを１個のコンデンサで保持で
きる増幅器を得ることを目的とする。
この発明に係る増幅器は、増幅すべき入力信号が入力さ
れる信号入力端と、非反転入力端が上記信号入力端に接
続された１つの差動入力型前置増幅器と、該差動入力型
前置増幅器の出力端と反転入力端との間に接続された帰
還抵抗と、相互に直列に接続された抵抗およびコンデン
サを有し、上記差動入力型前置増幅器の反転入力端と交
流的な接地点との間に該コンデンサが接地側となるよう
に接続された１つの直列回路と、該直列回路の上記抵抗
とコンデンサとの接続点と上記信号入力端との間に接続
された抵抗と、上記直列回路の上記抵抗とコンデンサと
の接続点に一方の入力端が接続され、他方の入力端が上
記差動入力型前置増幅器の出力端に接続された少なくと
も１つの第１の差動入力型増幅器と、上記直列回路の上
記抵抗とコンデンサとの接続点に一方の入力端が接続さ
れ、他方の入力端が上記信号入力端に接続された少なく
とも１つの第２の差動入力型増幅器とを設けるようにし
たものである。
れる信号入力端と、非反転入力端が上記信号入力端に接
続された１つの差動入力型前置増幅器と、該差動入力型
前置増幅器の出力端と反転入力端との間に接続された帰
還抵抗と、相互に直列に接続された抵抗およびコンデン
サを有し、上記差動入力型前置増幅器の反転入力端と交
流的な接地点との間に該コンデンサが接地側となるよう
に接続された１つの直列回路と、該直列回路の上記抵抗
とコンデンサとの接続点と上記信号入力端との間に接続
された抵抗と、上記直列回路の上記抵抗とコンデンサと
の接続点に一方の入力端が接続され、他方の入力端が上
記差動入力型前置増幅器の出力端に接続された少なくと
も１つの第１の差動入力型増幅器と、上記直列回路の上
記抵抗とコンデンサとの接続点に一方の入力端が接続さ
れ、他方の入力端が上記信号入力端に接続された少なく
とも１つの第２の差動入力型増幅器とを設けるようにし
たものである。
この発明においては、上述のように構成したことによ
り、差動入力型前置増幅器に負帰還がかけられ、かつこ
の帰還入力端と接地電位間に設けられた、抵抗とコンデ
ンサの接続点に入力信号が抵抗を介して加算され、この
接続点の電圧が複数個の差動入力型増幅器に基準電圧と
して入力される。
り、差動入力型前置増幅器に負帰還がかけられ、かつこ
の帰還入力端と接地電位間に設けられた、抵抗とコンデ
ンサの接続点に入力信号が抵抗を介して加算され、この
接続点の電圧が複数個の差動入力型増幅器に基準電圧と
して入力される。
以下、本発明の実施例を図について説明する。第１図に
おいて、第５図と同一符号は同一又は相当部分を示し、
21は信号入力端４と接続点22間に接続された抵抗（Rg）
23は接続点22と接地間に接続されたコンデンサ（Cf）、
24は前置増幅器１の出力端とその反転入力端1bの間に接
続された抵抗（Rf）、25はこの反転入力端1bと接続点22
間に接続された抵抗（Rh）である。なお、接続点22は第
１の増幅器２の反転入力端2b及び第２の増幅器３の反転
入力端3bに接続されている。
おいて、第５図と同一符号は同一又は相当部分を示し、
21は信号入力端４と接続点22間に接続された抵抗（Rg）
23は接続点22と接地間に接続されたコンデンサ（Cf）、
24は前置増幅器１の出力端とその反転入力端1bの間に接
続された抵抗（Rf）、25はこの反転入力端1bと接続点22
間に接続された抵抗（Rh）である。なお、接続点22は第
１の増幅器２の反転入力端2b及び第２の増幅器３の反転
入力端3bに接続されている。
次に動作について説明する。なお、各増幅器の入力イン
ピーダンスは、説明を簡単にするために従来例と同様、
十分に高いとして述べる。
ピーダンスは、説明を簡単にするために従来例と同様、
十分に高いとして述べる。
第１図において、信号入力端４に加わる入力をVi
（ｓ），前置増幅器１の差動入力をVai（ｓ），出力をV
ao（ｓ），反転入力端1bの電圧をVf（ｓ），接続点22の
電圧をVh（ｓ），第１の増幅器２の差動入力をVbi
（ｓ），出力をVbo（ｓ），第２の増幅器３の差動入力
をVci（ｓ），出力をVco（ｓ）とすれば、 Vao（ｓ）＝Ka・Vai（ｓ） …（23） Vbo（ｓ）＝Kb・Vbi（ｓ） …（25） Vco（ｓ）＝Kc・Vci（ｓ） …（27） と表される。
（ｓ），前置増幅器１の差動入力をVai（ｓ），出力をV
ao（ｓ），反転入力端1bの電圧をVf（ｓ），接続点22の
電圧をVh（ｓ），第１の増幅器２の差動入力をVbi
（ｓ），出力をVbo（ｓ），第２の増幅器３の差動入力
をVci（ｓ），出力をVco（ｓ）とすれば、 Vao（ｓ）＝Ka・Vai（ｓ） …（23） Vbo（ｓ）＝Kb・Vbi（ｓ） …（25） Vco（ｓ）＝Kc・Vci（ｓ） …（27） と表される。
これより、伝送すべき信号の周波数に対して、 が十分低くなるようにコンデンサの容量Cfを大きく設定
すれば、各増幅器の出力は、（22）〜（27）式より、信
号に対して Vco（ｓ）＝Kc・Vi（ｓ） …（31） となる。（29）式の右辺の係数項から明らかなように、
前置増幅器１は負帰還を施した同相増幅器に他ならな
い。負帰還増幅器の特徴は、例えば「D.F.スタウト著：
演算増幅器〜回路設計ハンドブック」（マグロウヒル・
ブック株式会社，昭和58年）の第１章に述べられている
ように、開ループ利得Kaを十分に高くとり、かつ Ka・β＞＞１ （β＝Rh/（Rf＋Rh）：帰還率） …（32） となるように設計することにより、増幅器の伝送利得を
抵抗Rf,Rhのみに依存させることができるという点にあ
る。即ち（32）式より、 である。
すれば、各増幅器の出力は、（22）〜（27）式より、信
号に対して Vco（ｓ）＝Kc・Vi（ｓ） …（31） となる。（29）式の右辺の係数項から明らかなように、
前置増幅器１は負帰還を施した同相増幅器に他ならな
い。負帰還増幅器の特徴は、例えば「D.F.スタウト著：
演算増幅器〜回路設計ハンドブック」（マグロウヒル・
ブック株式会社，昭和58年）の第１章に述べられている
ように、開ループ利得Kaを十分に高くとり、かつ Ka・β＞＞１ （β＝Rh/（Rf＋Rh）：帰還率） …（32） となるように設計することにより、増幅器の伝送利得を
抵抗Rf,Rhのみに依存させることができるという点にあ
る。即ち（32）式より、 である。
このことは、本発明が目的とするところの「複数の差動
入力型増幅器の差動入力直流バランスを１個のコンデン
サで保持する」ことを実現するための前提となるもので
あり、以下にそれを明らかにする。
入力型増幅器の差動入力直流バランスを１個のコンデン
サで保持する」ことを実現するための前提となるもので
あり、以下にそれを明らかにする。
各増幅器の差動入力の直流電圧の挙動を考えるには、
（22），（24），（26）式においてｓ＝０とすればよ
い。即ち と表される。
（22），（24），（26）式においてｓ＝０とすればよ
い。即ち と表される。
ここで、抵抗Rgは（29），（30），（31）式より信号の
伝送利得には無関係（もちろん（28）式のffが信号周波
数より十分低くなるようにコンデンサCfは大きく設定す
ることが前提となる）であるから、その値は自由に設定
できる。例えば、 Rg＝Rf＝Ro …（37） とすれば、（34），（35），（36）式より、 が成立する。即ち、入力信号に含まれる直流成分が増幅
器の設計中心値Vi（DC）からΔVi（DC）変化した時、各
増幅器の差動入力直流アンバランスは、ΔVi（DC）が1/
（１＋Ka）以下に圧縮されて現れることになる。従っ
て、信号入力端４に想定される直流電圧変化ΔVi（DC）
に対し、各増幅器に生ずる差動入力直流アンバランス量
が設計仕様の許容値以下となるように利得Kaを設定すれ
ばよい。これは、前述した負帰還同相増幅器の特徴をそ
のまま利用したものに他ならず、これにより、わずか１
個のコンデンサで複数の増幅器の差動入力直流バランス
を十分保持できるという極めて優れた効果を奏するもの
である。
伝送利得には無関係（もちろん（28）式のffが信号周波
数より十分低くなるようにコンデンサCfは大きく設定す
ることが前提となる）であるから、その値は自由に設定
できる。例えば、 Rg＝Rf＝Ro …（37） とすれば、（34），（35），（36）式より、 が成立する。即ち、入力信号に含まれる直流成分が増幅
器の設計中心値Vi（DC）からΔVi（DC）変化した時、各
増幅器の差動入力直流アンバランスは、ΔVi（DC）が1/
（１＋Ka）以下に圧縮されて現れることになる。従っ
て、信号入力端４に想定される直流電圧変化ΔVi（DC）
に対し、各増幅器に生ずる差動入力直流アンバランス量
が設計仕様の許容値以下となるように利得Kaを設定すれ
ばよい。これは、前述した負帰還同相増幅器の特徴をそ
のまま利用したものに他ならず、これにより、わずか１
個のコンデンサで複数の増幅器の差動入力直流バランス
を十分保持できるという極めて優れた効果を奏するもの
である。
また、各増幅器の差動入力回路が例えば第７図，第８図
の如きバイポーラトランジスタで構成されるような場
合、その入力端には一定のベースバイアス電流が流れ
る。
の如きバイポーラトランジスタで構成されるような場
合、その入力端には一定のベースバイアス電流が流れ
る。
いま、第１図に示すように、前置増幅器１の各入力端に
Ia,第１の増幅器２の各入力端にIb,第２の増幅器３の各
入力端にIcなるベースバイアス電流が流れるとする。こ
のとき、Rfに流れる電流をIf,Rgに流れる電流をIg,Rhに
流れる電流をIhとすると、 Ig＋Ih＝Ib＋Ic …（41） If＝Ia＋Ih …（42） となる。例として Ia＝2Ib＝2Ic＝Io …（43） となるように設計したとする。また、入力の直流電圧の
設計中心値Vi（DC）において、前置増幅器１の出力電圧
Vao（DC）がVi（DC）となるようにバイアス設計すれ
ば、（38）式より、Ka＞＞１において、 となり、Vi（DC）が変化しても前置増幅器１の直流出力
電圧は変化後の入力電圧Vi（DC）とほとんど等しくな
る。この前提において、 Ra＝Rb/2＝Rc/2＝Rf＝Rg＝Ro …（45） と設定すれば、（43）式のごとく設計したから、 Ra Ia＝Rb Ib＝Rc Ic＝Ro Io …（46） となる。またRfの両端の電位差は当然RaIaと等しくなる
から、 Rf If＝Ra Ia＝Ro Io …（47） これより、抵抗Rgに流れる電流Igは、 Ig＝Ib＋Ic＝Io/2＋Io/2＝Io …（48） となり、（45）式より RgIg＝RoIo …（49） が成立する。従って抵抗Rhの両端の直流電圧は等しくな
り、 Ih＝０ となる。これは、（41），（42）式と（47），（48）式
から確認される。以上から、 Ra Ia＝Rb Ib＝Rc Ic ＝Rf If＝Rg Ig＝RoIo …（46） となり、各増幅器の差動入力端の直流電圧は全て等しく
なり、直流バランスがより精度良く確保される。しかも
抵抗Rhには直流電流が流れないので、Rhの値は前置増幅
器１の信号伝送利得のみを考慮して定めることができる
という効果がある。
Ia,第１の増幅器２の各入力端にIb,第２の増幅器３の各
入力端にIcなるベースバイアス電流が流れるとする。こ
のとき、Rfに流れる電流をIf,Rgに流れる電流をIg,Rhに
流れる電流をIhとすると、 Ig＋Ih＝Ib＋Ic …（41） If＝Ia＋Ih …（42） となる。例として Ia＝2Ib＝2Ic＝Io …（43） となるように設計したとする。また、入力の直流電圧の
設計中心値Vi（DC）において、前置増幅器１の出力電圧
Vao（DC）がVi（DC）となるようにバイアス設計すれ
ば、（38）式より、Ka＞＞１において、 となり、Vi（DC）が変化しても前置増幅器１の直流出力
電圧は変化後の入力電圧Vi（DC）とほとんど等しくな
る。この前提において、 Ra＝Rb/2＝Rc/2＝Rf＝Rg＝Ro …（45） と設定すれば、（43）式のごとく設計したから、 Ra Ia＝Rb Ib＝Rc Ic＝Ro Io …（46） となる。またRfの両端の電位差は当然RaIaと等しくなる
から、 Rf If＝Ra Ia＝Ro Io …（47） これより、抵抗Rgに流れる電流Igは、 Ig＝Ib＋Ic＝Io/2＋Io/2＝Io …（48） となり、（45）式より RgIg＝RoIo …（49） が成立する。従って抵抗Rhの両端の直流電圧は等しくな
り、 Ih＝０ となる。これは、（41），（42）式と（47），（48）式
から確認される。以上から、 Ra Ia＝Rb Ib＝Rc Ic ＝Rf If＝Rg Ig＝RoIo …（46） となり、各増幅器の差動入力端の直流電圧は全て等しく
なり、直流バランスがより精度良く確保される。しかも
抵抗Rhには直流電流が流れないので、Rhの値は前置増幅
器１の信号伝送利得のみを考慮して定めることができる
という効果がある。
もちろんこのような設定はベースバイアス電流による直
流電圧降下が前述した差動入力直流アンバランスの許容
限界値に対し、無視し得る大きさであれば考慮する必要
はなく、例えば、Ra＝Rb＝Rc＝０としてもよい。
流電圧降下が前述した差動入力直流アンバランスの許容
限界値に対し、無視し得る大きさであれば考慮する必要
はなく、例えば、Ra＝Rb＝Rc＝０としてもよい。
なお、上記実施例では、出力数を２としたが、第２図は
第６図の従来例と同様の形で出力数を１つ増加した例で
ある。増幅器16の反転入力端16bは接続点22に接続され
ている。この場合、増幅器16の差動入力Vdi（Ｓ）は、 となる。また、前置増幅器1,第１の増幅器2,第２の増幅
器３の差動入力及び出力は全て第１図の実施例と同一に
なる。故に、 Vci（ｓ）＝Vdi（ｓ） …（53） が成立する。従って本発明の効果は増幅器16の差動入力
についても同様に及ぶ。また、増幅器16の各入力端に流
れるベースバイアス電流をId,抵抗18をRdとした場合、 Ig＝Ib＋Ic＋Id …（54） Ra Ia＝Rb Ib＝Rc Ic＝Rd Id ＝Rf If＝Rg Ig …（55） を満たすように電流と抵抗値を設定すれば、より精度良
く差動入力直流バランスが確保できるという点も第１図
の実施例と同様である。
第６図の従来例と同様の形で出力数を１つ増加した例で
ある。増幅器16の反転入力端16bは接続点22に接続され
ている。この場合、増幅器16の差動入力Vdi（Ｓ）は、 となる。また、前置増幅器1,第１の増幅器2,第２の増幅
器３の差動入力及び出力は全て第１図の実施例と同一に
なる。故に、 Vci（ｓ）＝Vdi（ｓ） …（53） が成立する。従って本発明の効果は増幅器16の差動入力
についても同様に及ぶ。また、増幅器16の各入力端に流
れるベースバイアス電流をId,抵抗18をRdとした場合、 Ig＝Ib＋Ic＋Id …（54） Ra Ia＝Rb Ib＝Rc Ic＝Rd Id ＝Rf If＝Rg Ig …（55） を満たすように電流と抵抗値を設定すれば、より精度良
く差動入力直流バランスが確保できるという点も第１図
の実施例と同様である。
これらのことより、出力数を同様の形態でさらに増加さ
せていっても、本発明の効果が全ての増幅器において成
立することは明らかである。
せていっても、本発明の効果が全ての増幅器において成
立することは明らかである。
また第３図は、異なる形で出力数を１つ増加した実施例
であり、前置増幅器１の出力を２個の増幅器に供給する
形態である。図において、26は利得Keの増幅器、26aは
その非反転入力端、26bはその反転入力端、27は増幅器2
6の出力を得る出力端、28は抵抗Reである。なお、反転
入力端26bは接続点22に接続されている。増幅器26の差
動入力Vei（Ｓ）は、 となる。また、前置増幅器1,第１の増幅器2,第２の増幅
器３の差動入力及び出力は全て第１図の実施例と同一に
なる。故に、 Vbi（ｓ）＝Vei（ｓ） …（57） が成立する。従って本発明の効果は増幅器26の差動入力
についても同様に及ぶ。また、増幅器26の各入力端に流
れるベースバイアス電流をIeとした場合、 Ig＝Ib＋Ic＋Ie …（58） Ra Ia＝Rb Ib＝Rc Ic＝Re Ie ＝Rf If＝Rg Ig …（59） を満たすように電流と抵抗値を設定すれば、より精度良
く差動入力直流バランスが確保できるという点も第１図
の実施例と同じである。
であり、前置増幅器１の出力を２個の増幅器に供給する
形態である。図において、26は利得Keの増幅器、26aは
その非反転入力端、26bはその反転入力端、27は増幅器2
6の出力を得る出力端、28は抵抗Reである。なお、反転
入力端26bは接続点22に接続されている。増幅器26の差
動入力Vei（Ｓ）は、 となる。また、前置増幅器1,第１の増幅器2,第２の増幅
器３の差動入力及び出力は全て第１図の実施例と同一に
なる。故に、 Vbi（ｓ）＝Vei（ｓ） …（57） が成立する。従って本発明の効果は増幅器26の差動入力
についても同様に及ぶ。また、増幅器26の各入力端に流
れるベースバイアス電流をIeとした場合、 Ig＝Ib＋Ic＋Ie …（58） Ra Ia＝Rb Ib＝Rc Ic＝Re Ie ＝Rf If＝Rg Ig …（59） を満たすように電流と抵抗値を設定すれば、より精度良
く差動入力直流バランスが確保できるという点も第１図
の実施例と同じである。
これらのことより、出力数を同様の形態でさらに増加さ
せても本発明の効果が全ての増幅器において成立するこ
とは明らかである。
せても本発明の効果が全ての増幅器において成立するこ
とは明らかである。
さらに、第２図，第３図の実施例を組合わせた形態（図
示せず）、即ち前置増幅器１の後段に、増幅器26と同様
の接続形態で複数の増幅器を設け、かつ増幅器16と同様
の接続形態で複数の増幅器を設けた構成でも本発明の効
果が全ての増幅器において成立することは容易に類推さ
れる。
示せず）、即ち前置増幅器１の後段に、増幅器26と同様
の接続形態で複数の増幅器を設け、かつ増幅器16と同様
の接続形態で複数の増幅器を設けた構成でも本発明の効
果が全ての増幅器において成立することは容易に類推さ
れる。
また、第４図は第１図の実施例に抵抗11を付加したもの
で、この場合、抵抗10,11をともにRbとすれば、抵抗11
に流れるベースバイアス電流Ib′を、 Ib′＝Ib …（60） とすることができる。即ち、例として Ia＝Ib＝Ic＝Io …（61） となるように設計すれば、 Ra Ia＝Rb Ib＝Rc Ic＝Rf If ＝Rg Ig＝Ro Io …（62） となるよう抵抗を設定することにより、 If＝Ia＝Ig＝Ic＝Io …（63） とすることができる。結局、 Ra＝Rb＝Rc＝Rf＝Rg＝Ro …（64） となる。つまり、この例ではIg＝Icとなって、接続点22
から第２の増殖器２の反転入力端2bにはベースバイアス
電流が供給されず、反転入力端2bには抵抗11を介して前
置増幅器１の出力からベースバイアス電流が供給され
る。かかる場合においても、Ih＝０が成立し、かつ各増
幅器の入力端の直流電圧が全て等しくなる点で、第１図
の実施例と同様となる。
で、この場合、抵抗10,11をともにRbとすれば、抵抗11
に流れるベースバイアス電流Ib′を、 Ib′＝Ib …（60） とすることができる。即ち、例として Ia＝Ib＝Ic＝Io …（61） となるように設計すれば、 Ra Ia＝Rb Ib＝Rc Ic＝Rf If ＝Rg Ig＝Ro Io …（62） となるよう抵抗を設定することにより、 If＝Ia＝Ig＝Ic＝Io …（63） とすることができる。結局、 Ra＝Rb＝Rc＝Rf＝Rg＝Ro …（64） となる。つまり、この例ではIg＝Icとなって、接続点22
から第２の増殖器２の反転入力端2bにはベースバイアス
電流が供給されず、反転入力端2bには抵抗11を介して前
置増幅器１の出力からベースバイアス電流が供給され
る。かかる場合においても、Ih＝０が成立し、かつ各増
幅器の入力端の直流電圧が全て等しくなる点で、第１図
の実施例と同様となる。
なお、この実施例では伝送特性を表す式は抵抗11の存在
のため第１図の実施例とは異なり、 Vao（ｓ）＝Ka・Vai（ｓ） …（66） Vbo（ｓ）＝Kb・Vbi（ｓ） …（68） Vco（ｓ）＝Kc・Vci（ｓ） …（70） と表される。これより、伝送すべき信号の周波数に対し
て、 が十分低くなるようにコンデンサCfを大きく設定すれ
ば、各増幅器の出力は、（65）〜（70）式より、 Vco（ｓ）＝Kc・Vi（ｓ） …（74） となる。これは（29）〜（31）式と同様であり、信号特
性は第１図と何ら違いはない。
のため第１図の実施例とは異なり、 Vao（ｓ）＝Ka・Vai（ｓ） …（66） Vbo（ｓ）＝Kb・Vbi（ｓ） …（68） Vco（ｓ）＝Kc・Vci（ｓ） …（70） と表される。これより、伝送すべき信号の周波数に対し
て、 が十分低くなるようにコンデンサCfを大きく設定すれ
ば、各増幅器の出力は、（65）〜（70）式より、 Vco（ｓ）＝Kc・Vi（ｓ） …（74） となる。これは（29）〜（31）式と同様であり、信号特
性は第１図と何ら違いはない。
また、各増幅器差動入力の直流電圧の挙動を考えると、
（65），（67），（69）式において、ｓ＝０とし、 を得る。
（65），（67），（69）式において、ｓ＝０とし、 を得る。
例として、（64）式のように抵抗値を設定すると、 となる。これは（38）〜（40）式と同様であり、第１図
の実施例における議論がそのまま成立するのは明らかで
ある。
の実施例における議論がそのまま成立するのは明らかで
ある。
なお、この第４図の実施例における抵抗11の付加は第２
図，第３図の実施例に対しても同様に適用し得ることは
容易に類推される。
図，第３図の実施例に対しても同様に適用し得ることは
容易に類推される。
また、第１図，第２図，第３図に示す実施例では、出力
を得る増幅器が全て同相増幅となっているが、これは逆
相であってもよく、要は出力として同相，逆相いずれの
極性の信号を各増幅器から取り出したいかによって定め
ればよいものであり、本発明の効果がそれによって損な
われないことは言うまでもない。
を得る増幅器が全て同相増幅となっているが、これは逆
相であってもよく、要は出力として同相，逆相いずれの
極性の信号を各増幅器から取り出したいかによって定め
ればよいものであり、本発明の効果がそれによって損な
われないことは言うまでもない。
以上のように、この発明に係る増幅器によれば、増幅す
べき入力信号が入力される信号入力端と、非反転入力端
が上記信号入力端に接続された１つの差動入力型前置増
幅器と、該差動入力型前置増幅器の出力端と反転入力端
との間に接続された帰還抵抗と、相互に直列に接続され
た抵抗およびコンデンサを有し、上記差動入力型前置増
幅器の反転入力端と交流的な接地点との間に該コンデン
サが接地側となるように接続された１つの直列回路と、
該直列回路の上記抵抗とコンデンサとの接続点と上記信
号入力端との間に接続された抵抗と、上記直列回路の上
記抵抗とコンデンサとの接続点に一方の入力端が接続さ
れ、他方の入力端が上記差動入力型前置増幅器の出力端
に接続された少なくとも１つの第１の差動入力型増幅器
と、上記直列回路の上記抵抗とコンデンサとの接続点に
一方の入力端が接続され、他方の入力端が上記信号入力
に接続された少なくとも１つの第２の差動入力型増幅器
とを設けるようにしたので、出力を得る複数の差動入力
型増幅器と１つの差動入力型前置増幅器の差動入力直流
バランスを１個のコンデンサで保持することができ、装
置のIC化に際し、ピン数および外付け部品の削減により
装置を安価に実現できるという効果がある。
べき入力信号が入力される信号入力端と、非反転入力端
が上記信号入力端に接続された１つの差動入力型前置増
幅器と、該差動入力型前置増幅器の出力端と反転入力端
との間に接続された帰還抵抗と、相互に直列に接続され
た抵抗およびコンデンサを有し、上記差動入力型前置増
幅器の反転入力端と交流的な接地点との間に該コンデン
サが接地側となるように接続された１つの直列回路と、
該直列回路の上記抵抗とコンデンサとの接続点と上記信
号入力端との間に接続された抵抗と、上記直列回路の上
記抵抗とコンデンサとの接続点に一方の入力端が接続さ
れ、他方の入力端が上記差動入力型前置増幅器の出力端
に接続された少なくとも１つの第１の差動入力型増幅器
と、上記直列回路の上記抵抗とコンデンサとの接続点に
一方の入力端が接続され、他方の入力端が上記信号入力
に接続された少なくとも１つの第２の差動入力型増幅器
とを設けるようにしたので、出力を得る複数の差動入力
型増幅器と１つの差動入力型前置増幅器の差動入力直流
バランスを１個のコンデンサで保持することができ、装
置のIC化に際し、ピン数および外付け部品の削減により
装置を安価に実現できるという効果がある。
第１図はこの発明の一実施例による増幅器を示す構成
図、第２図，第３図及び第４図はそれぞれこの発明の他
の実施例の増幅器を示す構成図、第５図は従来の増幅器
を示す構成図、第６図は他の従来例の増幅器を示す構成
図、第７図，第８図，及び第９図はそれぞれ差動入力回
路の例を示す回路図である。 １……前置増幅器、2,3,16,26……増幅器、４……信号
入力端、5,6,17,27……出力端、21,24,25……抵抗、23
……コンデンサ。 なお図中同一符号は同一又は相当部分を示す。
図、第２図，第３図及び第４図はそれぞれこの発明の他
の実施例の増幅器を示す構成図、第５図は従来の増幅器
を示す構成図、第６図は他の従来例の増幅器を示す構成
図、第７図，第８図，及び第９図はそれぞれ差動入力回
路の例を示す回路図である。 １……前置増幅器、2,3,16,26……増幅器、４……信号
入力端、5,6,17,27……出力端、21,24,25……抵抗、23
……コンデンサ。 なお図中同一符号は同一又は相当部分を示す。
Claims (1)
- 【請求項１】増幅すべき入力信号が入力される信号入力
端と、 非反転入力端が上記信号入力端に接続された１つの差動
入力型前置増幅器と、 該差動入力型前置増幅器の出力端と反転入力端との間に
接続された帰還抵抗と、 相互に直列に接続された抵抗およびコンデンサを有し、
上記差動入力型前置増幅器の反転入力端と交流的な接地
点との間に該コンデンサが接地側となるように接続され
た１つの直列回路と、 該直列回路の上記抵抗とコンデンサとの接続点と上記信
号入力端との間に接続された抵抗と、 上記直列回路の上記抵抗とコンデンサとの接続点に一方
の入力端が接続され、他方の入力端が上記差動入力型前
置増幅器の出力端に接続された少なくとも１つの第１の
差動入力型増幅器と、 上記直列回路の上記抵抗とコンデンサとの接続点に一方
の入力端が接続され、他方の入力端が上記信号入力端に
接続された少なくとも１つの第２の差動入力型増幅器と
を備えたことを特徴とする増幅器。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62130681A JPH07105676B2 (ja) | 1987-05-27 | 1987-05-27 | 増幅器 |
| KR8806088A KR900008756B1 (en) | 1987-05-27 | 1988-05-24 | Amplifier |
| GB8812244A GB2205210B (en) | 1987-05-27 | 1988-05-24 | Amplifier circuit including single capacitor for dc differential-input balance |
| CA000567839A CA1284189C (en) | 1987-05-27 | 1988-05-26 | Amplifier circuit including single capacitor for dc differential-input balance |
| US07/200,127 US4871976A (en) | 1987-05-27 | 1988-05-26 | Amplifier circuit including single capacitor for DC differential-input balance |
| DE3818142A DE3818142A1 (de) | 1987-05-27 | 1988-05-27 | Verstaerkerschaltung mit einem einzigen kondensator fuer gleichspannungsabgleich |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62130681A JPH07105676B2 (ja) | 1987-05-27 | 1987-05-27 | 増幅器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63294109A JPS63294109A (ja) | 1988-11-30 |
| JPH07105676B2 true JPH07105676B2 (ja) | 1995-11-13 |
Family
ID=15040070
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62130681A Expired - Lifetime JPH07105676B2 (ja) | 1987-05-27 | 1987-05-27 | 増幅器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07105676B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2771314B2 (ja) * | 1990-07-11 | 1998-07-02 | 株式会社日立製作所 | 広帯域増幅器 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS568911A (en) * | 1979-07-05 | 1981-01-29 | Toko Inc | Btl amplifier |
| JPH0112411Y2 (ja) * | 1980-09-22 | 1989-04-11 | ||
| JPH0247623Y2 (ja) * | 1985-04-09 | 1990-12-14 |
-
1987
- 1987-05-27 JP JP62130681A patent/JPH07105676B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63294109A (ja) | 1988-11-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5300896A (en) | Bootstrapped, AC-coupled differential amplifier | |
| US4320351A (en) | Differential amplifying system with bootstrapping | |
| JPS62200808A (ja) | トランスコンダクタンス増幅器 | |
| US5736899A (en) | Fully differential voltage controlled operational transconductance amplifier | |
| US4543536A (en) | Charge amplifier with automatic zero | |
| JPS626722Y2 (ja) | ||
| JPH07254828A (ja) | 増幅器 | |
| US4025867A (en) | Capacitance magnification circuit | |
| US3153203A (en) | Transistorized symmetrical differential alternating current amplifier | |
| EP0052117B1 (en) | Current mode biquadratic active filter | |
| JPH0447488B2 (ja) | ||
| EP0107250B1 (en) | Operational amplifier | |
| US4871976A (en) | Amplifier circuit including single capacitor for DC differential-input balance | |
| JPH10150323A (ja) | Ｆｍ復調回路 | |
| JPH07105676B2 (ja) | 増幅器 | |
| JPH07105677B2 (ja) | 増幅器 | |
| EP0220486A2 (en) | Broad-band integrator | |
| JP3179838B2 (ja) | ノイズ検出回路 | |
| JP3108551B2 (ja) | フィルタ回路 | |
| US4035738A (en) | Low noise amplifier | |
| JPH062335Y2 (ja) | 平衡増幅器 | |
| US4272726A (en) | Differential FM detector with series tuned filter | |
| JPH0227620Y2 (ja) | ||
| JPS61169010A (ja) | 相互コンダクタンス増幅器 | |
| JPS623937Y2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071113 Year of fee payment: 12 |