JPH07105677B2 - 増幅器 - Google Patents
増幅器Info
- Publication number
- JPH07105677B2 JPH07105677B2 JP62130682A JP13068287A JPH07105677B2 JP H07105677 B2 JPH07105677 B2 JP H07105677B2 JP 62130682 A JP62130682 A JP 62130682A JP 13068287 A JP13068287 A JP 13068287A JP H07105677 B2 JPH07105677 B2 JP H07105677B2
- Authority
- JP
- Japan
- Prior art keywords
- input
- amplifier
- input terminal
- differential
- preamplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Amplifiers (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、交流信号を複数の所望レベルに増幅する増
幅器、特にIC化に適した構成の増幅器に関するものであ
る。
幅器、特にIC化に適した構成の増幅器に関するものであ
る。
第６図は、１つの交流入力信号（直流電圧成分を含む）
を複数個の差動入力型増幅器で増幅し、複数の出力信号
を得る増幅器の従来例を示す構成図である。図におい
て、１は利得Kaの差動入力型前置増幅器（以下、前置増
幅器と記す）、1aはその非反転入力端、1bはその反転入
力端、２は前置増幅器１に後続する利得Kbの第１の差動
入力型増幅器（以下、第１の増幅器と記す）、2aはその
非反転入力端、2bはその反転力入端、３は利得Kcの第２
の差動入力型増幅器（以下、第２の増幅器と記す）、3a
はその非反転入力端、3bはその反転入力端、４は信号入
力端、５は第１の増幅器２の出力を得る第１の出力端、
６は第２の増幅器３の出力を得る第２の出力端である。
７は信号入力端４と前置増幅器１の非反転入力端1aの間
に接続された抵抗（Ra1）、８は信号入力端４と前置増
幅器１の反転入力端1bの間に接続された抵抗（Ra2）、
９は前置増幅器１の反転入力端1bと接地の間に接続され
たコンデンサ（Ca）、10は第１の増幅器２の非反転入力
端2aと前置増幅器１の出力端の間に接続された抵抗（Rb
1）、11は第１の増幅器２の反転入力端2bと前置増幅器
１の出力端の間に接続された抵抗（Rb2）、12は第１の
増幅器２の反転入力端2bと接地の間に接続されたコンデ
ンサ（Cb）、13は第２の増幅器３の非反転入力端3aと信
号入力端４の間に接続された抵抗（Rc1）、14は第２の
増幅器３の反転入力端3bと信号入力端４の間に接続され
た抵抗（Rc2）、15は第２の増幅器３の反転入力端3bと
接地の間に接続されたコンデンサ（Cc）である。
を複数個の差動入力型増幅器で増幅し、複数の出力信号
を得る増幅器の従来例を示す構成図である。図におい
て、１は利得Kaの差動入力型前置増幅器（以下、前置増
幅器と記す）、1aはその非反転入力端、1bはその反転入
力端、２は前置増幅器１に後続する利得Kbの第１の差動
入力型増幅器（以下、第１の増幅器と記す）、2aはその
非反転入力端、2bはその反転力入端、３は利得Kcの第２
の差動入力型増幅器（以下、第２の増幅器と記す）、3a
はその非反転入力端、3bはその反転入力端、４は信号入
力端、５は第１の増幅器２の出力を得る第１の出力端、
６は第２の増幅器３の出力を得る第２の出力端である。
７は信号入力端４と前置増幅器１の非反転入力端1aの間
に接続された抵抗（Ra1）、８は信号入力端４と前置増
幅器１の反転入力端1bの間に接続された抵抗（Ra2）、
９は前置増幅器１の反転入力端1bと接地の間に接続され
たコンデンサ（Ca）、10は第１の増幅器２の非反転入力
端2aと前置増幅器１の出力端の間に接続された抵抗（Rb
1）、11は第１の増幅器２の反転入力端2bと前置増幅器
１の出力端の間に接続された抵抗（Rb2）、12は第１の
増幅器２の反転入力端2bと接地の間に接続されたコンデ
ンサ（Cb）、13は第２の増幅器３の非反転入力端3aと信
号入力端４の間に接続された抵抗（Rc1）、14は第２の
増幅器３の反転入力端3bと信号入力端４の間に接続され
た抵抗（Rc2）、15は第２の増幅器３の反転入力端3bと
接地の間に接続されたコンデンサ（Cc）である。
次に動作について説明する。
信号入力端４に直流電圧成分を持つ入力信号が加えられ
ると、この信号は抵抗７及び８を介して前置増幅器１の
非反転入力端1a及び反転入力端1bにそれぞれ入力され
る。この特、前置増幅器１の非反転入力端1aには入力信
号がそのまま入力されるのに対し、反転入力端1bにはコ
ンデンサ９により交流成分がバイパスされ、直流成分の
みが入力される。従って前置増幅器１の差動入力として
は交流信号成分のみとなる。これは、もちろん伝送すべ
き信号の周波数に対し、抵抗８とコンデンサ９による低
域遮断周波数が十分低くなるように設定することを前提
としている。
ると、この信号は抵抗７及び８を介して前置増幅器１の
非反転入力端1a及び反転入力端1bにそれぞれ入力され
る。この特、前置増幅器１の非反転入力端1aには入力信
号がそのまま入力されるのに対し、反転入力端1bにはコ
ンデンサ９により交流成分がバイパスされ、直流成分の
みが入力される。従って前置増幅器１の差動入力として
は交流信号成分のみとなる。これは、もちろん伝送すべ
き信号の周波数に対し、抵抗８とコンデンサ９による低
域遮断周波数が十分低くなるように設定することを前提
としている。
また、抵抗７及び８は一般は等しい値を選ぶ。
即ち、 Ra1＝Ra2＝Ra …（１） これは、増幅器の両入力端に流れる直流バイアス電流に
よって抵抗の端子間に生ずる直流電位差を等しくし、差
動入力の直流バランスをより精度良く確保するためであ
る。但し、かかる直流電位差が増幅器に要求される性能
（例えば、非対称歪率とか入力段以降の直流動作点変動
の許容範囲等）に対し許される値であればこの限りでな
く、その場合は抵抗７は短絡されても良い。
よって抵抗の端子間に生ずる直流電位差を等しくし、差
動入力の直流バランスをより精度良く確保するためであ
る。但し、かかる直流電位差が増幅器に要求される性能
（例えば、非対称歪率とか入力段以降の直流動作点変動
の許容範囲等）に対し許される値であればこの限りでな
く、その場合は抵抗７は短絡されても良い。
以上の説明は、全く同じ入力形態である第１の増幅器２
及び第２の増幅器３についても同様であり、従って各抵
抗は一般に、 Rb1＝Rb2＝Rb …（２） Rc1＝Rc2＝Rc …（３） と選ぶ。
及び第２の増幅器３についても同様であり、従って各抵
抗は一般に、 Rb1＝Rb2＝Rb …（２） Rc1＝Rc2＝Rc …（３） と選ぶ。
なお、以下の説明においては、議論を簡単にするために
各増幅器の入力インピーダンスが上記抵抗群に比し、十
分高いと仮定して説明する。このような仮定は増幅器の
設計に際し、極めて一般的な手法であると同時に、容易
に実現可能なものである。
各増幅器の入力インピーダンスが上記抵抗群に比し、十
分高いと仮定して説明する。このような仮定は増幅器の
設計に際し、極めて一般的な手法であると同時に、容易
に実現可能なものである。
具体的には、例えば第８図に示すような差動入力回路に
おいて、差動トランジスタの直流電流増幅率を高くす
る、直流バイアス電流を小さく設定する、あるいは差動
トランジスタの共通エミッタ抵抗を大きな値とする等に
より実現される。これについては、例えば、P.R.グレ
イ,R.G.メイヤーの「アナログ集積回路の解析と設計」
（P.R.GRAY,R.G.MEYER,ANALYSIS AND DESIGN OF ANALOG
INTEGRATED CIRUITS":JOHN WILEY ＆ SONS,Inc.1977）
のp158〜p175が参考になる。また、より実用的には第９
図に示すようにエミッタフォロア回路を差動入力端に付
加すれば、差動増幅段の設計自由度を確保しつつ高入力
インピーダンス化が図れることは明らかであり、実際
に、特にIC回路においてよく用いられるものである。さ
らにまた、第10図に示すように、差動トランジスタは電
界効果トランジスタ（FET）を用いても、かかる条件を
容易に満たし得ることは明らかである。
おいて、差動トランジスタの直流電流増幅率を高くす
る、直流バイアス電流を小さく設定する、あるいは差動
トランジスタの共通エミッタ抵抗を大きな値とする等に
より実現される。これについては、例えば、P.R.グレ
イ,R.G.メイヤーの「アナログ集積回路の解析と設計」
（P.R.GRAY,R.G.MEYER,ANALYSIS AND DESIGN OF ANALOG
INTEGRATED CIRUITS":JOHN WILEY ＆ SONS,Inc.1977）
のp158〜p175が参考になる。また、より実用的には第９
図に示すようにエミッタフォロア回路を差動入力端に付
加すれば、差動増幅段の設計自由度を確保しつつ高入力
インピーダンス化が図れることは明らかであり、実際
に、特にIC回路においてよく用いられるものである。さ
らにまた、第10図に示すように、差動トランジスタは電
界効果トランジスタ（FET）を用いても、かかる条件を
容易に満たし得ることは明らかである。
次に信号の挙動をより詳細に述べる。
信号入力端４に加わる入力をVi（ｓ），前値増幅器１の
差動入力をVai（ｓ），出力をVao（ｓ），第１の増幅器
２の差動入力をVbi（ｓ），出力をVbo（ｓ），第２の増
幅器３の差動入力をVci（ｓ），出力をVco（ｓ）とすれ
ば、 と表される。但し、ｓはラプラス演算子である。
差動入力をVai（ｓ），出力をVao（ｓ），第１の増幅器
２の差動入力をVbi（ｓ），出力をVbo（ｓ），第２の増
幅器３の差動入力をVci（ｓ），出力をVco（ｓ）とすれ
ば、 と表される。但し、ｓはラプラス演算子である。
これより、伝送すべき信号の周波数に対して、 で表される低域遮断周波数が十分低くなるようにコンデ
ンサの容量Ca,Cb,Ccを大きく設定すれば、（５），
（７），（９）式は伝送すべき信号に対し、 Vao＝Ka・Vi（ｓ） …（13） Vbo＝Ka・Kb・Vi（ｓ） …（14） Vco＝Kc・Vi（ｓ） …（15） となり、出力は各増幅器の利得のみに支配される。
ンサの容量Ca,Cb,Ccを大きく設定すれば、（５），
（７），（９）式は伝送すべき信号に対し、 Vao＝Ka・Vi（ｓ） …（13） Vbo＝Ka・Kb・Vi（ｓ） …（14） Vco＝Kc・Vi（ｓ） …（15） となり、出力は各増幅器の利得のみに支配される。
一方、直流的な挙動を各増幅器の差動入力についてみる
と、（４），（６），（８）式において、Ｓ＝０とおけ
ばよいから、 Vai（０）＝０ …（16） Vbi（０）＝０ …（17） Vci（０）＝０ …（18） となり、入力Viに含まれる直流電圧が変化しても各増幅
器の差動入力の直流バランスは保持されることがわか
る。
と、（４），（６），（８）式において、Ｓ＝０とおけ
ばよいから、 Vai（０）＝０ …（16） Vbi（０）＝０ …（17） Vci（０）＝０ …（18） となり、入力Viに含まれる直流電圧が変化しても各増幅
器の差動入力の直流バランスは保持されることがわか
る。
このように、第６図に示すような構成は、入力信号に含
まれる直流電圧に依存することなく差動入力直流バラン
スを保持できる利点を持つが、一方各々の増幅器に交流
信号バイパス用のコンデンサを設ける必要がある。前述
したように、伝送すべき信号の周波数に対し低域遮断周
波数fa,fb,fcを十分低くするためには、コンデンサ容量
Ca,Cb,Ccを大きくする必要がある。ここで、抵抗値Ra,R
b,Rcを大きくするという方法もあるが、増幅器の入力容
量による高周波特性の劣化（比反転入力側）、抵抗の熱
雑音の増大による増幅器雑音特性の劣化等が起きるため
限界がある。
まれる直流電圧に依存することなく差動入力直流バラン
スを保持できる利点を持つが、一方各々の増幅器に交流
信号バイパス用のコンデンサを設ける必要がある。前述
したように、伝送すべき信号の周波数に対し低域遮断周
波数fa,fb,fcを十分低くするためには、コンデンサ容量
Ca,Cb,Ccを大きくする必要がある。ここで、抵抗値Ra,R
b,Rcを大きくするという方法もあるが、増幅器の入力容
量による高周波特性の劣化（比反転入力側）、抵抗の熱
雑音の増大による増幅器雑音特性の劣化等が起きるため
限界がある。
一例として、伝送すべき信号の周波数下限が100Hzの場
合を考えると、低域遮断周波数fa,fb,fcはそれより十分
低くする必要がある。仮に、 fa＝fb＝fc＝10 Hz …（19） とし、 Ra＝Rb＝Rc＝10 kΩ …（20） とすれば、 Ca＝Cb＝Cc≒1.6μＦ …（21） となる。
合を考えると、低域遮断周波数fa,fb,fcはそれより十分
低くする必要がある。仮に、 fa＝fb＝fc＝10 Hz …（19） とし、 Ra＝Rb＝Rc＝10 kΩ …（20） とすれば、 Ca＝Cb＝Cc≒1.6μＦ …（21） となる。
従って第６図に示す回路をIC化する場合、上記仕様にお
いてはコンデンサはICの外付けとせざるを得ず、コンデ
ンサ外付け用のICピンもその数だけ必要になる。
いてはコンデンサはICの外付けとせざるを得ず、コンデ
ンサ外付け用のICピンもその数だけ必要になる。
第７図は出力数が１つ増加した例である。図において、
16は利得Kdの増幅器、16aはその非反転入力端、16bはそ
の反転入力端、17は増幅器16の出力を得る出力端、18,1
9は抵抗（Rd）、20はコンデンサ（Cd）であり、増幅器
入力回路系の接続形態は他の増幅器と同じである。
16は利得Kdの増幅器、16aはその非反転入力端、16bはそ
の反転入力端、17は増幅器16の出力を得る出力端、18,1
9は抵抗（Rd）、20はコンデンサ（Cd）であり、増幅器
入力回路系の接続形態は他の増幅器と同じである。
この例から明らかなように、増幅器の数が増せば、その
数だけコンデンサが増し、コンデンサ外付け用ICピンも
増加することになる。
数だけコンデンサが増し、コンデンサ外付け用ICピンも
増加することになる。
以上のように、従来の構成では、増幅器の数だけコンデ
ンサを設けなければならないため、IC化においては、そ
の数だけICピンを設けることになり、ICの大型化ひいて
はコストアップになるという問題点があった。
ンサを設けなければならないため、IC化においては、そ
の数だけICピンを設けることになり、ICの大型化ひいて
はコストアップになるという問題点があった。
この発明は上記のような問題点を解消するためになされ
たもので、前置増幅器を含む複数個（３個以上）の増幅
器の差動入力直流バランスを１個のコンデンサで保持で
きる増幅器を得ることを目的とする。
たもので、前置増幅器を含む複数個（３個以上）の増幅
器の差動入力直流バランスを１個のコンデンサで保持で
きる増幅器を得ることを目的とする。
この発明に係る増幅器は、増幅すべき入力信号が入力さ
れる信号入力端と、非反転入力端が上記信号入力端に接
続された１つの差動入力型前置増幅器と、該差動入力型
前置増幅器の出力端と反転入力端との間に接続された帰
還抵抗と、上記差動入力型前置増幅器の反転入力端と交
流的な接地点との間に接続された１つのコンデンサと、
上記差動入力型前置増幅器の反転入力端と上記信号入力
端との間に接続された抵抗と、上記差動入力型前置増幅
器の反転入力端に一方の入力端が接続され、他方の入力
端が上記差動入力型前置増幅器の出力端に接続された少
なくとも１つの第１の差動入力型増幅器と、上記差動入
力型前置増幅器の反転入力端に一方の入力端に接続さ
れ、他方の入力端が上記信号入力端に接続された少なく
とも１つの第２の差動入力型増幅器とを設けるようにし
たものである。
れる信号入力端と、非反転入力端が上記信号入力端に接
続された１つの差動入力型前置増幅器と、該差動入力型
前置増幅器の出力端と反転入力端との間に接続された帰
還抵抗と、上記差動入力型前置増幅器の反転入力端と交
流的な接地点との間に接続された１つのコンデンサと、
上記差動入力型前置増幅器の反転入力端と上記信号入力
端との間に接続された抵抗と、上記差動入力型前置増幅
器の反転入力端に一方の入力端が接続され、他方の入力
端が上記差動入力型前置増幅器の出力端に接続された少
なくとも１つの第１の差動入力型増幅器と、上記差動入
力型前置増幅器の反転入力端に一方の入力端に接続さ
れ、他方の入力端が上記信号入力端に接続された少なく
とも１つの第２の差動入力型増幅器とを設けるようにし
たものである。
この発明においては、上述のように構成したことによ
り、差動入力型前置増幅器に負帰還がかけられ、かつこ
の帰還入力端と接地電位間に設けられたコンデンサの帰
還入力端との接続点に入力信号が抵抗を介して加算さ
れ、この接続点の電圧が複数個の差動入力型増幅器に基
準電圧として入力される。
り、差動入力型前置増幅器に負帰還がかけられ、かつこ
の帰還入力端と接地電位間に設けられたコンデンサの帰
還入力端との接続点に入力信号が抵抗を介して加算さ
れ、この接続点の電圧が複数個の差動入力型増幅器に基
準電圧として入力される。
以下、本発明の実施例を図について説明する。第１図に
おいて、第６図と同一符号は同一又は相当部分を示し、
21は信号入力端４と前置増幅器１の反転入力端1bの間に
接続された抵抗（Rg）、22は前置増幅器１の出力端と反
転入力端1bの間に接続された抵抗（Rf）、23は反転入力
端1bと接地間に接続されたコンデンサ（Cf）である。
おいて、第６図と同一符号は同一又は相当部分を示し、
21は信号入力端４と前置増幅器１の反転入力端1bの間に
接続された抵抗（Rg）、22は前置増幅器１の出力端と反
転入力端1bの間に接続された抵抗（Rf）、23は反転入力
端1bと接地間に接続されたコンデンサ（Cf）である。
次に動作について説明する。なお、各増幅器の入力イン
ピーダンスは、説明を簡単にするために従来例と同様、
十分に高いとして述べる。
ピーダンスは、説明を簡単にするために従来例と同様、
十分に高いとして述べる。
第１図において、信号入力端４に加われ入力をVi
（ｓ），前置増幅器１の差動入力をVai（ｓ），出力をV
ao（ｓ），反転入力端1bの電圧をVf（ｓ），第１の増幅
器２の差動入力をVbi（ｓ），出力をVbo（ｓ），第２の
増幅器３の差動入力をVci（ｓ），出力をVco（ｓ）とす
れば、 と表される。
（ｓ），前置増幅器１の差動入力をVai（ｓ），出力をV
ao（ｓ），反転入力端1bの電圧をVf（ｓ），第１の増幅
器２の差動入力をVbi（ｓ），出力をVbo（ｓ），第２の
増幅器３の差動入力をVci（ｓ），出力をVco（ｓ）とす
れば、 と表される。
これより、伝送すべき信号の周波数に対して、 が十分低くなるようにコンデンサの容量Cfを大きく設定
すれば、（23），（25），（26）式は信号に対して、 Vao（ｓ）＝Ka・Vi（ｓ） …（28） Vbo（ｓ）＝Ka・Kb・Vi（ｓ） …（29） Vco（ｓ）＝Kc・Vi（ｓ） …（30） となり、出力は各増幅器の利得のみに支配される。
すれば、（23），（25），（26）式は信号に対して、 Vao（ｓ）＝Ka・Vi（ｓ） …（28） Vbo（ｓ）＝Ka・Kb・Vi（ｓ） …（29） Vco（ｓ）＝Kc・Vi（ｓ） …（30） となり、出力は各増幅器の利得のみに支配される。
一方、直流電圧の挙動については、各増幅器の差動入力
について見ればよいから、（22），（24）式においてＳ
＝０とすれば、 と表される。（28）〜（30）式より、抵抗値Rf,Rgは信
号伝送特性に無関係に選べるから、例として、 Rf＝Rg …（33） と設定すれば、 となる。即ち、入力信号に含まれる直流成分が増幅器の
設計中心値Vi（DC）からΔVi（DC）変化した時、各増幅
器の差動入力の直流アンバランスは、ΔVi（DC）が1/
（２＋Ka）に圧縮されて現れることになる。従って、信
号入力端４に想定される直流電圧変化ΔVi（DC）に対
し、各増幅器に生ずる差動入力アンバランス量が設計仕
様の許容値以下となるように利得Kaを設定すればよい。
について見ればよいから、（22），（24）式においてＳ
＝０とすれば、 と表される。（28）〜（30）式より、抵抗値Rf,Rgは信
号伝送特性に無関係に選べるから、例として、 Rf＝Rg …（33） と設定すれば、 となる。即ち、入力信号に含まれる直流成分が増幅器の
設計中心値Vi（DC）からΔVi（DC）変化した時、各増幅
器の差動入力の直流アンバランスは、ΔVi（DC）が1/
（２＋Ka）に圧縮されて現れることになる。従って、信
号入力端４に想定される直流電圧変化ΔVi（DC）に対
し、各増幅器に生ずる差動入力アンバランス量が設計仕
様の許容値以下となるように利得Kaを設定すればよい。
この点に関する本実施例の効果をより明確に示すため
に、第１の増幅器２が非線形増幅器、具体的には振幅制
限器（以下、リミッタと記す）の場合を例に挙げて以下
に説明する。
に、第１の増幅器２が非線形増幅器、具体的には振幅制
限器（以下、リミッタと記す）の場合を例に挙げて以下
に説明する。
第４図（ａ）は、リミッタ（第１の増幅器２）の入出力
特性の概要を示した図である。図において、Vlim−out
は最大出力（Ｐ−Ｐ値）,Vlim−inはリミッティングが
かかりはじめる入力振幅（Ｐ−Ｐ値）であり、入力がVl
im−inより小さい時は線形増幅され、それ以上では出力
はVlim−outに抑えられる。
特性の概要を示した図である。図において、Vlim−out
は最大出力（Ｐ−Ｐ値）,Vlim−inはリミッティングが
かかりはじめる入力振幅（Ｐ−Ｐ値）であり、入力がVl
im−inより小さい時は線形増幅され、それ以上では出力
はVlim−outに抑えられる。
この第４図（ａ）に示す入出力特性を得る具体的手段と
しては、例えば第８図の差動回路がよく用いられる。第
８図において、共通エミッタ抵抗をR1,コレクタ抵抗をR
2,定電流源に流れる電流をそれぞれＩとし、差動トラン
ジスタのエミッタ動抵抗reがre＜＜R1とすれば、 Vlim−out＝2IR2 …（35） Vlim−in＝2IR1 …（36） Kl＝R2/R1（Kl:小信号線形利得） …（37） となる。
しては、例えば第８図の差動回路がよく用いられる。第
８図において、共通エミッタ抵抗をR1,コレクタ抵抗をR
2,定電流源に流れる電流をそれぞれＩとし、差動トラン
ジスタのエミッタ動抵抗reがre＜＜R1とすれば、 Vlim−out＝2IR2 …（35） Vlim−in＝2IR1 …（36） Kl＝R2/R1（Kl:小信号線形利得） …（37） となる。
なお、リミッタには前置増幅器１が設けられているの
で、信号入力端４から第１の出力端５までの入出力特性
は第４図（ｂ）のように表される。つまり、前置増幅器
１は線形動作から非線形動作に遷移する入力レベルを等
価的に小振幅領域に移行させる役割を果たす。
で、信号入力端４から第１の出力端５までの入出力特性
は第４図（ｂ）のように表される。つまり、前置増幅器
１は線形動作から非線形動作に遷移する入力レベルを等
価的に小振幅領域に移行させる役割を果たす。
次に、入力信号Viに含まれる直流成分が設計中心値Vi
（DC）から、最大でΔVi（DC）変化すると想定される場
合、その時のリミッタの入出力特性は第５図（ａ）に示
すようになる。（33）式と同様、Rf＝Rgとすれば、リミ
ッタ入力の直流動作点は、1/（２＋Ka）・ΔVi（DC）変
化する。これにより、リミッタ出力は第５図（ａ）のよ
うに比較的小振幅入力時においては非対称なリミッティ
ング波形となる。
（DC）から、最大でΔVi（DC）変化すると想定される場
合、その時のリミッタの入出力特性は第５図（ａ）に示
すようになる。（33）式と同様、Rf＝Rgとすれば、リミ
ッタ入力の直流動作点は、1/（２＋Ka）・ΔVi（DC）変
化する。これにより、リミッタ出力は第５図（ａ）のよ
うに比較的小振幅入力時においては非対称なリミッティ
ング波形となる。
具体的な数値例として下記を考える。
これより となる。
今、出力の非対称性を評価する量Ｄとして、 を定義とすると、上記数値例での評価結果値として（4
0）式の値をDeとすれば、 De＝0.05 …（41） となる。もし、この増幅器に要求される性能として、
（40）式から得られる許容限Dsが、Ds＝0.1であればDe
＜Dsとなり、要求性能を満たすが、もし、 Ds＝0.03 …（42） であった場合、上記評価結果値DeはDe＞Dsとなり、要求
性能を満たすことができない。
0）式の値をDeとすれば、 De＝0.05 …（41） となる。もし、この増幅器に要求される性能として、
（40）式から得られる許容限Dsが、Ds＝0.1であればDe
＜Dsとなり、要求性能を満たすが、もし、 Ds＝0.03 …（42） であった場合、上記評価結果値DeはDe＞Dsとなり、要求
性能を満たすことができない。
しかしながら、本発明による増幅器では次のような方法
で要求される性能を容易に実現することができる。
で要求される性能を容易に実現することができる。
即ち第５図（ｂ）に示す如く、 とする。なお、Vlim−inを２倍にするには、（36）式よ
り第８図の例において共通エミッタ抵抗R1を２倍にすれ
ばよい。
り第８図の例において共通エミッタ抵抗R1を２倍にすれ
ばよい。
（37），（43）式より、 となり、信号入力端４から第１の出力端５までの入出力
特性は前述の場合と同一になる。
特性は前述の場合と同一になる。
このとき、（40），（41）式は、 となり、De′は許容限の半分以下に抑えられる。
また、（34）式から明らかなように、前置増幅器１及び
第２の増幅器３の差動入力直流動作点変化，ΔVai（D
C），ΔVci（DC）も と自動的に改善される。
第２の増幅器３の差動入力直流動作点変化，ΔVai（D
C），ΔVci（DC）も と自動的に改善される。
言い換えるならば、線形増幅，非線形増幅を問わず、前
置増幅器及び第1,第２の増幅器の差動入力直流アンバラ
ンスが要求される許容限界値以下となるように前値増幅
器の利得Kaを設定すれば、目的とする仕様，性能の増幅
器を容易に実現することができる。
置増幅器及び第1,第２の増幅器の差動入力直流アンバラ
ンスが要求される許容限界値以下となるように前値増幅
器の利得Kaを設定すれば、目的とする仕様，性能の増幅
器を容易に実現することができる。
また、各増幅器の差動入力回路が例えば第８図，第９図
の如きバイポーラトランジスタで構成されるような場
合、その入力端には一定のベースバイアス電流が流れ
る。
の如きバイポーラトランジスタで構成されるような場
合、その入力端には一定のベースバイアス電流が流れ
る。
いま、第１図に示すように、前置増幅器１の各入力端に
Ia,第１の増幅器２の各入力端にIb,第２の増幅器３の各
入力端にIcなるベースバイアス電流が流れるとする。こ
のとき、Rfに流れる電流をIf,Rgに流れる電流をIgとす
ると、 If＋Ig＝Ia＋Ib＋Ic …（48） となる。これより、 Ra Ia＝Rb Ib＝Rc Ic ＝Rf If＝Rg Ig …（49） を満たすように抵抗Ra,Rb,Rc,Rf,Rgを定めれば、各増幅
器の差動入力の直流バランスは、より精度良く確保され
る。例えば、 Ia＝Ib＝Ic＝Io …（50） と設計した場合、（48）式より、 If＋Ig＝3Io …（51） また、（49）式より Ra Io＝Rb Io＝Rc Io ＝Rf If＝Rg Ig …（52） となり、故に Ra＝Rb＝Rc＝Ro …（53） とすればよい。また（51）式より、例えば If＝Ig＝（3/2）Io …（54） とすれば、（52）式より Rf＝Rg＝（2/3）Ro …（55） となり、各増幅器の入力端の直流電圧は全て等しくな
る。もちろん、（51），（52）式を満たす範囲であれば
RfとRgの値は自由に選べることはもちろんである。
Ia,第１の増幅器２の各入力端にIb,第２の増幅器３の各
入力端にIcなるベースバイアス電流が流れるとする。こ
のとき、Rfに流れる電流をIf,Rgに流れる電流をIgとす
ると、 If＋Ig＝Ia＋Ib＋Ic …（48） となる。これより、 Ra Ia＝Rb Ib＝Rc Ic ＝Rf If＝Rg Ig …（49） を満たすように抵抗Ra,Rb,Rc,Rf,Rgを定めれば、各増幅
器の差動入力の直流バランスは、より精度良く確保され
る。例えば、 Ia＝Ib＝Ic＝Io …（50） と設計した場合、（48）式より、 If＋Ig＝3Io …（51） また、（49）式より Ra Io＝Rb Io＝Rc Io ＝Rf If＝Rg Ig …（52） となり、故に Ra＝Rb＝Rc＝Ro …（53） とすればよい。また（51）式より、例えば If＝Ig＝（3/2）Io …（54） とすれば、（52）式より Rf＝Rg＝（2/3）Ro …（55） となり、各増幅器の入力端の直流電圧は全て等しくな
る。もちろん、（51），（52）式を満たす範囲であれば
RfとRgの値は自由に選べることはもちろんである。
但し、このような設定はベースバイアス電流による抵抗
両端の直流電圧降下が前述した差動入力直流アンバラン
スの許容限界値に対し、無視し得る大きさであれば考慮
する必要はなく、例えば、Ra＝Rb＝Rc＝０としてもよ
い。
両端の直流電圧降下が前述した差動入力直流アンバラン
スの許容限界値に対し、無視し得る大きさであれば考慮
する必要はなく、例えば、Ra＝Rb＝Rc＝０としてもよ
い。
なお、上記実施例では、出力数を２としたが、第２図は
第７図の従来例と同様の形で出力数を１つ増加した例で
ある。この場合、増幅器16の差動入力Vdi（ｓ）は、 となる。また、前置増幅器1,第１の増幅器2,第２の増幅
器３の差動入力及び出力は全て第１図の実施例と同一に
なる。故に、 Vai（ｓ）＝Vci（ｓ）＝Vdi（ｓ） …（57） が成立する。従って本発明の効果は増幅器16の差動入力
についても同様に及ぶ。また、増幅器16の各入力端に流
れるベースバイアス電流をId,抵抗18をRdとした場合、
（48），（49）式と同様にして、 If＋Ig＝Ia＋Ib＋Ic＋Id …（58） Ra Ia＝Rb Ib＝Rc Ic＝Rd Id ＝Rf If＝Rg Ig …（59） を満たすように電流と抵抗値を設定すれば、より精度良
く差動入力直流バランスが確保できるという点も第１図
の実施例と同様である。
第７図の従来例と同様の形で出力数を１つ増加した例で
ある。この場合、増幅器16の差動入力Vdi（ｓ）は、 となる。また、前置増幅器1,第１の増幅器2,第２の増幅
器３の差動入力及び出力は全て第１図の実施例と同一に
なる。故に、 Vai（ｓ）＝Vci（ｓ）＝Vdi（ｓ） …（57） が成立する。従って本発明の効果は増幅器16の差動入力
についても同様に及ぶ。また、増幅器16の各入力端に流
れるベースバイアス電流をId,抵抗18をRdとした場合、
（48），（49）式と同様にして、 If＋Ig＝Ia＋Ib＋Ic＋Id …（58） Ra Ia＝Rb Ib＝Rc Ic＝Rd Id ＝Rf If＝Rg Ig …（59） を満たすように電流と抵抗値を設定すれば、より精度良
く差動入力直流バランスが確保できるという点も第１図
の実施例と同様である。
これらのことより、出力数を同様の形態でさらに増加さ
せていっても、本発明の効果が全ての増幅器において成
立することは明らかである。
せていっても、本発明の効果が全ての増幅器において成
立することは明らかである。
また第３図は、異なる形で出力数を１つ増加した実施例
であり、前置増幅器１の出力を２個の増幅器に供給する
形態である。図にいて、24は利得Keの増幅器、24aはそ
の非反転入力端、24bはその反転入力端、25は増幅器24
の出力を得る出力端、26は抵抗Reである。
であり、前置増幅器１の出力を２個の増幅器に供給する
形態である。図にいて、24は利得Keの増幅器、24aはそ
の非反転入力端、24bはその反転入力端、25は増幅器24
の出力を得る出力端、26は抵抗Reである。
増幅器24の差動入力Vei（Ｓ）は、 となる。また、前置増幅器1,第１の増幅器2,第２の増幅
器３の差動入力及び出力は全て第１図の実施例と同一に
なる。故に、 Vbi（ｓ）＝Vei（ｓ） …（61） が成立する。従って本発明の効果は増幅器24の差動入力
についても同様に及ぶ。また、増幅器24の各入力端に流
れるベースバイアス電流をIeとした場合、（48），（4
9）式と同様にして、 If＋Ig＝Ia＋Ib＋Ic＋Ie …（62） Ra Ia＝Rb Ib＝Rc Ic＝Re Ie ＝Rf If＝Rg Ig …（63） を満たすように電流と抵抗値を設定すれば、より精度良
く差動入力直流バランスが確保できるという点も第１図
の実施例と同じである。
器３の差動入力及び出力は全て第１図の実施例と同一に
なる。故に、 Vbi（ｓ）＝Vei（ｓ） …（61） が成立する。従って本発明の効果は増幅器24の差動入力
についても同様に及ぶ。また、増幅器24の各入力端に流
れるベースバイアス電流をIeとした場合、（48），（4
9）式と同様にして、 If＋Ig＝Ia＋Ib＋Ic＋Ie …（62） Ra Ia＝Rb Ib＝Rc Ic＝Re Ie ＝Rf If＝Rg Ig …（63） を満たすように電流と抵抗値を設定すれば、より精度良
く差動入力直流バランスが確保できるという点も第１図
の実施例と同じである。
これらのことより、出力数を同様の形態でさらに増加さ
せても本発明の効果が全ての増幅器において成立するこ
とは明らかである。
せても本発明の効果が全ての増幅器において成立するこ
とは明らかである。
さらに、第２図，第３図の実施例を組合わせた形態（図
示せず）、即ち前置増幅器１の後段に、増幅器24と同様
に接続形態で複数の増幅器を設け、かつ増幅器16と同様
の接続形態で複数の増幅器を設けた構成でも本発明の効
果が全ての増幅器において成立することは容易に類推さ
れる。
示せず）、即ち前置増幅器１の後段に、増幅器24と同様
に接続形態で複数の増幅器を設け、かつ増幅器16と同様
の接続形態で複数の増幅器を設けた構成でも本発明の効
果が全ての増幅器において成立することは容易に類推さ
れる。
また、第１図，第２図，第３図に示す実施例では、出力
を得る増幅器が全て同相増幅となっているが、これは逆
相であってもよく、要は出力として同相，逆相いずれの
極性の信号を各増幅器から取り出したいかによって定め
ればよいものであり、本発明の効果がそれによって損な
われないことは言うまでもない。
を得る増幅器が全て同相増幅となっているが、これは逆
相であってもよく、要は出力として同相，逆相いずれの
極性の信号を各増幅器から取り出したいかによって定め
ればよいものであり、本発明の効果がそれによって損な
われないことは言うまでもない。
以上のように、この発明に係る増幅器によれば、増幅す
べき入力信が入力される信号入力端と、非反転入力端が
上記信号入力端に接続された１つの差動入力型前置増幅
器と、該差動入力型前置増幅器の出力端と反転入力端と
の間に接続された帰還抵抗と、上記差動入力型前置増幅
器の反転入力端と交流的な接地点との間に接続された１
つのコンデンサと、上記差動入力型前置増幅器の反転入
力端と上記信号入力端との間に接続された抵抗と、上記
差動入力型前置増幅器の反転入力端に一方の入力端が接
続され、他方の入力端が上記差動入力型前置増幅器の出
力端に接続された少なくとも１つの第１の差動入力型増
幅器と、上記差動入力型前置増幅器の反転入力端に一方
の入力端が接続され、他方の入力端が上記信号入力端に
接続された少なくとも１つの第２の差動入力型増幅器と
を設けるようにしたので、出力を得る複数の差動入力型
増幅器と１つの差動入力型前置増幅器の差動入力直流バ
ランスを１個のコンデンサで保持することができ、装置
のIC化に際し、ピン数および外付け部品の削減により装
置を安価に実現できるという効果がある。
べき入力信が入力される信号入力端と、非反転入力端が
上記信号入力端に接続された１つの差動入力型前置増幅
器と、該差動入力型前置増幅器の出力端と反転入力端と
の間に接続された帰還抵抗と、上記差動入力型前置増幅
器の反転入力端と交流的な接地点との間に接続された１
つのコンデンサと、上記差動入力型前置増幅器の反転入
力端と上記信号入力端との間に接続された抵抗と、上記
差動入力型前置増幅器の反転入力端に一方の入力端が接
続され、他方の入力端が上記差動入力型前置増幅器の出
力端に接続された少なくとも１つの第１の差動入力型増
幅器と、上記差動入力型前置増幅器の反転入力端に一方
の入力端が接続され、他方の入力端が上記信号入力端に
接続された少なくとも１つの第２の差動入力型増幅器と
を設けるようにしたので、出力を得る複数の差動入力型
増幅器と１つの差動入力型前置増幅器の差動入力直流バ
ランスを１個のコンデンサで保持することができ、装置
のIC化に際し、ピン数および外付け部品の削減により装
置を安価に実現できるという効果がある。
第１図はこの発明の一実施例による増幅器を示す構成
図、第２図及び第３図はこの発明の他の実施例の増幅器
を示す構成図、第４図及び第５図はこの発明の実施例に
関連する振幅制限器の入出力特性を表す模式図、第６図
は従来の増幅器を示す構成図、第７図は他の従来例の増
幅器を示す構成図、第８図，第９図，第10図はそれぞれ
差動入力回路の例を示す回路図である。 １……前置増幅器、2,3,16,24……増幅器、４……信号
入力端、5,6,17,25……出力端、21,22……抵抗、23……
コンデンサ。 なお図中同一符号は同一又は相当部分を示す。
図、第２図及び第３図はこの発明の他の実施例の増幅器
を示す構成図、第４図及び第５図はこの発明の実施例に
関連する振幅制限器の入出力特性を表す模式図、第６図
は従来の増幅器を示す構成図、第７図は他の従来例の増
幅器を示す構成図、第８図，第９図，第10図はそれぞれ
差動入力回路の例を示す回路図である。 １……前置増幅器、2,3,16,24……増幅器、４……信号
入力端、5,6,17,25……出力端、21,22……抵抗、23……
コンデンサ。 なお図中同一符号は同一又は相当部分を示す。
Claims (1)
- 【請求項１】増幅すべき入力信号が入力される信号入力
端と、 非反転入力端が上記信号入力端に接続された１つの差動
入力型前置増幅器と、 該差動入力型前置増幅器の出力端と反転入力端との間に
接続された帰還抵抗と、 上記差動入力型前置増幅器の反転入力端と交流的な接地
点との間に接続された１つのコンデンサと、 上記差動入力型前置増幅器の反転入力端と上記信号入力
端との間に接続された抵抗と、 上記差動入力型前置増幅器の反転入力端に一方の入力端
が接続され、他方の入力端が上記差動入力型前置増幅器
の出力端に接続された少なくとも１つの第１の差動入力
型増幅器と、 上記差動入力型前置増幅器の反転入力端に一方の入力端
が接続され、他方の入力端が上記信号入力端に接続され
た少なくとも１つの第２の差動入力型増幅器とを備えた
ことを特徴とする増幅器。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62130682A JPH07105677B2 (ja) | 1987-05-27 | 1987-05-27 | 増幅器 |
| GB8812244A GB2205210B (en) | 1987-05-27 | 1988-05-24 | Amplifier circuit including single capacitor for dc differential-input balance |
| KR8806088A KR900008756B1 (en) | 1987-05-27 | 1988-05-24 | Amplifier |
| CA000567839A CA1284189C (en) | 1987-05-27 | 1988-05-26 | Amplifier circuit including single capacitor for dc differential-input balance |
| US07/200,127 US4871976A (en) | 1987-05-27 | 1988-05-26 | Amplifier circuit including single capacitor for DC differential-input balance |
| DE3818142A DE3818142A1 (de) | 1987-05-27 | 1988-05-27 | Verstaerkerschaltung mit einem einzigen kondensator fuer gleichspannungsabgleich |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62130682A JPH07105677B2 (ja) | 1987-05-27 | 1987-05-27 | 増幅器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63294110A JPS63294110A (ja) | 1988-11-30 |
| JPH07105677B2 true JPH07105677B2 (ja) | 1995-11-13 |
Family
ID=15040094
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62130682A Expired - Lifetime JPH07105677B2 (ja) | 1987-05-27 | 1987-05-27 | 増幅器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07105677B2 (ja) |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS568911A (en) * | 1979-07-05 | 1981-01-29 | Toko Inc | Btl amplifier |
| JPH0112411Y2 (ja) * | 1980-09-22 | 1989-04-11 | ||
| JPH0247623Y2 (ja) * | 1985-04-09 | 1990-12-14 |
-
1987
- 1987-05-27 JP JP62130682A patent/JPH07105677B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63294110A (ja) | 1988-11-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5300896A (en) | Bootstrapped, AC-coupled differential amplifier | |
| JPH0720042B2 (ja) | 同調可能なアクテイブ・フイルタ | |
| US4586000A (en) | Transformerless current balanced amplifier | |
| US5327027A (en) | Circuit for multiplying the value of a capacitor | |
| EP0052117B1 (en) | Current mode biquadratic active filter | |
| JPS63136708A (ja) | フィルタ回路 | |
| JPH0447488B2 (ja) | ||
| US4342006A (en) | Amplifier circuit for supplying load with output signal current proportional to input signal voltage | |
| JPS5975708A (ja) | 緩衝増幅器 | |
| KR20040045902A (ko) | 전력 증폭기 모듈 | |
| GB2205210A (en) | Amplifier circuit including single capacitor for dc differential-input balance | |
| JPH07105677B2 (ja) | 増幅器 | |
| US4721920A (en) | Broad-band integrator | |
| JP3179838B2 (ja) | ノイズ検出回路 | |
| JPH07105676B2 (ja) | 増幅器 | |
| JPH05347563A (ja) | Ｄ／ａ変換装置 | |
| JPH06152318A (ja) | フィルタ回路 | |
| JPH0227620Y2 (ja) | ||
| JPH062335Y2 (ja) | 平衡増幅器 | |
| JPH0113453Y2 (ja) | ||
| JPS6253962B2 (ja) | ||
| JPH04172004A (ja) | 差動回路 | |
| NL8802241A (nl) | Versterkerschakeling met offsetcorrectie. | |
| JP2957796B2 (ja) | 移相回路 | |
| JPH05886B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071113 Year of fee payment: 12 |