JPS6120034B2 - - Google Patents
Info
- Publication number
- JPS6120034B2 JPS6120034B2 JP52076982A JP7698277A JPS6120034B2 JP S6120034 B2 JPS6120034 B2 JP S6120034B2 JP 52076982 A JP52076982 A JP 52076982A JP 7698277 A JP7698277 A JP 7698277A JP S6120034 B2 JPS6120034 B2 JP S6120034B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- addition
- conversion
- data
- image
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000007792 addition Methods 0.000 claims description 26
- 238000006243 chemical reaction Methods 0.000 claims description 24
- 230000010365 information processing Effects 0.000 claims description 10
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 7
- 238000000034 method Methods 0.000 description 4
- 238000012935 Averaging Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000004364 calculation method Methods 0.000 description 2
- 238000013139 quantization Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
Landscapes
- Closed-Circuit Television Systems (AREA)
- Facsimile Image Signal Circuits (AREA)
- Image Processing (AREA)
Description
【発明の詳細な説明】
この発明はテレビジヨン（以下TVと略す）カ
メラまたは同様なビデオ信号発生装置からのビデ
オ信号をアナログ・デイジタル変換（以下Ａ／Ｄ
変換と略す）して情報処理装置へ画像データを入
力する画像入力装置に関する。
メラまたは同様なビデオ信号発生装置からのビデ
オ信号をアナログ・デイジタル変換（以下Ａ／Ｄ
変換と略す）して情報処理装置へ画像データを入
力する画像入力装置に関する。
従来この種種の画像入力装置においては、Ａ／
Ｄ変換された画像データはハードウエアで前処理
することなく、そのまま情報処理装置に入力され
ていた。従つて、変換された画像データに含まれ
るランダムノイズに対してはソフトウエアによつ
て画像データの平均化処理を行い入力画像の画質
の向上をはかつていた。ソフトウエアによる画像
データの平均化処理には、同じ画像を複数回入力
してその各画素毎の平均をとる方法、近傍の画素
に重み付けをしてその平均をとる方法等がある
が、これらの方法は情報処理装置内でソフトウエ
アによつてシーケンシヤルに処理されるため非常
に長い計算時間を必要とした。また、前者の場合
には複数枚の画像を入力しなければならず、長い
画像データの入力時間及び多くのメモリー容量を
必要とする欠点があつた。
Ｄ変換された画像データはハードウエアで前処理
することなく、そのまま情報処理装置に入力され
ていた。従つて、変換された画像データに含まれ
るランダムノイズに対してはソフトウエアによつ
て画像データの平均化処理を行い入力画像の画質
の向上をはかつていた。ソフトウエアによる画像
データの平均化処理には、同じ画像を複数回入力
してその各画素毎の平均をとる方法、近傍の画素
に重み付けをしてその平均をとる方法等がある
が、これらの方法は情報処理装置内でソフトウエ
アによつてシーケンシヤルに処理されるため非常
に長い計算時間を必要とした。また、前者の場合
には複数枚の画像を入力しなければならず、長い
画像データの入力時間及び多くのメモリー容量を
必要とする欠点があつた。
この発明の目的は、上記欠点をなくすために、
ハードウエアによつて画像の平均化を行うことに
よつて平均化された画像データを情報処理装置に
入力する安価な画像入力装置を提供することにあ
る。
ハードウエアによつて画像の平均化を行うことに
よつて平均化された画像データを情報処理装置に
入力する安価な画像入力装置を提供することにあ
る。
この発明によれば、TVカメラまたは同様なビ
デオ信号発生装置からのビデオ信号を量子化する
Ａ／Ｄ変換回路と、前記Ａ／Ｄ変換回路からの出
力データとすでに記憶回路に記憶されている同じ
ポジシヨンの加算データとを加算する加算回路
と、前記加算回路の加算結果を記憶読み出しする
記憶回路と、前記記憶回路から読み出された加算
結果を加算回数で割る除算回路と、前記各回路間
のタイミングを制御する制御回路とを含む同じポ
ジシヨンの画像データの加算平均を情報処理装置
に入力する画像入力装置が得られる。
デオ信号発生装置からのビデオ信号を量子化する
Ａ／Ｄ変換回路と、前記Ａ／Ｄ変換回路からの出
力データとすでに記憶回路に記憶されている同じ
ポジシヨンの加算データとを加算する加算回路
と、前記加算回路の加算結果を記憶読み出しする
記憶回路と、前記記憶回路から読み出された加算
結果を加算回数で割る除算回路と、前記各回路間
のタイミングを制御する制御回路とを含む同じポ
ジシヨンの画像データの加算平均を情報処理装置
に入力する画像入力装置が得られる。
次に、この発明について図面を参照して説明す
る。
る。
第１図はこの発明の一実施例のブロツク図を示
す。第１図において、１は日本標準方式のTVカ
メラであり、同期信号発生回路７からの同期信号
によりビデオ信号を出力する。このTVカメラか
らのビデオ信号は制御回路８からのタイミングで
Ｓ／Ｈ回路２によつてサンプルしホールドされ
る。
す。第１図において、１は日本標準方式のTVカ
メラであり、同期信号発生回路７からの同期信号
によりビデオ信号を出力する。このTVカメラか
らのビデオ信号は制御回路８からのタイミングで
Ｓ／Ｈ回路２によつてサンプルしホールドされ
る。
サンプルの順序は日本標準方式が２：１のイン
ターレースをしているため第２図に示す（O1，
１），（O2，１），（O3，１），………（E1，１），
（E2，１），（E3，１），………（O1，２），（O2，
２），（O3，２），………（E1，２），（E2，２），
（E3，２），………（O1，３），（O2，３），（O3，
３），………（E1，３），（E2，３），（E3，３），
の順となる。ただし、第２図において、（O1，
O2，O3，………），（E1，E2，E3，………）はそ
れぞれ奇数，偶数フイールドの走査線を示し、
（１，２，３………）は各走査線上のサンプル点
の位置を示す。Ｓ／Ｈ回路２によつてホールドさ
れたビデオ信号はＡ／Ｄ変換回路３に入力されて
量子化され、その量子化出力が加算回路４に入力
される。加算回路４はすでに記憶回路５に記憶さ
れている同じポジシヨンのデータの加算値を読み
出し、この加算値と今Ａ／Ｄ変換回路３により出
力された量子化出力との加算を行う。
ターレースをしているため第２図に示す（O1，
１），（O2，１），（O3，１），………（E1，１），
（E2，１），（E3，１），………（O1，２），（O2，
２），（O3，２），………（E1，２），（E2，２），
（E3，２），………（O1，３），（O2，３），（O3，
３），………（E1，３），（E2，３），（E3，３），
の順となる。ただし、第２図において、（O1，
O2，O3，………），（E1，E2，E3，………）はそ
れぞれ奇数，偶数フイールドの走査線を示し、
（１，２，３………）は各走査線上のサンプル点
の位置を示す。Ｓ／Ｈ回路２によつてホールドさ
れたビデオ信号はＡ／Ｄ変換回路３に入力されて
量子化され、その量子化出力が加算回路４に入力
される。加算回路４はすでに記憶回路５に記憶さ
れている同じポジシヨンのデータの加算値を読み
出し、この加算値と今Ａ／Ｄ変換回路３により出
力された量子化出力との加算を行う。
記憶回路５は加算回路４からの加算結果を加算
のために読み出したデータと同じアドレスに記憶
する。記憶回路５はTV−画面を記憶できるだけ
の大きさ（通常垂直480×水平512ビツト）で、さ
らにＡ／Ｄ変換回路３の量子化ビツト数に数ビツ
トを加えただけの深さをもたせておき複数回のデ
ータの加算に対してオーバーフローしないように
しておく。また加算回路４も記憶回路５のビツト
の深さと同じビツト数を扱えるようにしておく。
のために読み出したデータと同じアドレスに記憶
する。記憶回路５はTV−画面を記憶できるだけ
の大きさ（通常垂直480×水平512ビツト）で、さ
らにＡ／Ｄ変換回路３の量子化ビツト数に数ビツ
トを加えただけの深さをもたせておき複数回のデ
ータの加算に対してオーバーフローしないように
しておく。また加算回路４も記憶回路５のビツト
の深さと同じビツト数を扱えるようにしておく。
こゝで第３図を用いて画像データ加算のタイミ
ングについて説明する。
ングについて説明する。
第３図において信号１はＳ／Ｈ回路２のサンプ
ル／ホールドの状態を示し、信号２はＡ／Ｄ変換
回路３のＡ／Ｄ変換のスタートを示し、信号３は
Ａ／Ｄ変換回路３がＡ／Ｄ変換を終了してデータ
が正しくなつた状態を示し、信号４は記憶回路５
の読み出し／書き込みの状態を示し、信号５は加
算回路４の出力データが正しくなつた状態を示
す。第３図のようにＳ／Ｈ回路２がサンプル状態
に入ると同時に記憶回路５が読み出し状態にな
り、今サンプルしている点と同じポジシヨンの今
までのデータの加算値を読み出す。Ｓ／Ｈ回路２
がホールド状態になつてからＡ／Ｄ変換回路３が
Ａ／Ｄ変換を開始し、ある一定時間遅れて変換が
終了し変換データが出力される。Ａ／Ｄ変換が終
了するまでに記憶回路５からの読み出しも終了
し、Ａ／Ｄ変換回路３の出力と記憶回路５から読
み出したデータとの加算結果が正しくなつた後、
記憶回路５を書き込み状態にして加算結果を読み
出したデータのアドレスと同じアドレスに書き込
む。以上の動作を繰り返して加算を行う。
ル／ホールドの状態を示し、信号２はＡ／Ｄ変換
回路３のＡ／Ｄ変換のスタートを示し、信号３は
Ａ／Ｄ変換回路３がＡ／Ｄ変換を終了してデータ
が正しくなつた状態を示し、信号４は記憶回路５
の読み出し／書き込みの状態を示し、信号５は加
算回路４の出力データが正しくなつた状態を示
す。第３図のようにＳ／Ｈ回路２がサンプル状態
に入ると同時に記憶回路５が読み出し状態にな
り、今サンプルしている点と同じポジシヨンの今
までのデータの加算値を読み出す。Ｓ／Ｈ回路２
がホールド状態になつてからＡ／Ｄ変換回路３が
Ａ／Ｄ変換を開始し、ある一定時間遅れて変換が
終了し変換データが出力される。Ａ／Ｄ変換が終
了するまでに記憶回路５からの読み出しも終了
し、Ａ／Ｄ変換回路３の出力と記憶回路５から読
み出したデータとの加算結果が正しくなつた後、
記憶回路５を書き込み状態にして加算結果を読み
出したデータのアドレスと同じアドレスに書き込
む。以上の動作を繰り返して加算を行う。
全画面の複数回の各画素毎の加算が終ると、加
算結果が記憶回路５から順次読み出されて除算回
路６へ入力される。除算回路６は入力された加算
結果を加算回数で割つて計算機９へ入力する。
算結果が記憶回路５から順次読み出されて除算回
路６へ入力される。除算回路６は入力された加算
結果を加算回数で割つて計算機９へ入力する。
こゝで除算回路６について説明する。
２進数を２で割り、余りを切り捨てる演算は被
除数をLSB（Least Significant Bit）方向へ１ビ
ツトシフトすることに等しいことが一般に知られ
ている。従つて、加算回路を２o（ｎ＝１，２，
３……）に選ぶことによつて除算回路は任意のｎ
回のシフトを行うシフトレジスターによつて実現
できる。２o以外の数で割る除算回路は従来技術
で実現できるが、回路が複雑になりまた演算時間
も長くなるので一般には前記の方法が用いらるこ
とが多い。
除数をLSB（Least Significant Bit）方向へ１ビ
ツトシフトすることに等しいことが一般に知られ
ている。従つて、加算回路を２o（ｎ＝１，２，
３……）に選ぶことによつて除算回路は任意のｎ
回のシフトを行うシフトレジスターによつて実現
できる。２o以外の数で割る除算回路は従来技術
で実現できるが、回路が複雑になりまた演算時間
も長くなるので一般には前記の方法が用いらるこ
とが多い。
制御回路８は同期信号発生回路７からの同期信
号をもとにして、Ｓ／Ｈ回路２、Ａ／Ｄ変換回路
３、記憶回路５、除算回路６の各回路のタイミン
グを制御し、計算機９へのデータ入力を制御す
る。
号をもとにして、Ｓ／Ｈ回路２、Ａ／Ｄ変換回路
３、記憶回路５、除算回路６の各回路のタイミン
グを制御し、計算機９へのデータ入力を制御す
る。
このように、この発明装置においては従来の画
像入力装置に加算回路と除算回路を付加し、さら
に記憶回路の深さに数ビツトの余裕を持たせてハ
ードウエアで平均化処理を行うことにより平均化
処理の終つた画像データを情報処理装置へ入力で
きる。また平均化処理中は情報処理装置に独立し
てこの発明装置を動作させることにより、情報処
理装置から見れば従来と同じTV−画面分の転送
時間で平均化処理を終つた画像データを入力でき
る。
像入力装置に加算回路と除算回路を付加し、さら
に記憶回路の深さに数ビツトの余裕を持たせてハ
ードウエアで平均化処理を行うことにより平均化
処理の終つた画像データを情報処理装置へ入力で
きる。また平均化処理中は情報処理装置に独立し
てこの発明装置を動作させることにより、情報処
理装置から見れば従来と同じTV−画面分の転送
時間で平均化処理を終つた画像データを入力でき
る。
第１図はこの発明の一実施例を示すブロツク
図、第２図は走査線上のサンプル点の位置を示す
図、第３図はＳ／Ｈ回路、Ａ／Ｄ変換回路、加算
回路、記憶回路間のタイミングを示す図である。 図において、１はTVカメラ、２はＳ／Ｈ回
路、３はＡ／Ｄ変換回路、４は加算回路、５は記
憶回路、６は除算回路、７は同期信号発生回路、
８は制御回路、９は計算機である。
図、第２図は走査線上のサンプル点の位置を示す
図、第３図はＳ／Ｈ回路、Ａ／Ｄ変換回路、加算
回路、記憶回路間のタイミングを示す図である。 図において、１はTVカメラ、２はＳ／Ｈ回
路、３はＡ／Ｄ変換回路、４は加算回路、５は記
憶回路、６は除算回路、７は同期信号発生回路、
８は制御回路、９は計算機である。
Claims (1)
- １ テレビジヨン画像を量子化して情報処理装置
に入力する装置において、入力されたビデオ信号
を量子化するＡ／Ｄ変換回路と、前記Ａ／Ｄ変換
回路からの量子化データとすでに後記記憶回路に
記憶されている同じポジシヨンの加算データとを
加算する加算回路と、前記加算回路の加算結果を
記憶読み出しする記憶回路と、前記記憶回路から
の出力を加算回数で割る除算回路と、前記各回路
間のタイミングを制御する制御回路とを含み、同
じポジシヨンの画像データの加算平均を情報処理
装置に入力することを特徴とした画像入力装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7698277A JPS5411645A (en) | 1977-06-27 | 1977-06-27 | Picture input unit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7698277A JPS5411645A (en) | 1977-06-27 | 1977-06-27 | Picture input unit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5411645A JPS5411645A (en) | 1979-01-27 |
| JPS6120034B2 true JPS6120034B2 (ja) | 1986-05-20 |
Family
ID=13620975
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7698277A Granted JPS5411645A (en) | 1977-06-27 | 1977-06-27 | Picture input unit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5411645A (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5611399A (en) * | 1979-07-11 | 1981-02-04 | Fuji Photo Film Co Ltd | Xxray printed image treating method |
| JPS574676A (en) * | 1980-06-11 | 1982-01-11 | Fujitsu Ltd | Processing circuit of picture signal |
| JPS58115583A (ja) * | 1981-12-29 | 1983-07-09 | Hitachi Ltd | 映像パタ−ン読取り方式 |
| JPS59121461A (ja) * | 1982-12-28 | 1984-07-13 | Toshiba Corp | （ｎ＋１）次元画像処理装置 |
-
1977
- 1977-06-27 JP JP7698277A patent/JPS5411645A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5411645A (en) | 1979-01-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0133586B1 (en) | Apparatus and method for producing a still image video signal using solid-state imaging device | |
| GB2192114A (en) | Method of processing image signal | |
| JPH053783B2 (ja) | ||
| US4244004A (en) | Method for analog-digital conversion, and a picture reproduction method employing the same | |
| US6633975B1 (en) | Data processing system having plurality of processors and executing series of processings in prescribed order | |
| JPS63166369A (ja) | 動きベクトル検出回路 | |
| JP2934971B2 (ja) | 画像２値化処理装置 | |
| JPS6089169A (ja) | 画像情報縮小処理方法 | |
| JP2830028B2 (ja) | フアクシミリ装置の読み取り回路 | |
| JPS6259512B2 (ja) | ||
| JP3380706B2 (ja) | 信号処理装置 | |
| JPH0287783A (ja) | シェーデイング補正回路 | |
| JPH01171070A (ja) | 原稿読み取り装置 | |
| JPS646587B2 (ja) | ||
| JPH06208614A (ja) | 画像処理装置 | |
| JPS616771A (ja) | 画像信号処理装置 | |
| JPH0422073B2 (ja) | ||
| SU1552402A1 (ru) | Устройство коррекции ркостной составл ющей телевизионного сигнала | |
| JP3155799B2 (ja) | Ｍｔｆ補正装置 | |
| JPH0573668A (ja) | モザイク処理装置 | |
| JP2561597B2 (ja) | ビデオ信号取り込み方法 | |
| JPH0325073B2 (ja) | ||
| JPH0683366B2 (ja) | 画像処理装置 | |
| JPH07111586A (ja) | 画像処理装置 | |
| JPH0425749B2 (ja) |