JPH07106346A

JPH07106346A - マスクの形成方法

Info

Publication number: JPH07106346A
Application number: JP5273167A
Authority: JP
Inventors: Hiroyuki Masato; 宏幸正戸; Kaoru Inoue; 薫井上; Toshinobu Matsuno; 年伸松野
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 1993-10-04
Filing date: 1993-10-04
Publication date: 1995-04-21

Abstract

(57)【要約】（修正有）【目的】半導体素子のゲート電極等の部材を形成する
工程において、フォトリソグラフィーで使用される露光
装置の光源の波長で定まる限界寸法よりも微細な寸法の
形成を可能とする。【効果】フォトリソグラフィーにより形成したレジス
トパターン４ａを酸素プラズマ法によりエッチングして
縮小させた後、Ａｌ膜５等のマスク用薄膜を蒸着し、Ａ
ｌ膜５と共にレジストパターンを除去して開口部を形成
する。あるいは、反転レジストを用いて逆テーパをつけ
たレジストパターンにＡｌを回転蒸着法により蒸着して
Ａｌ膜５を形成した後、Ａｌ膜５とレジストパターンと
をリフトオフして開口部を形成する。これらの工程で縮
小された開口部を有するＡｌ膜５をマスクとして、ゲー
ト電極等の部材を形成することで、従来のステッパでは
実現不可能であった微細な寸法での加工が可能となる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、半導体装置のゲート電
極等の部材を形成するためのマスクを形成する方法に係
り、特にゲート電極等の部材の微細化対策に関するもの
である。

【０００２】

【従来の技術】リソグラフィー技術は半導体基板の上に
回路素子のパターンを形成する技術であり、半導体集積
回路の素子の微細化には不可欠なものである。現在一般
的に広く用いられているリソグラフィーの方式は、光を
用いるフォトリソグラフィー方式である。その代表的な
例を以下に説明する。

【０００３】例えば化合物半導体集積回路のゲート電極
を形成する場合、ＧａＡｓ基板の上にシリコン酸化膜及
びシリコン窒化膜の二層膜からなるゲート絶縁膜を形成
し、ゲート絶縁膜の上フォトレジストを塗布してフォト
レジスト膜を形成する。そして、ゲート電極部分のみ
（ポジ型）あるいはゲート電極部分を除く部分のみ（ネ
ガ型）が開口されたマスクを用いて光を部分的に照射
し、マスクの開口領域のみを感光させた後（露光工
程）、現像してゲート電極部分が開口したフォトレジス
トパターンを形成する（現像工程）。そして、その後、
このフォトレジストパターンをマスクとして、ゲート絶
縁膜を選択的にエッチングし、ゲート開口部を形成した
後、このゲート開口部にゲート電極材料を堆積して、Ｇ
ａＡｓ基板にショットキー接触するゲート電極を形成す
る。

【０００４】

【発明が解決しようとする課題】上述のようなゲート電
極等の形成工程において、ゲート長等を小さくしたい場
合、その限界寸法はフォトリソグラフィー技術における
解像度に依存する。一般的に、フォトリソグラフィーの
方式には、密着露光法、１：１投影露光法や縮小投影露
光法などがある。十数年前まで、密着露光法や１：１投
影露光法等が主に用いられ、工業的な解像度は２μｍ程
度が限界と言われていたが、その後、実用的な縮小投影
露光法の開発で解像度は飛躍的に向上していった。縮小
投影露光方式は５倍（４倍、１０倍も使われてきた）の
寸法を持つレチクルと呼ばれるマスク原版上のパターン
を縮小投影レンズを用いてウエハー上に縮小転写し、パ
ターンを形成する方法である。

【０００５】ところで、半導体素子の微細化に伴い、半
導体集積回路で用いられている回路素子の最小寸法は、
パターンを転写するために用いられている光の波長（ｇ
線では４３６ｎｍ，つまり０．４３６μｍ）と同程度と
なっている。この程度になると、上述のような縮小投影
露光技術等を用いたとしても、フォトリソグラフィーで
使用する露光装置の光源の波長によって、その限界が決
定されるようになってきている。すなわち、光には干渉
や回折等の現象があるので、光の波長で定まる解像度以
下の微細なマスクパターンを形成することは困難であ
る。このため、リソグラフィーに用いる光の波長を短く
する方法が考案されている。

【０００６】この短波長化の候補として、エキシマレー
ザを用いる方法と、水銀灯の短い波長の輝線であるｉ線
（３６５ｎｍ）を用いる方法とがある。前者は波長２４
８ｎｍのＫｒＦエキシマレーザを用いるもので、解像度
の向上が大きく、０．３μｍへの展開も可能であるとい
う利点がある。一方、ｉ線を用いる方法は、光源が従来
と同じ水銀灯であるうえ、レンズ材料等の光学系やレジ
スト材料にしても従来用いられているものの改良程度で
対処できるという利点がある。

【０００７】しかしながら、エキシマレーザを用いる方
法では波長が遠紫外領域になるため、従来のレンズ材
料、レジスト材料では光が強く吸収されるという問題が
生じ、全く新しいレンズ照明系、レンズ光学系やレジス
ト材料の開発が必要となってくる。また、従来のｉ線を
用いる方法では、０．３μｍレベルの解像度を実現する
には、波長が長すぎるという問題があり、いずれの方式
を採用するにしても、一長一短があった。

【０００８】本発明は斯かる点に鑑みてなされたもので
あり、その目的は、リソグラフィー工程におけるマスク
の形成の際、その光源の波長で定まるマスクパターンの
寸法よりも微細な寸法のマスクパターンを形成しうる手
段を講ずることにより、従来の装置の改良程度で済ませ
ながら、リソグラフィー工程における解像度の向上を図
ることにある。

【０００９】

【課題を解決するための手段】この目的を達成するため
本発明は、リソグラフィー工程におけるマスク形成工程
において、フォトレジストを用いて、半導体基板等の基
板の上に半導体素子の電極等の部材を形成するための開
口部を有するマスクを形成する方法を前提とするもので
ある。そして、次のような請求項１〜３に示す３つの方
法を用いてマスクの形成を行うことを基本とする。

【００１０】具体的に請求項１の発明の講じた手段は、
基板の上に、フォトリソグラフィーにより、フォトレジ
ストパターンを形成する工程と、上記フォトレジストパ
ターンを縮小させる工程と、上記基板及び上記フォトレ
ジストパターンの上にマスク用薄膜を堆積する工程と、
上記フォトレジストパターンの形成部分で上記マスク用
薄膜と共にフォトレジストパターンをリフトオフにより
除去し、マスク用薄膜に上記開口部を設ける工程とを設
ける方法である。

【００１１】請求項２の発明の講じた手段は、基板の上
に、フォトリソグラフィーにより、断面形状が逆テーパ
を有するフォトレジストパターンを形成する工程と、上
記基板及び上記フォトレジストパターンの上にマスク用
薄膜を堆積する工程と、上記フォトレジストパターンの
形成部分で上記マスク用薄膜と共にフォトレジストパタ
ーンをリフトオフにより除去し、マスク用薄膜に上記開
口部を設ける工程とを設ける方法である。

【００１２】請求項３の発明の講じた手段は、基板の上
に、フォトリソグラフィーにより、断面形状が逆テーパ
を有するフォトレジストパターンを形成する工程と、上
記フォトレジストパターンを縮小させる工程と、上記基
板及び上記フォトレジストパターンの上にマスク用薄膜
を堆積する工程と、上記フォトレジストパターンの形成
部分で上記マスク用薄膜と共にフォトレジストパターン
をリフトオフにより除去し、マスク用薄膜に上記開口部
を設ける工程とを設ける方法である。

【００１３】ここで、上記各請求項１〜３の発明におい
て、さらに具体的には、下記のような手段を講ずること
ができる。

【００１４】請求項４の発明の講じた手段は、上記請求
項１，２又は３の方法において、上記基板を、半導体基
板の表面上にゲート絶縁膜が形成されてなる基板とし、
フォトレジストパターンを、ゲートパターンとして使用
する方法である。

【００１５】請求項５の発明の講じた手段は、上記請求
項１又は３の方法において、上記フォトレジストパター
ンの縮小工程を、酸素プラズマ中でフォトレジストパタ
ーンを等方的にエッチングすることにより行う方法であ
る。

【００１６】請求項６の発明の講じた手段は、上記請求
項２又は３の方法において、上記マスク用薄膜の堆積工
程を、回転蒸着法によって行う方法である。

【００１７】請求項７の発明の講じた手段は、上記請求
項１，２，３又は４の方法において、上記マスク用薄膜
を、Ａｌ膜とする方法である。

【００１８】

【作用】以上の方法により、請求項１の発明では、フォ
トリソグラフィーによって、基板の上に形成されたフォ
トレジストパターンが、縮小工程で縮小される。そし
て、その後に形成されたマスク用薄膜とフォトレジスト
パターンとがリフトオフされて、リフトオフ部分を開口
部とするマスク用薄膜のパターンが形成される。

【００１９】その場合、この開口部の寸法は、フォトリ
ソグラフィーに使用される光源の波長で定まる限界寸法
よりも縮小されているので、マスク用薄膜のパターンを
利用して形成される部材も、光源の波長で定まる解像度
を越えて微細化される。従って、フォトリソグラフィー
の光源として紫外線オーダーの波長を有する光源を使用
して、レジスト材料や光学系等も既存の設備を多少改良
する程度で済ませながら、半導体素子等の部材をより微
細にすることが可能になる。

【００２０】請求項２の発明では、基板の上に形成され
た逆テーパのフォトレジストパターンの下端部が、その
後形成されるマスク用薄膜と共にリフトオフされ、フォ
トリソグラフィーで定まるフォトレジストパターンの上
端部よりも寸法が縮小された開口部を有するマスク用薄
膜のパターンが形成される。従って、その後このマスク
用薄膜のパターンの開口部に形成される部材も微細化さ
れることになる。従って、請求項１の発明と同様に、フ
ォトリソグラフィーの光源として紫外線オーダーの波長
を有する光源を使用ししながら、その光源の波長で定ま
る解像度を越えて微細な半導体素子等の部材を形成する
ことが可能になる。

【００２１】請求項３の発明では、上述の請求項１及び
請求項２の発明によるフォトレジストパターンの縮小作
用が併せて得られ、解像度の向上作用が顕著になる。

【００２２】請求項４の発明では、特に、寸法の微細化
の要請が大きいゲート電極に対し、例えばフォトリソグ
ラフィー光源としてｉ線を使用しながら、０．３ミクロ
ンレベルへの展開が可能となる。

【００２３】請求項５の発明では、上記請求項１又は３
の発明において、フォトレジストパターンの縮小が、酸
素プラズマ中で等方的にエッチングすることにより行わ
れるので、ウェットエッチング法等の他の方法に比べ、
マスクパターンの寸法の制御が容易となり、パターン精
度が向上する。

【００２４】請求項６の発明では、請求項２又は３の発
明において、マスク用物質の堆積が回転蒸着法により行
われるので、基板やフォトレジストパターンの上面だけ
でなく逆テーパの裏側となる部分にも容易にマスク用薄
膜が形成され、プロセスがより容易に行われることにな
る。

【００２５】請求項７の発明では、上記各発明における
マスク用薄膜として、Ａｌ膜を堆積するようにしたの
で、マスク用薄膜の形成，除去が容易に行われることに
なる。

【００２６】

【実施例】以下、本発明の実施例１〜３について、図面
を参照しながら説明する。

【００２７】（実施例１）まず、実施例１について図１
及び図２に基づき説明する。図１（ａ）〜（ｅ）及び図
２（ａ）〜（ｅ）は、化合物半導体集積回路のゲートの
製造工程を示す断面図である。

【００２８】まず、図１（ａ）に示すように、ＧａＡｓ
基板１上に、ＳｉＯ₂膜２及びＳｉ₃Ｎ₄膜３からなる
二層絶縁膜を形成する。ただし、本発明は、この二層絶
縁膜の代わりにＳｉＯ₂膜等の単層膜や、３層以上の多
層膜を形成したものにも適用し得る。

【００２９】次に、同図（ｂ）に示すように、Ｓｉ₃Ｎ
₄膜３の上にフォトレジストを塗布してレジスト膜４を
形成し、さらに、同図（ｃ）に示すように、５：１のｉ
線ステッパーを用いてパターン寸法０．５μｍのフォト
リソグラフィを行った後、現像してレジストパターン４
ａを形成する。

【００３０】次に、同図（ｄ）に示すように、レジスト
パターン４ａを酸素プラズマ中で等方的にエッチングし
て、レジストパターン４ａを縮小する。この時、エッチ
ング量制御によりレジストパターン４ａの寸法を容易に
制御しうる。

【００３１】次に、上記Ｓｉ₃Ｎ₄膜３及び縮小された
レジストパターン４ａの全面上にＡｌを蒸着し、１００
ｎｍの厚みでＡｌ膜５を形成する。

【００３２】そして、図２（ａ）に示すように、レジス
トパターン４ａが形成されている部分でＡｌ膜５と共に
レジストパターン４ａを除去するリフトオフを行って、
Ａｌ膜５の一部を開口して、マスク開口部９を形成す
る。そして、同図（ｂ）に示すように、マスク開口部９
が形成されたＡｌ膜５をエッチングマスクとしてＲＩＥ
（反応性イオンエッチング法）によりＳｉ₃Ｎ₄膜３の
エッチングを行い、ゲート開口部１０を開口させる。

【００３３】そして、同図（ｃ）に示すように、塩酸水
溶液（或いはＮａＯＨ，ＫＯＨ水溶液）でＡｌ膜５を全
面的に除去する。

【００３４】さらに、同図（ｄ）に示すように、フォト
リソグラフィによりＴ型ゲート形成の為のレジストパタ
ーン４ｂを形成した後、ゲート開口部１０下方のＳｉＯ
₂膜２をフッ酸系エッチャントでエッチングして除去
し、ゲート開口部１０をＳｉＯ₂膜２にまで延長する。

【００３５】そして、同図（ｅ）に示すように、ゲート
メタルの蒸着を行った後、リフトオフにより、フォトレ
ジストとその上のゲートメタルとを共に除去して、Ｔ型
ゲート７を形成する。

【００３６】従って、上記実施例１では、図１（ｅ）の
状態から図２（ａ）の状態に至るリフトオフ工程で形成
されるＡｌ膜５のマスク開口部９の寸法はレジストのエ
ッチング量に依存するが、少なくともレジスト膜４の露
光，現像工程だけで得られるパターン寸法（ここでは
０．５μｍ）より小さい値が得られる。すなわち、エキ
シマレーザのような遠紫外線を使用することなくｉ線等
の通常の紫外線光源を使用することで、従来の露光装置
を若干改良する程度で利用可能としながら、エキシマレ
ーザを利用した場合と同等の微細なパターンを形成する
ことができるのである。

【００３７】上記実施例１では、上記図１（ｄ）に示す
レジストパターン４ａを縮小させる工程において、レジ
ストパターン４ａを酸素プラズマ中での等方的エッチン
グいわゆるアッシングにより縮小させるようにしたが、
本発明におけるレジストパターン４ａを縮小させる方法
は上記実施例１に限定されるものではなく、例えばアル
カリ溶液や有機溶剤等を使用するウェットエッチング法
等によってもよい。ただし、酸素プラズマ中で等方的に
エッチングすることで、特にレジストパターン４ａの寸
法を正確に制御できる利点がある。

【００３８】また、上記実施例１では、マスク用薄膜と
してＡｌ膜を使用したが、本発明はかかる実施例に限定
されるものではなく、Ａｌ膜以外の例えば高融点金属シ
リサイド膜等を堆積させるようにしてもよい。ただし、
Ａｌ膜の場合、蒸着等によって、容易かつ安価にマスク
用薄膜を堆積しうるとともに、ゲート開口部１０を形成
した後、酸又はアルカリによって容易に剥離しうるとい
う利点がある。

【００３９】（実施例２）次に、実施例２について、図
３及び図４に基づき説明する。図３及び図４は、化合物
半導体集積回路のゲートの製造方法を示す図である。

【００４０】まず、図３（ａ）に示すように、ＧａＡｓ
基板１の上に、ＳｉＯ₂膜２及びＳｉ₃Ｎ₄膜３を順次
堆積した後、同図（ｂ）に示すように、Ｓｉ₃Ｎ₄膜３
の上に反転レジストを塗布して反転レジスト膜６を形成
する。そして、この反転レジスト膜６に対して、オーブ
ンで９０℃３０分のベーキングを行っておく。

【００４１】次に、同図（ｃ）に示すように、５：１の
ｉ線ステッパーを用いてフォトリソグラフィにより５０
ｍＪ／ｃｍ²の露光量で基板の上でパターン寸法０．５
μｍの部分の露光を行って、ホットプレートで１１０℃
５分のリバーサルベークを行う。さらに、ｉ線を用いた
フォトリソグラフィにより２０００ｍＪ／ｃｍ²の露光
量でフラッド露光（全面露光）を行った後、現像を行
う。この時、フラッド露光量を調節することにより、図
に示すような逆テーパがついたレジストパターン６ａが
形成される。

【００４２】次に、同図（ｄ）に示すように、回転蒸着
法により、Ｓｉ₃Ｎ₄膜３及びレジストパターン６ａの
全面上，つまり逆テーパの部の裏側にもＡｌを蒸着し
て、１００ｎｍの厚みでＡｌ膜５を形成する。

【００４３】その後、同図（ｅ）に示すように、レジス
トパターン６ａをその部分のＡｌ膜５と共に除去するフ
トオフを行って、マスク用薄膜であるＡｌ膜にマスク開
口部９を形成する。

【００４４】そして、図４（ａ）〜（ｅ）に示すよう
に、上記実施例１における図２（ｂ）〜（ｅ）に示す工
程と同様にして、ゲート開口部１０の形成及びＡｌ膜５
の除去、Ｔ型ゲート作成のためのレジストパターン４ｂ
の形成、Ｔ型ゲート７の形成を行う。

【００４５】従って、上記実施例２では、図３（ｃ）に
示す工程で形成されたレジストパターン６ａの上端部の
寸法は、マスク寸法及びレジストの露光，現像の精度で
規定されるが、逆テーパがついていることで、下端部の
寸法は上端部の寸法よりも小さくなっている。そして、
リフトオフしたときのマスク開口部９の寸法は、レジス
ト６とＳｉ₃Ｎ₄膜３との接触部つまり下端部の寸法に
依存するため、通常のリソグラフィーで得られる上端部
付近の寸法（ここでは０．５μｍ）より小さい値が得ら
れる。よって、上記実施例１と同様に、従来の紫外線露
光装置を若干改良する程度で利用可能としながら、パタ
ーンの微細化を図ることができるのである。

【００４６】なお、上記実施例において、逆テーパを形
成する一連のプロセスはレジスト塗布、プリベーキン
グ、露光、リバーサルベーク、フラッド露光および現像
よりなるが、この一連のプロセスの中で逆テーパを形成
する最大の要因はフラッド露光である。このフラッド露
光量が少ないと逆テーパは付きにくく、逆にフラッド露
光量が多いと逆テーパが大きくなるという特徴がある。
そこで、このフラッド露光量を制御して適度の逆テーパ
を形成することができる。

【００４７】また、この逆テーパを有するレジストパタ
ーン６ａの上方から回転蒸着を行うことによりレジスト
上部はもちろんのこと側面にもＡｌを堆積させることが
容易にできる。

【００４８】なお、上記実施例２では、Ｓｉ₃Ｎ₄膜３
及びレジストパターン６ａの全面上にＡｌ膜５を形成す
る工程を回転蒸着法により行ったが、本発明はかかる実
施例に限定されるものではなく、例えば、ＣＶＤ法等に
よりＡｌ膜等のマスク用薄膜を堆積させてもよい。ただ
し、回転蒸着法では、逆テーパ部分の裏側にも容易にＡ
ｌ膜等を形成することができる利点がある。また、マス
ク用薄膜がＡｌ膜に限定されないのは、上記実施例１と
同様である。

【００４９】（実施例３）次に、実施例３について、図
５（ａ）〜（ｅ）及び図６（ａ）〜（ｅ）に基づき説明
する。ここでも、ＧａＡｓ基板１、ＳｉＯ₂膜２および
Ｓｉ₃Ｎ₄膜３からなるゲート絶縁膜を有するものに対
する代表的な例を示す。

【００５０】まず、図５（ａ）〜（ｃ）に示すように、
上記実施例２における図３（ａ）〜（ｃ）と同様のプロ
セスを経て、テーパがついたレジストパターン６ａを形
成する。

【００５１】次に、図５（ｄ）に示すように、テーパが
形成されているレジストパターン６ａを酸素プラズマ中
で等方的にエッチングを行って、レジストパターン６ａ
の寸法を縮小させる。

【００５２】その後の工程は、上記実施例２と同様に行
われる。すなわち、図５（ｅ）及び図６（ａ）〜（ｃ）
に示すように、上記実施例２における図３（ｄ），
（ｅ）及び図４（ａ），（ｂ）に示すと同様のプロセス
を経て、Ａｌ膜５と共にレジストパターン４ａを除去す
るリフトオフを行って、Ａｌ膜５の一部にマスク開口部
９が設けられてなるエッチングマスクを形成し、これを
エッチングマスクとしてＳｉ₃Ｎ₄のエッチングを行っ
て、ゲート開口部１０を形成した後、Ａｌ膜５を除去す
る。そして、図６（ｄ）に示すように、Ｔ型ゲート作成
のためのレジストパターン４ｂを形成し、さらに、図６
（ｅ）に示すように、Ｔ型ゲート７の形成を行う。

【００５３】従って、上記実施例３では、上記実施例１
及び２の作用効果が併せて得られる。すなわち、逆テー
パのレジストパターン６ａの形成によるパターンの微細
化と、酸素プラズマ中でのエッチングによるパターンの
微細化とが得られ、著効を発揮することができる。

【００５４】なお、上述の各実施例では、いずれもゲー
ト形成の微細加工について述べたが、本発明の適用範囲
はこれに限られるものではなく、他のプロセスへの応用
も可能であることはいうまでもない。

【００５５】特に、半導体回路におけるゲート電極は、
高速，高周波数特性の必要性，低電圧化，半導体素子の
微細化等に伴い、その寸法の微細化が急務となっている
ので、特に、本発明をゲートパターンの形成プロセスに
適用することで、発明の効果を顕著に発揮することがで
きる。

【００５６】（実験例）次に、上記本発明の効果を示す
実験結果について，図７（ａ），（ｂ）に基づき説明す
る。

【００５７】図７（ａ）は従来の技術によりマスクを形
成した場合のゲートパターン、図７（ｂ）は本発明によ
りマスクを形成した場合のゲートパターンのＳＥＭ写真
を示し、シリコン基板１の上に、ＳｉＯ₂膜２及びＳｉ
₃Ｎ₄膜３を堆積し、ゲート開口部を設けて、マスクを
形成したものである。ただし、コントラストをつけるた
めに、マスクの上に金属膜を設けている。同図（ａ），
（ｂ）を比較するとわかるように、本発明のものでは、
ゲート開口幅Ｗが極めて微細化されており、本発明の効
果が顕著であることが示されている。

【００５８】

【発明の効果】以上説明したように、請求項１の発明に
よれば、基板の上に電極等の部材を形成するためのマス
クを形成する方法として、基板の上にフォトリソグラフ
ィーでフォトレジストパターンを形成する工程と、形成
したフォトレジストパターンを縮小させる工程と、基板
及びフォトレジストパターン全体にマスク用薄膜を堆積
する工程と、フォトレジストパターンの部分でマスク用
薄膜とフォトレジストパターンとをリフトオフして、電
極等の部材を形成する領域を開口させる工程とを設けた
ので、縮小された開口を利用して、その後の工程でこの
開口部に形成される部材の寸法をフォトリソグラフィー
に使用される光源の波長で定まる限界寸法よりも縮小す
ることができ、よって、既存の露光装置を改良する程度
で利用可能としながら、半導体素子等の微細化を図るこ
とができる。

【００５９】請求項２の発明によれば、基板の上に電極
等の部材を形成するためのマスクを形成する方法とし
て、基板の上にフォトリソグラフィーで逆テーパのフォ
トレジストパターンを形成する工程と、基板及びフォト
レジストパターン全体にマスク用薄膜を堆積する工程
と、フォトレジストパターンの部分でマスク用薄膜とフ
ォトレジストパターンとをリフトオフして、電極等の部
材を形成する領域を開口させる工程とを設けたので、逆
テーパの下端部の寸法まで縮小された開口を利用して、
その後の工程でこの開口部に形成される部材の寸法をフ
ォトリソグラフィーに使用される光源の波長で定まる限
界寸法よりも縮小することができ、よって、既存の露光
装置を改良する程度で利用可能としながら、半導体素子
等の微細化を図ることができる。

【００６０】請求項３の発明によれば、基板の上に電極
等の部材を形成するためのマスクを形成する方法とし
て、基板の上にフォトリソグラフィーで逆テーパのフォ
トレジストパターンを形成する工程と、形成したフォト
レジストパターンを縮小させる工程と、基板及びフォト
レジストパターン全体にマスク用薄膜を堆積する工程
と、フォトレジストパターンの部分でマスク用薄膜とフ
ォトレジストパターンとをリフトオフして、電極等の部
材を形成する領域を開口させる工程とを設けたので、上
記請求項１及び請求項２の発明の効果が併せて得られ、
よって、著効を発揮することができる。

【００６１】請求項４の発明によれば、上記請求項１，
２又は３の発明を、ゲート電極の形成プロセスに適用し
たので、特に寸法の微細化の要請が大きいゲート電極に
対し、フォトリソグラフィー光源としてｉ線を使用しな
がら、０．３ミクロンレベルへの展開を図ることができ
る。

【００６２】請求項５の発明によれば、上記請求項１又
は３の発明において、フォトレジストパターンの縮小
を、酸素プラズマ中で等方的にエッチングすることによ
り行うようにしたので、パターン精度の向上を図ること
ができる。

【００６３】請求項６の発明によれば、請求項２又は３
の発明において、マスク用薄膜の堆積を回転蒸着法によ
り行うようにしたので、逆テーパの裏側にも容易にマス
ク用薄膜を形成することができ、よって、プロセスの容
易化を図ることができる。

【００６４】請求項７の発明によれば、上記請求項１，
２，３又は４の発明において、マスク用薄膜として、Ａ
ｌ膜を堆積するようにしたので、マスク用薄膜の形成，
除去の容易化を図ることができる。

【図面の簡単な説明】

【図１】実施例１に係るゲート形成工程のうちＡｌ膜を
形成するまでの工程を示す断面図である。

【図２】実施例１に係るゲート形成工程のうちリフトオ
フ以後の工程を示す断面図である。

【図３】実施例２に係るゲート形成工程のうちリフトオ
フまでの工程を示す断面図である。

【図４】実施例２に係るゲート形成工程のうちゲート開
口部の形成以後の工程を示す断面図である。

【図５】実施例３に係るゲート形成工程のうちＡｌ膜を
形成するまでの工程を示す断面図である。

【図６】実施例３に係るゲート形成工程のうちリフトオ
フ以後の工程を示す断面図である。

【図７】実験例に係るマスク断面を示すＳＥＭ写真であ
る。

【符号の説明】１ＧａＡｓ基板２ＳｉＯ₂膜３Ｓｉ₃Ｎ₃膜４レジスト膜４ａレジストパターン５Ａｌ膜（マスク用薄膜）６反転レジスト６ａレジストパターン７Ｔ型ゲート９マスク開口部１０ゲート開口部

Claims

【特許請求の範囲】

【請求項１】フォトレジストを用いて、半導体基板等
の基板の上に半導体素子の電極等の部材を形成するため
の開口部を有するマスクを形成する方法であって、上記基板の上に、フォトリソグラフィーにより、フォト
レジストパターンを形成する工程と、上記フォトレジストパターンを縮小させる工程と、上記基板及び上記フォトレジストパターンの上にマスク
用薄膜を堆積する工程と、上記フォトレジストパターンの形成部分で上記マスク用
薄膜と共にフォトレジストパターンをリフトオフにより
除去し、マスク用薄膜に上記開口部を設ける工程とを有
することを特徴とするマスクの形成方法。
【請求項２】フォトレジストを用いて、半導体基板等
の基板の上に半導体素子の電極等の部材を形成するため
の開口部を有するマスクを形成する方法であって、上記基板の上に、フォトリソグラフィーにより、断面形
状が逆テーパを有するフォトレジストパターンを形成す
る工程と、上記基板及び上記フォトレジストパターンの上にマスク
用薄膜を堆積する工程と、上記フォトレジストパターンの形成部分で上記マスク用
薄膜と共にフォトレジストパターンをリフトオフにより
除去し、マスク用薄膜に上記開口部を設ける工程とを有
することを特徴とするマスクの形成方法。
【請求項３】フォトレジストを用いて、半導体基板等
の基板の上に半導体素子の電極等の部材を形成するため
の開口部を有するマスクを形成する方法であって、上記基板の上に、フォトリソグラフィーにより、断面形
状が逆テーパを有するフォトレジストパターンを形成す
る工程と、上記フォトレジストパターンを縮小させる工程と、上記基板及び上記フォトレジストパターンの上にマスク
用薄膜を堆積する工程と、上記フォトレジストパターンの形成部分で上記マスク用
薄膜と共にフォトレジストパターンをリフトオフにより
除去し、マスク用薄膜に上記開口部を設ける工程とを有
することを特徴とするマスクの形成方法。
【請求項４】請求項１，２又は３記載のマスクの形成
方法において、上記基板は、半導体基板の表面上にゲート絶縁膜が形成
されてなる基板であり、フォトレジストパターンは、ゲートパターンとして使用
されることを特徴とするマスクの形成方法。
【請求項５】請求項１又は３記載のマスクの形成方法
において、上記フォトレジストパターンの縮小工程は、酸素プラズ
マ中でフォトレジストパターンを等方的にエッチングす
ることにより行われることを特徴とするマスクの形成方
法。
【請求項６】請求項２又は３記載のマスクの形成方法
において、上記マスク用薄膜の堆積工程は、回転蒸着法によって行
われることを特徴とするマスクの形成方法。
【請求項７】請求項１，２，３又は４記載のマスクの
形成方法において、上記マスク用薄膜は、Ａｌ膜であることを特徴とするマ
スクの形成方法。