JPH07106495A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH07106495A JPH07106495A JP5247032A JP24703293A JPH07106495A JP H07106495 A JPH07106495 A JP H07106495A JP 5247032 A JP5247032 A JP 5247032A JP 24703293 A JP24703293 A JP 24703293A JP H07106495 A JPH07106495 A JP H07106495A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- semiconductor device
- lead
- package
- sheet
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/531—Shapes of wire connectors
- H10W72/536—Shapes of wire connectors the connected ends being ball-shaped
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/531—Shapes of wire connectors
- H10W72/5363—Shapes of wire connectors the connected ends being wedge-shaped
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/541—Dispositions of bond wires
- H10W72/5449—Dispositions of bond wires not being orthogonal to a side surface of the chip, e.g. fan-out arrangements
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/851—Dispositions of multiple connectors or interconnections
- H10W72/874—On different surfaces
- H10W72/884—Die-attach connectors and bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
- H10W90/736—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked lead frame, conducting package substrate or heat sink
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink
Landscapes
- Injection Moulding Of Plastics Or The Like (AREA)
- Wire Bonding (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】薄型化が可能な半導体装置を提供することにあ
る。 【構成】半導体素子１２と、この半導体素子１２を封止
したパッケ−ジ１３と、半導体素子１２の周囲に配設さ
れパッケ−ジ１３から突出したリ−ド端子１４と、半導
体素子１２を電気的に絶縁して支持する配線シ−ト１６
と、この配線シ−ト１６に形成され半導体素子１２のバ
ンプ電極１５とリ−ド端子１４とを電気的に接続する補
助リ−ド１８とを具備した。
る。 【構成】半導体素子１２と、この半導体素子１２を封止
したパッケ−ジ１３と、半導体素子１２の周囲に配設さ
れパッケ−ジ１３から突出したリ−ド端子１４と、半導
体素子１２を電気的に絶縁して支持する配線シ−ト１６
と、この配線シ−ト１６に形成され半導体素子１２のバ
ンプ電極１５とリ−ド端子１４とを電気的に接続する補
助リ−ド１８とを具備した。
Description
【０００１】
【産業上の利用分野】本発明は、例えば、ＱＦＰ(Quad
Flat Package) やＤＩＰ(Dual InlinePackage) 等のよ
うに、パッケ−ジからリ−ドを突出させた半導体装置に
関する。
Flat Package) やＤＩＰ(Dual InlinePackage) 等のよ
うに、パッケ−ジからリ−ドを突出させた半導体装置に
関する。
【０００２】
【従来の技術】例えば、図９及び図１０に示すような半
導体装置１が知られている。この半導体装置１において
は、半導体素子２がアイランド３に接着されており、半
導体素子２に形成された多数のバンプ電極４と各バンプ
電極４に対応したリ−ド端子５とが、金属細線６によっ
て接続されている。アイランド３とリ−ド端子５とは共
通のリ−ドフレ−ムから打抜かれており、打抜きに伴っ
て図中に示すように互いに分離される。そして、半導体
素子２、アイランド３、金属細線６、及び、リ−ド端子
５の一部が、合成樹脂製のパッケ−ジ７によって封止さ
れている。
導体装置１が知られている。この半導体装置１において
は、半導体素子２がアイランド３に接着されており、半
導体素子２に形成された多数のバンプ電極４と各バンプ
電極４に対応したリ−ド端子５とが、金属細線６によっ
て接続されている。アイランド３とリ−ド端子５とは共
通のリ−ドフレ−ムから打抜かれており、打抜きに伴っ
て図中に示すように互いに分離される。そして、半導体
素子２、アイランド３、金属細線６、及び、リ−ド端子
５の一部が、合成樹脂製のパッケ−ジ７によって封止さ
れている。
【０００３】一般に、電子機器や情報機器等には小型化
が要求されており、これらの小型化のための一つの手段
として、使用される半導体装置１の薄型化が有効であ
る。そして、従来は半導体装置１の薄型化のための手段
として、半導体素子２、アイランド３、及び、リ−ド端
子５を薄くすること、更に、パッケ−ジ７を薄肉化する
こと等が行われている。ここで、パッケ−ジ７の薄肉化
とは、パッケ−ジ７の薄型化とは異なり、半導体素子２
或いはアイランド３の周りを覆った樹脂の肉厚を薄くす
ることを意味している。
が要求されており、これらの小型化のための一つの手段
として、使用される半導体装置１の薄型化が有効であ
る。そして、従来は半導体装置１の薄型化のための手段
として、半導体素子２、アイランド３、及び、リ−ド端
子５を薄くすること、更に、パッケ−ジ７を薄肉化する
こと等が行われている。ここで、パッケ−ジ７の薄肉化
とは、パッケ−ジ７の薄型化とは異なり、半導体素子２
或いはアイランド３の周りを覆った樹脂の肉厚を薄くす
ることを意味している。
【０００４】
【発明が解決しようとする課題】ところで、半導体装置
１の薄型化を図るための従来の技術には以下の各項のよ
うな不具合がある。 (1) 半導体素子２を薄くした場合、半導体素子２の機械
的強度が低下し、半導体装置の信頼性試験時に発生する
熱応力を原因として、半導体素子２にクラックが生じる
ことがある。 (2) アイランド３及びリ−ド端子５を薄くした場合、こ
れらの機械的強度が低下し、樹脂封止の際に、流動する
樹脂の圧力を原因として、アイランド３やリ−ド端子５
が変形することがある。また、アイランド３やリ−ド端
子５の変形を原因として、金属細線６が変形或いは断線
することがある。 (3) パッケ−ジ７の薄肉化した場合、樹脂封止の際に、
樹脂が流れにくくなり、充填不良が発生することがあ
る。また、金属細線６に加わる圧力が大となり、金属細
線６が変形或いは断線し易くなる。 (4) パッケ−ジ７には半導体素子２、アイランド３、及
び、金属細線６が封止されるため、パッケ−ジ７の厚さ
は、これらの厚さ（及び高さ）によって制限される。つ
まり、パッケ−ジ７の薄肉化を進めても、パッケ−ジ７
の厚さをこれらの和よりも小さくすることはできない。 本発明の目的とするところは、薄型化が可能な半導体装
置を提供することにある。
１の薄型化を図るための従来の技術には以下の各項のよ
うな不具合がある。 (1) 半導体素子２を薄くした場合、半導体素子２の機械
的強度が低下し、半導体装置の信頼性試験時に発生する
熱応力を原因として、半導体素子２にクラックが生じる
ことがある。 (2) アイランド３及びリ−ド端子５を薄くした場合、こ
れらの機械的強度が低下し、樹脂封止の際に、流動する
樹脂の圧力を原因として、アイランド３やリ−ド端子５
が変形することがある。また、アイランド３やリ−ド端
子５の変形を原因として、金属細線６が変形或いは断線
することがある。 (3) パッケ−ジ７の薄肉化した場合、樹脂封止の際に、
樹脂が流れにくくなり、充填不良が発生することがあ
る。また、金属細線６に加わる圧力が大となり、金属細
線６が変形或いは断線し易くなる。 (4) パッケ−ジ７には半導体素子２、アイランド３、及
び、金属細線６が封止されるため、パッケ−ジ７の厚さ
は、これらの厚さ（及び高さ）によって制限される。つ
まり、パッケ−ジ７の薄肉化を進めても、パッケ−ジ７
の厚さをこれらの和よりも小さくすることはできない。 本発明の目的とするところは、薄型化が可能な半導体装
置を提供することにある。
【０００５】
【課題を解決するための手段および作用】上記目的を達
成するために本発明は、半導体素子と、この半導体素子
を封止したパッケ−ジと、半導体素子の周囲に配設され
パッケ−ジから突出したリ−ド端子と、半導体素子を電
気的に絶縁して支持するシ−ト体と、このシ−ト体に形
成され半導体素子の電極とリ−ド端子とを電気的に接続
する補助リ−ドとを具備したことにある。
成するために本発明は、半導体素子と、この半導体素子
を封止したパッケ−ジと、半導体素子の周囲に配設され
パッケ−ジから突出したリ−ド端子と、半導体素子を電
気的に絶縁して支持するシ−ト体と、このシ−ト体に形
成され半導体素子の電極とリ−ド端子とを電気的に接続
する補助リ−ドとを具備したことにある。
【０００６】こうすることによって本発明は、金属細線
を省略し、半導体素子やリ−ド端子の機械的強度を低下
させることなく、半導体装置を薄型化できるようにした
ことにある。
を省略し、半導体素子やリ−ド端子の機械的強度を低下
させることなく、半導体装置を薄型化できるようにした
ことにある。
【０００７】
【実施例】以下、本発明の各実施例を図１〜図８に基づ
いて説明する。図１は本発明の第１実施例を示すもの
で、図中の符号１１はＱＦＰ(Quad FlatPackage) 型の
半導体装置である。この半導体装置１１は、半導体素子
１２、矩形なパッケ−ジ１３、及び、多数のリ−ド端子
（以下、リ−ドと称する）１４を有している。これらの
うち半導体素子１２は、図３中に一部を示すように、多
数のバンプ電極（以下、電極と称する）１５を有してお
り、電極１５は半導体素子１２の四つの辺のそれぞれに
沿って略等ピッチで一列に並んでいる。ここで、電極１
５の作製のために、一般的な種々の技術を利用すること
が可能である。
いて説明する。図１は本発明の第１実施例を示すもの
で、図中の符号１１はＱＦＰ(Quad FlatPackage) 型の
半導体装置である。この半導体装置１１は、半導体素子
１２、矩形なパッケ−ジ１３、及び、多数のリ−ド端子
（以下、リ−ドと称する）１４を有している。これらの
うち半導体素子１２は、図３中に一部を示すように、多
数のバンプ電極（以下、電極と称する）１５を有してお
り、電極１５は半導体素子１２の四つの辺のそれぞれに
沿って略等ピッチで一列に並んでいる。ここで、電極１
５の作製のために、一般的な種々の技術を利用すること
が可能である。
【０００８】また、図１中に符号１６で示すのはシ−ト
体としての配線シ−トである。この配線シ−ト１６は絶
縁性材料からなるもので、正方形状に加工されている。
さらに、配線シ−ト１６の一方のシ−ト面１７の中央に
は半導体素子１１が接着されている。半導体素子１１は
配線シ−ト１６にフェイスダウン式に装着されており、
電極１５や回路パタ−ンが形成された素子形成面を配線
シ−ト１６に向けている。
体としての配線シ−トである。この配線シ−ト１６は絶
縁性材料からなるもので、正方形状に加工されている。
さらに、配線シ−ト１６の一方のシ−ト面１７の中央に
は半導体素子１１が接着されている。半導体素子１１は
配線シ−ト１６にフェイスダウン式に装着されており、
電極１５や回路パタ−ンが形成された素子形成面を配線
シ−ト１６に向けている。
【０００９】図１、図３、及び、図４中に示すように、
配線シ−ト１６の一方のシ−ト面１７には多数の補助リ
−ド１８が放射状に形成されている。各補助リ−ド１８
は導電性の材質からなる薄膜であり、略一定の幅の直線
状に加工されている。さらに、補助リ−ド１８は配線シ
−ト１６の縁部に沿って配設されており、補助リ−ド１
８の一端部は、半導体素子１１の電極１５に接触してい
る。また、補助リ−ド１８の他端部は互いの間隔を拡げ
ながら配線シ−ト１６の外側に向っている。つまり、補
助リ−ド１８の外側の端部のピッチは、内側の端部のピ
ッチに比べて大きく設定されている。
配線シ−ト１６の一方のシ−ト面１７には多数の補助リ
−ド１８が放射状に形成されている。各補助リ−ド１８
は導電性の材質からなる薄膜であり、略一定の幅の直線
状に加工されている。さらに、補助リ−ド１８は配線シ
−ト１６の縁部に沿って配設されており、補助リ−ド１
８の一端部は、半導体素子１１の電極１５に接触してい
る。また、補助リ−ド１８の他端部は互いの間隔を拡げ
ながら配線シ−ト１６の外側に向っている。つまり、補
助リ−ド１８の外側の端部のピッチは、内側の端部のピ
ッチに比べて大きく設定されている。
【００１０】前記リ−ド１４は、半導体素子１２の周囲
に配設されており、半導体素子１２の各辺毎に略等ピッ
チで一列に並んでいる。さらに、リ−ド１４の基端部
（半導体素子１１側の端部）は配線シ−ト１６のシ−ト
面１７に重なっており、補助リ−ド１８に接触してい
る。さらに、リ−ド１８の基端部は、半導体素子１１及
び配線シ−ト１６とともにパッケ−ジ１３によって封止
されている。また、リ−ド１４のその他の部分は、リ−
ド１４はパッケ−ジ１３から略垂直に突出するととも
に、ガルウイング型に成形されている。
に配設されており、半導体素子１２の各辺毎に略等ピッ
チで一列に並んでいる。さらに、リ−ド１４の基端部
（半導体素子１１側の端部）は配線シ−ト１６のシ−ト
面１７に重なっており、補助リ−ド１８に接触してい
る。さらに、リ−ド１８の基端部は、半導体素子１１及
び配線シ−ト１６とともにパッケ−ジ１３によって封止
されている。また、リ−ド１４のその他の部分は、リ−
ド１４はパッケ−ジ１３から略垂直に突出するととも
に、ガルウイング型に成形されている。
【００１１】つぎに、上述の半導体装置１１の製造方法
を図５に基づいて説明する。まず、ポリイミド等の材質
からなるテ−プに補助リ−ド１８を形成し、配線シ−ト
１６を得る。補助リ−ド１８の材質としてはＣｕやＡｌ
を採用できる。さらに、補助リ−ド１８の形成方法とし
て接着やめっき、或いは、エッチング等が考えられる。
また、配線シ−ト１６を同時に多数個取りしてもよい。
を図５に基づいて説明する。まず、ポリイミド等の材質
からなるテ−プに補助リ−ド１８を形成し、配線シ−ト
１６を得る。補助リ−ド１８の材質としてはＣｕやＡｌ
を採用できる。さらに、補助リ−ド１８の形成方法とし
て接着やめっき、或いは、エッチング等が考えられる。
また、配線シ−ト１６を同時に多数個取りしてもよい。
【００１２】つぎに、配線シ−ト１６をリ−ド１４に接
着する。この際、配線シ−ト１６とリ−ド１４とは、補
助リ−ド１８がリ−ド１４に接触するように位置合せさ
れる。さらに、半導体素子１２を、電極１５と補助リ−
ド１８とを位置合せして、配線シ−ト１６に接着する。
この後、半導体素子１２、配線シ−ト１６、及び、リ−
ド１４の基端部を、エポキシ樹脂等を用いて封止する。
着する。この際、配線シ−ト１６とリ−ド１４とは、補
助リ−ド１８がリ−ド１４に接触するように位置合せさ
れる。さらに、半導体素子１２を、電極１５と補助リ−
ド１８とを位置合せして、配線シ−ト１６に接着する。
この後、半導体素子１２、配線シ−ト１６、及び、リ−
ド１４の基端部を、エポキシ樹脂等を用いて封止する。
【００１３】上述のような半導体装置１１においては、
補助リ−ド１８が形成された配線シ−ト１６が備えられ
ているので、ボンディングワイヤを用いることなく、半
導体素子１２の電極１５とリ−ド１４とを接続すること
ができる。したがって、ボンディングワイヤのル−プの
高さによって制限されることなく、半導体装置１１を薄
型化することが可能になる。
補助リ−ド１８が形成された配線シ−ト１６が備えられ
ているので、ボンディングワイヤを用いることなく、半
導体素子１２の電極１５とリ−ド１４とを接続すること
ができる。したがって、ボンディングワイヤのル−プの
高さによって制限されることなく、半導体装置１１を薄
型化することが可能になる。
【００１４】また、ボンディングワイヤやアイランドを
省略して半導体装置１１を薄型化できるので、半導体素
子１２やリ−ド１４の厚さを薄く設定する必要がない。
したがって、半導体素子１１やリ−ド１４の機械的強度
を低下させずに済む。
省略して半導体装置１１を薄型化できるので、半導体素
子１２やリ−ド１４の厚さを薄く設定する必要がない。
したがって、半導体素子１１やリ−ド１４の機械的強度
を低下させずに済む。
【００１５】さらに、ボンディングワイヤが不要である
ので、封止の際のボンディングワイヤの変形や断線の心
配がなくなり、半導体装置１１の信頼性が向上する。な
お、本発明は、要旨を逸脱しない範囲で種々に変形する
ことが可能である。
ので、封止の際のボンディングワイヤの変形や断線の心
配がなくなり、半導体装置１１の信頼性が向上する。な
お、本発明は、要旨を逸脱しない範囲で種々に変形する
ことが可能である。
【００１６】例えば、本実施例では、配線シ−ト１６が
リ−ド１４に接着されたのちに、半導体素子１２が配線
シ−ト１６に接着されるが、この順番を逆に替えてもよ
く、また、半導体素子１２とリ−ド１４とを同時に配線
シ−ト１６に接着してもよい。 また、配線シ−ト１６
が粘着テ−プであってもよい。
リ−ド１４に接着されたのちに、半導体素子１２が配線
シ−ト１６に接着されるが、この順番を逆に替えてもよ
く、また、半導体素子１２とリ−ド１４とを同時に配線
シ−ト１６に接着してもよい。 また、配線シ−ト１６
が粘着テ−プであってもよい。
【００１７】さらに、本実施例では、配線シ−ト１６の
材質が絶縁性材料であるが、本発明はこれに限定される
ものではなく、例えば図６に示すように、配線シ−ト２
１に導電性の材質を用い、絶縁膜２２を介して、補助リ
−ド１８を形成してもよい。
材質が絶縁性材料であるが、本発明はこれに限定される
ものではなく、例えば図６に示すように、配線シ−ト２
１に導電性の材質を用い、絶縁膜２２を介して、補助リ
−ド１８を形成してもよい。
【００１８】つぎに、本発明の第２実施例を図７及び図
８に基づいて説明する。なお、第１実施例と同様の部分
については同一番号を付し、その説明は省略する。図７
において、符号３２は配線シ−トを示しており、この配
線シ−ト３２の、半導体素子１２が接着されたシ−ト面
１７に対して逆側のシ−ト面３３が、パッケ−ジ１３の
表面３４から面一に露出している。配線シ−ト３２の側
面には断差３５が形成されており、配線シ−ト３２は側
面の断差３５をパッケ−ジ１３に係止させている。
８に基づいて説明する。なお、第１実施例と同様の部分
については同一番号を付し、その説明は省略する。図７
において、符号３２は配線シ−トを示しており、この配
線シ−ト３２の、半導体素子１２が接着されたシ−ト面
１７に対して逆側のシ−ト面３３が、パッケ−ジ１３の
表面３４から面一に露出している。配線シ−ト３２の側
面には断差３５が形成されており、配線シ−ト３２は側
面の断差３５をパッケ−ジ１３に係止させている。
【００１９】配線シ−ト３２の材質は充分な放熱性を有
する金属であり、配線シ−ト３２の半導体素子１２側の
シ−ト面１７には、図８中に示すように絶縁膜３６が形
成されている。そして、この絶縁膜３６の上に補助リ−
ド１８が形成されている。
する金属であり、配線シ−ト３２の半導体素子１２側の
シ−ト面１７には、図８中に示すように絶縁膜３６が形
成されている。そして、この絶縁膜３６の上に補助リ−
ド１８が形成されている。
【００２０】半導体素子１２に発生した熱は、配線シ−
ト３２に伝わり、配線シ−ト３２の露出したシ−ト面３
３から外気中に放出される。つまり、本実施例において
は、配線シ−ト３２が放熱板を兼ねており、配線シ−ト
３２を利用して熱抵抗が軽減されている。
ト３２に伝わり、配線シ−ト３２の露出したシ−ト面３
３から外気中に放出される。つまり、本実施例において
は、配線シ−ト３２が放熱板を兼ねており、配線シ−ト
３２を利用して熱抵抗が軽減されている。
【００２１】このような半導体装置３１においては、第
１実施例と同様な効果を奏することができ上に、熱抵抗
を軽減することが可能になる。なお、配線シ−ト３２を
パッケ−ジ１３の表面３４から突出させてもよい。
１実施例と同様な効果を奏することができ上に、熱抵抗
を軽減することが可能になる。なお、配線シ−ト３２を
パッケ−ジ１３の表面３４から突出させてもよい。
【００２２】
【発明の効果】以上説明したように本発明は、半導体素
子と、この半導体素子を封止したパッケ−ジと、半導体
素子の周囲に配設されパッケ−ジから突出したリ−ド端
子と、半導体素子を電気的に絶縁して支持するシ−ト体
と、このシ−ト体に形成され半導体素子の電極とリ−ド
端子とを電気的に接続する補助リ−ドとを具備したもの
である。したがって本発明は、半導体装置を容易に薄型
化できるという効果がある。
子と、この半導体素子を封止したパッケ−ジと、半導体
素子の周囲に配設されパッケ−ジから突出したリ−ド端
子と、半導体素子を電気的に絶縁して支持するシ−ト体
と、このシ−ト体に形成され半導体素子の電極とリ−ド
端子とを電気的に接続する補助リ−ドとを具備したもの
である。したがって本発明は、半導体装置を容易に薄型
化できるという効果がある。
【図面の簡単な説明】
【図１】本発明の第１実施例の半導体装置を一部省略し
て示す平面図。
て示す平面図。
【図２】本発明の第１実施例の半導体装置を一部省略し
て示す側断面図。
て示す側断面図。
【図３】図１中の円IVで囲った部分の拡大図。
【図４】図３中のＶ−Ｖ線に沿った断面図。
【図５】本発明の第１実施例の半導体装置の製造方法を
示す工程図。
示す工程図。
【図６】第１実施例の変形例を示す説明図。
【図７】本発明の第２実施例の半導体装置を一部省略し
て示す側面図。
て示す側面図。
【図８】図７中に円VIで囲った部分の拡大図。
【図９】一般の半導体装置を一部省略して示す平面図。
【図１０】一般の半導体装置を一部省略して示す側面
図。
図。
１１…半導体装置、１２…半導体素子、１３…パッケ−
ジ、１４…リ−ド端子、１５…バンプ電極（電極）、１
６…配線シ−ト（シ−ト体）、１７…シ−ト面、３１…
半導体装置、３３…シ−ト面。
ジ、１４…リ−ド端子、１５…バンプ電極（電極）、１
６…配線シ−ト（シ−ト体）、１７…シ−ト面、３１…
半導体装置、３３…シ−ト面。
Claims (5)
- 【請求項１】 半導体素子と、この半導体素子を封止し
たパッケ−ジと、上記半導体素子の周囲に配設され上記
パッケ−ジから突出したリ−ド端子と、上記半導体素子
を電気的に絶縁して支持するシ−ト体と、このシ−ト体
に形成され上記半導体素子の電極と上記リ−ド端子とを
電気的に接続する補助リ−ドとを具備することを特徴と
する半導体装置。 - 【請求項２】 補助リ−ドが薄膜であることを特徴とす
る上記請求項１記載の半導体装置。 - 【請求項３】 半導体素子の電極がバンプ電極であるこ
とを特徴とする上記請求項１記載の半導体装置。 - 【請求項４】 シ−ト体の一方のシ−ト面に半導体素子
が接合され、他方のシ−ト面がパッケ−ジから露出して
いることを特徴とする上記請求項１記載の半導体装置。 - 【請求項５】 シ−ト体が金属材料からなる放熱板から
なり絶縁膜を介して半導体素子を支持することを特徴と
する上記請求項４記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5247032A JPH07106495A (ja) | 1993-10-01 | 1993-10-01 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5247032A JPH07106495A (ja) | 1993-10-01 | 1993-10-01 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07106495A true JPH07106495A (ja) | 1995-04-21 |
Family
ID=17157401
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5247032A Pending JPH07106495A (ja) | 1993-10-01 | 1993-10-01 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07106495A (ja) |
-
1993
- 1993-10-01 JP JP5247032A patent/JPH07106495A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4974057A (en) | Semiconductor device package with circuit board and resin | |
| US5874784A (en) | Semiconductor device having external connection terminals provided on an interconnection plate and fabrication process therefor | |
| US5519936A (en) | Method of making an electronic package with a thermally conductive support member having a thin circuitized substrate and semiconductor device bonded thereto | |
| JP3383081B2 (ja) | 陽極接合法を用いて製造した電子部品及び電子部品の製造方法 | |
| US5633533A (en) | Electronic package with thermally conductive support member having a thin circuitized substrate and semiconductor device bonded thereto | |
| JP3238004B2 (ja) | 半導体装置の製造方法 | |
| JPH06302653A (ja) | 半導体装置 | |
| JPH0448767A (ja) | 樹脂封止型半導体装置 | |
| JP2895022B2 (ja) | チップスケールパッケージの製造方法 | |
| JP2501953B2 (ja) | 半導体装置 | |
| JPH01303730A (ja) | 半導体素子の実装構造とその製造方法 | |
| US6320250B1 (en) | Semiconductor package and process for manufacturing the same | |
| JPH0558657B2 (ja) | ||
| JPS5988864A (ja) | 半導体装置の製造方法 | |
| JPH0917910A (ja) | 半導体装置及びその製造方法、検査方法、実装基板 | |
| EP0474224B1 (en) | Semiconductor device comprising a plurality of semiconductor chips | |
| JP3454192B2 (ja) | リードフレームとそれを用いた樹脂封止型半導体装置およびその製造方法 | |
| JPH07106495A (ja) | 半導体装置 | |
| JP3398556B2 (ja) | 半導体装置の製造方法 | |
| JPH0878599A (ja) | 集積回路パッケージ及びその製造方法 | |
| JP2652222B2 (ja) | 電子部品搭載用基板 | |
| JPH07283274A (ja) | 半導体装置及び接合シート | |
| JPH02134857A (ja) | 半導体装置 | |
| JP2784209B2 (ja) | 半導体装置 | |
| JP2500664B2 (ja) | 半導体装置 |