JPH07106513A - 集積回路の出力保護回路 - Google Patents
集積回路の出力保護回路Info
- Publication number
- JPH07106513A JPH07106513A JP24453593A JP24453593A JPH07106513A JP H07106513 A JPH07106513 A JP H07106513A JP 24453593 A JP24453593 A JP 24453593A JP 24453593 A JP24453593 A JP 24453593A JP H07106513 A JPH07106513 A JP H07106513A
- Authority
- JP
- Japan
- Prior art keywords
- output
- drive circuit
- diode
- potential power
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 230000015556 catabolic process Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 3
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】 集積回路の静電破壊耐性を低下させずに高密
度化を図る。 【構成】 バイポーラトランジスタQ のオープンコレク
タ出力と、バイポーラトランジスタQ を駆動するＣＭＯ
Ｓ構成の出力駆動回路２とを備える集積回路３におい
て、出力駆動回路２の出力と高電位電源ライン VCC間に
ダイオードD5を接続すると共に、出力駆動回路２の出力
と低電位電源ライン VEE間にダイオードD6を接続した。 【効果】 静電破壊耐性を低下させずに高密度化が図
れ、オープンコレクタ出力の電位を高電位電源ライン V
CCの電位より高くすることができ、部品点数を削減でき
る。
度化を図る。 【構成】 バイポーラトランジスタQ のオープンコレク
タ出力と、バイポーラトランジスタQ を駆動するＣＭＯ
Ｓ構成の出力駆動回路２とを備える集積回路３におい
て、出力駆動回路２の出力と高電位電源ライン VCC間に
ダイオードD5を接続すると共に、出力駆動回路２の出力
と低電位電源ライン VEE間にダイオードD6を接続した。 【効果】 静電破壊耐性を低下させずに高密度化が図
れ、オープンコレクタ出力の電位を高電位電源ライン V
CCの電位より高くすることができ、部品点数を削減でき
る。
Description
【０００１】
【産業上の利用分野】本発明は、オープンコレクタ出力
を有するバイポーラトランジスタを、ＣＭＯＳ構成の出
力駆動回路で駆動する出力回路を備えた集積回路の出力
保護回路に関するものである。
を有するバイポーラトランジスタを、ＣＭＯＳ構成の出
力駆動回路で駆動する出力回路を備えた集積回路の出力
保護回路に関するものである。
【０００２】
【従来の技術】従来、ＣＭＯＳ素子を内蔵した集積回路
の静電気サージに対する外部保護回路として、図２に示
すような回路が一般に用いられてきた。図は、集積回路
の出力部を示す回路図であり、集積回路の他の回路部分
については、ここでは省略することとする。図におい
て、１は集積回路、 OUT1 ， OUT2 は、バイポーラトラ
ンジスタQ のオープンコレクタ出力の出力端子、２はＣ
ＭＯＳ構成の出力駆動回路で、バイポーラトランジスタ
Q のベースに出力を接続して、バイポーラトランジスタ
Q を駆動する回路である。その他、 VCCは高電位電源ラ
イン、 VEEは低電位電源ライン、D1は、出力端子 OUT1
と高電位電源ライン VCC間に、出力端子 OUT1 側にアノ
ードが接続されるように設けられたダイオード、D2は、
出力端子 OUT1 と低電位電源ライン VEE間に、出力端子
OUT1 側にカソードが接続されるように設けられたダイ
オード、D3は、出力端子 OUT2 と高電位電源ライン VCC
間に、出力端子 OUT2 側にアノードが接続されるように
設けられたダイオード、D4は、出力端子 OUT2 と低電位
電源ライン VEE間に、出力端子 OUT2 側にカソードが接
続されるように設けられたダイオードであり、通常動作
時は、ダイオードD1〜D4が逆バイアスとなるように構成
されていた。
の静電気サージに対する外部保護回路として、図２に示
すような回路が一般に用いられてきた。図は、集積回路
の出力部を示す回路図であり、集積回路の他の回路部分
については、ここでは省略することとする。図におい
て、１は集積回路、 OUT1 ， OUT2 は、バイポーラトラ
ンジスタQ のオープンコレクタ出力の出力端子、２はＣ
ＭＯＳ構成の出力駆動回路で、バイポーラトランジスタ
Q のベースに出力を接続して、バイポーラトランジスタ
Q を駆動する回路である。その他、 VCCは高電位電源ラ
イン、 VEEは低電位電源ライン、D1は、出力端子 OUT1
と高電位電源ライン VCC間に、出力端子 OUT1 側にアノ
ードが接続されるように設けられたダイオード、D2は、
出力端子 OUT1 と低電位電源ライン VEE間に、出力端子
OUT1 側にカソードが接続されるように設けられたダイ
オード、D3は、出力端子 OUT2 と高電位電源ライン VCC
間に、出力端子 OUT2 側にアノードが接続されるように
設けられたダイオード、D4は、出力端子 OUT2 と低電位
電源ライン VEE間に、出力端子 OUT2 側にカソードが接
続されるように設けられたダイオードであり、通常動作
時は、ダイオードD1〜D4が逆バイアスとなるように構成
されていた。
【０００３】
【発明が解決しようとする課題】しかしながら、上記の
回路構成では、出力端子 OUT1 ， OUT2 と高電位電源ラ
イン VCC間、及び出力端子 OUT1 ， OUT2 と低電位電源
ライン VEE間に、ｐｎ接合が逆バイアスされるようにダ
イオードを挿入するため、出力端子 OUT1 ， OUT2 の電
位は、回路動作時、高電位電源ライン VCCの電位より低
くなければならないという欠点があった。また、要求さ
れる静電気サージ耐性を有する、比較的大きなダイオー
ドを、各出力端子に２個ずつ接続する必要があったた
め、ダイオードの占有スペースが非常に大きくなってし
まうという欠点があった。
回路構成では、出力端子 OUT1 ， OUT2 と高電位電源ラ
イン VCC間、及び出力端子 OUT1 ， OUT2 と低電位電源
ライン VEE間に、ｐｎ接合が逆バイアスされるようにダ
イオードを挿入するため、出力端子 OUT1 ， OUT2 の電
位は、回路動作時、高電位電源ライン VCCの電位より低
くなければならないという欠点があった。また、要求さ
れる静電気サージ耐性を有する、比較的大きなダイオー
ドを、各出力端子に２個ずつ接続する必要があったた
め、ダイオードの占有スペースが非常に大きくなってし
まうという欠点があった。
【０００４】本発明は、上記問題点に鑑みなされたもの
で、その目的とするところは、静電破壊耐性を低下させ
ずに高密度化が図れ、オープンコレクタ出力の電位を高
電位電源ライン VCCの電位より高くすることができる集
積回路の出力保護回路の構造を提供することにある。
で、その目的とするところは、静電破壊耐性を低下させ
ずに高密度化が図れ、オープンコレクタ出力の電位を高
電位電源ライン VCCの電位より高くすることができる集
積回路の出力保護回路の構造を提供することにある。
【０００５】
【課題を解決するための手段】上記課題を解決するた
め、請求項１記載の集積回路の出力保護回路は、図１に
示すように、バイポーラトランジスタQ のオープンコレ
クタ出力と、前記バイポーラトランジスタQ を駆動する
ＣＭＯＳ構成の出力駆動回路２とを備える集積回路３に
おいて、前記出力駆動回路２の出力と高電位電源ライン
VCC間に前記出力駆動回路２の出力側にアノードが接続
されるように、第１ダイオード（ダイオードD5）を接続
すると共に、前記出力駆動回路２の出力と低電位電源ラ
イン VEE間に前記出力駆動回路２の出力側にカソードが
接続されるように、第２ダイオード（ダイオードD6）を
接続したことを特徴とするものである。
め、請求項１記載の集積回路の出力保護回路は、図１に
示すように、バイポーラトランジスタQ のオープンコレ
クタ出力と、前記バイポーラトランジスタQ を駆動する
ＣＭＯＳ構成の出力駆動回路２とを備える集積回路３に
おいて、前記出力駆動回路２の出力と高電位電源ライン
VCC間に前記出力駆動回路２の出力側にアノードが接続
されるように、第１ダイオード（ダイオードD5）を接続
すると共に、前記出力駆動回路２の出力と低電位電源ラ
イン VEE間に前記出力駆動回路２の出力側にカソードが
接続されるように、第２ダイオード（ダイオードD6）を
接続したことを特徴とするものである。
【０００６】
【作用】出力端子 OUT1 ， OUT2 に静電気サージが印加
されても、ＣＭＯＳ構成の出力駆動回路２の出力に接続
したダイオードD5または、ダイオードD6がブレークダウ
ンして、経路Ａまたは、経路Ｂにサージ電流を流すの
で、静電気サージに弱いＣＭＯＳ構成の出力駆動回路２
には、ダイオードD5，D6のブレイクダウン電圧以上の電
圧がかからないので、ＣＭＯＳ構成の出力駆動回路２を
保護することができる。
されても、ＣＭＯＳ構成の出力駆動回路２の出力に接続
したダイオードD5または、ダイオードD6がブレークダウ
ンして、経路Ａまたは、経路Ｂにサージ電流を流すの
で、静電気サージに弱いＣＭＯＳ構成の出力駆動回路２
には、ダイオードD5，D6のブレイクダウン電圧以上の電
圧がかからないので、ＣＭＯＳ構成の出力駆動回路２を
保護することができる。
【０００７】また、オープンコレクタ出力の出力端子 O
UT1 ， OUT2 に耐静電気サージ用のダイオードを接続し
ていないので、出力端子 OUT1 ， OUT2 の電位を高電位
電源ライン VCCの電圧値より高くすることができる。
UT1 ， OUT2 に耐静電気サージ用のダイオードを接続し
ていないので、出力端子 OUT1 ， OUT2 の電位を高電位
電源ライン VCCの電圧値より高くすることができる。
【０００８】
【実施例】以下、図１に基づき、本発明の出力保護回路
の一実施例について説明する。従来例と同等構成につい
ては、同符号を付すこととする。図において、３は集積
回路、 OUT1 ， OUT2 は、 NPN形のバイポーラトランジ
スタQ のオープンコレクタ出力の出力端子、２はＣＭＯ
Ｓ構成の出力駆動回路で、バイポーラトランジスタQ の
ベースに出力を接続して、バイポーラトランジスタQ を
駆動する回路である。その他、 VCCは高電位電源ライ
ン、 VEEは低電位電源ライン、D5は出力駆動回路２の出
力と高電位電源ライン VCC間に出力駆動回路２の出力側
にアノードが接続されるように接続されたダイオード
（第１ダイオード）であり、D6は出力駆動回路２の出力
と低電位電源ライン VEE間に出力駆動回路２の出力側に
カソードが接続されるように接続されたダイオード（第
２ダイオード）である。
の一実施例について説明する。従来例と同等構成につい
ては、同符号を付すこととする。図において、３は集積
回路、 OUT1 ， OUT2 は、 NPN形のバイポーラトランジ
スタQ のオープンコレクタ出力の出力端子、２はＣＭＯ
Ｓ構成の出力駆動回路で、バイポーラトランジスタQ の
ベースに出力を接続して、バイポーラトランジスタQ を
駆動する回路である。その他、 VCCは高電位電源ライ
ン、 VEEは低電位電源ライン、D5は出力駆動回路２の出
力と高電位電源ライン VCC間に出力駆動回路２の出力側
にアノードが接続されるように接続されたダイオード
（第１ダイオード）であり、D6は出力駆動回路２の出力
と低電位電源ライン VEE間に出力駆動回路２の出力側に
カソードが接続されるように接続されたダイオード（第
２ダイオード）である。
【０００９】ダイオードD5，D6は、高電位電源ライン V
CCと低電位電源ライン VEE間の電位差（ VCC− VEE）以
上の逆耐圧を有するダイオードで、ＣＭＯＳ構成の出力
駆動回路２の静電気サージ保護のために、集積回路３の
内部に設けられ、通常動作時は、逆バイアスされてい
る。
CCと低電位電源ライン VEE間の電位差（ VCC− VEE）以
上の逆耐圧を有するダイオードで、ＣＭＯＳ構成の出力
駆動回路２の静電気サージ保護のために、集積回路３の
内部に設けられ、通常動作時は、逆バイアスされてい
る。
【００１０】上記のように構成された集積回路３では、
出力端子 OUT1 ， OUT2 の電位は、低電位電源ライン V
EE以上であれば、高電位電源ライン VCCより高くてもよ
く、ＣＭＯＳ構成の出力駆動回路２の出力電位 VB は、
通常動作時は常に、 VEE≦ V B ≦ VCCとなり、ダイオー
ドD5，D6が順バイアスされることはないので、ダイオー
ドD5，D6によって構成される保護回路が集積回路３の回
路動作に影響を与えることがない。
出力端子 OUT1 ， OUT2 の電位は、低電位電源ライン V
EE以上であれば、高電位電源ライン VCCより高くてもよ
く、ＣＭＯＳ構成の出力駆動回路２の出力電位 VB は、
通常動作時は常に、 VEE≦ V B ≦ VCCとなり、ダイオー
ドD5，D6が順バイアスされることはないので、ダイオー
ドD5，D6によって構成される保護回路が集積回路３の回
路動作に影響を与えることがない。
【００１１】次に、出力端子 OUT1 ， OUT2 に静電気サ
ージが印加された場合は、経路Ａ，Ｂにサージ電流が流
れ、静電気サージに弱いＣＭＯＳ構成の出力駆動回路２
には、ダイオードD5，D6のブレイクダウン電圧以上の電
圧がかからないので、ＣＭＯＳ構成の出力駆動回路２を
保護することができる。
ージが印加された場合は、経路Ａ，Ｂにサージ電流が流
れ、静電気サージに弱いＣＭＯＳ構成の出力駆動回路２
には、ダイオードD5，D6のブレイクダウン電圧以上の電
圧がかからないので、ＣＭＯＳ構成の出力駆動回路２を
保護することができる。
【００１２】なお、実施例では、出力駆動回路２によっ
て駆動される回路が、１個のバイポーラトランジスタで
構成される回路の場合を示したが、複数のトランジスタ
をダーリントン接続した回路等で構成してもよい。
て駆動される回路が、１個のバイポーラトランジスタで
構成される回路の場合を示したが、複数のトランジスタ
をダーリントン接続した回路等で構成してもよい。
【００１３】
【発明の効果】以上に述べたように、本発明の集積回路
の出力保護回路によれば、静電破壊耐性を低下させずに
高密度化が図れ、オープンコレクタ出力の電位を高電位
電源ライン VCCの電位より高くすることができる。ま
た、部品点数の削減を図ることができる。
の出力保護回路によれば、静電破壊耐性を低下させずに
高密度化が図れ、オープンコレクタ出力の電位を高電位
電源ライン VCCの電位より高くすることができる。ま
た、部品点数の削減を図ることができる。
【図１】本発明に係る集積回路の出力保護回路の一実施
例を示す回路図である。
例を示す回路図である。
【図２】従来の集積回路の保護回路の一例を示す回路図
である。
である。
１ 集積回路 ２ 出力駆動回路 ３ 集積回路 VCC 高電位電源ライン VEE 低電位電源ライン OUT1 ， OUT2 出力端子 Q バイポーラトランジスタ D5 ダイオード（第１ダイオード） D6 ダイオード（第２ダイオード）
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ▲まつ▼本 多津彦 大阪府門真市大字門真1048番地松下電工株 式会社内
Claims (1)
- 【請求項１】 バイポーラトランジスタのオープンコレ
クタ出力と、前記バイポーラトランジスタを駆動するＣ
ＭＯＳ構成の出力駆動回路とを備える集積回路におい
て、前記出力駆動回路の出力と高電位電源ライン間に前
記出力駆動回路の出力側にアノードが接続されるよう
に、第１ダイオードを接続すると共に、前記出力駆動回
路の出力と低電位電源ライン間に前記出力駆動回路の出
力側にカソードが接続されるように、第２ダイオードを
接続したことを特徴とする集積回路の出力保護回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24453593A JPH07106513A (ja) | 1993-09-30 | 1993-09-30 | 集積回路の出力保護回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24453593A JPH07106513A (ja) | 1993-09-30 | 1993-09-30 | 集積回路の出力保護回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07106513A true JPH07106513A (ja) | 1995-04-21 |
Family
ID=17120147
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24453593A Withdrawn JPH07106513A (ja) | 1993-09-30 | 1993-09-30 | 集積回路の出力保護回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07106513A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6388496B1 (en) | 1999-04-15 | 2002-05-14 | Kabushiki Kaisha Toshiba | Semiconductor output circuit |
-
1993
- 1993-09-30 JP JP24453593A patent/JPH07106513A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6388496B1 (en) | 1999-04-15 | 2002-05-14 | Kabushiki Kaisha Toshiba | Semiconductor output circuit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH02266712A (ja) | 半導体装置 | |
| EP0166581A2 (en) | Cmos circuit overvoltage protection | |
| US6545515B2 (en) | Semiconductor switch having a voltage detection function | |
| JPH02126669A (ja) | 複合ｍｏｓトランジスタと自由輪ダイオード | |
| JP3492666B2 (ja) | 半導体装置のｅｓｄ保護回路 | |
| US5469095A (en) | Bridge circuit for driving an inductive load with a shoot-through prevention circuit | |
| JP2005277184A (ja) | 半導体装置 | |
| JP2881755B2 (ja) | パワー素子駆動回路 | |
| JP2006080160A (ja) | 静電保護回路 | |
| US6172861B1 (en) | Protection circuit for semiconductor device | |
| JP3036438B2 (ja) | アナログスイッチ回路 | |
| JP2001169594A (ja) | モータ駆動装置 | |
| EP0389452A2 (en) | Bridge circuit having polarity inversion protection means entailing a reduced voltage drop | |
| JPS6118315A (ja) | 保護回路装置 | |
| JPH02130951A (ja) | 半導体素子の短絡保護回路 | |
| EP1482554B1 (en) | Electrostatic discharge protection device | |
| US20020089018A1 (en) | Semiconductor device | |
| JP2010073834A (ja) | 静電気保護回路 | |
| JPS61158175A (ja) | プレ−ナ型トランジスタ装置 | |
| JP2002368594A (ja) | 負荷駆動装置 | |
| JP3059906B2 (ja) | 半導体集積回路 | |
| JPH0818417A (ja) | パワー素子駆動保護回路及びｍｏｓｆｅｔ駆動保護回路 | |
| JP4133081B2 (ja) | モジュール型ｉｇｂｔ | |
| JP2621682B2 (ja) | 直流ブラシレスモータのインバータ回路 | |
| JPH10289956A (ja) | Ｃｍｏｓ集積回路の保護回路、および保護機能を備えたｃｍｏｓ集積回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20001226 |