JPH07109830B2 - 薄膜積層体における障壁の改良 - Google Patents

薄膜積層体における障壁の改良

Info

Publication number
JPH07109830B2
JPH07109830B2 JP3294798A JP29479891A JPH07109830B2 JP H07109830 B2 JPH07109830 B2 JP H07109830B2 JP 3294798 A JP3294798 A JP 3294798A JP 29479891 A JP29479891 A JP 29479891A JP H07109830 B2 JPH07109830 B2 JP H07109830B2
Authority
JP
Japan
Prior art keywords
layer
barrier
layers
thin film
barriers
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP3294798A
Other languages
English (en)
Other versions
JPH04282836A (ja
Inventor
ミラン・プーノビツク
キング−ニング・チユ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPH04282836A publication Critical patent/JPH04282836A/ja
Publication of JPH07109830B2 publication Critical patent/JPH07109830B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
    • H10W20/41—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes characterised by their conductive parts
    • H10W20/44—Conductive materials thereof
    • H10W20/4403—Conductive materials thereof based on metals, e.g. alloys, metal silicides
    • H10W20/4432—Conductive materials thereof based on metals, e.g. alloys, metal silicides the principal metal being a noble metal, e.g. gold
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00—Layered products comprising a layer of metal
    • B32B15/01—Layered products comprising a layer of metal all layers being exclusively metallic
    • B32B15/018—Layered products comprising a layer of metal all layers being exclusively metallic one layer being formed of a noble metal or a noble metal alloy
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C26/00—Coating not provided for in groups C23C2/00 - C23C24/00
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C28/00—Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D
    • C23C28/02—Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D only coatings only including layers of metallic material
    • C23C28/023—Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D only coatings only including layers of metallic material only coatings of metal elements only
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
    • H10W20/41—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes characterised by their conductive parts
    • H10W20/425—Barrier, adhesion or liner layers
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S428/00—Stock material or miscellaneous articles
    • Y10S428/922—Static electricity metal bleed-off metallic stock
    • Y10S428/9265—Special properties
    • Y10S428/929—Electrical contact feature
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12493—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • Y10T428/12771—Transition metal-base component
    • Y10T428/12861—Group VIII or IB metal-base component
    • Y10T428/12889—Au-base component
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12493—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • Y10T428/12771—Transition metal-base component
    • Y10T428/12861—Group VIII or IB metal-base component
    • Y10T428/12903—Cu-base component
    • Y10T428/1291—Next to Co-, Cu-, or Ni-base component

Landscapes

  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業用の利用分野】本発明は、一般に薄膜の障壁に関
し、特に薄膜拡散障壁に関し、更に詳細には電子デバイ
スおよび半導体および他の固体デバイスの接点に使用さ
れるような障壁に関する。
【０００２】
【従来技術】薄膜メタラジにおいて一つの膜層から他の
膜層へ原子が拡散するという悪影響は長い間意識されて
いる。他の層から原子の相互拡散があるということは時
間と共に特性が変化するということを意味する。特性の
変化には固有抵抗、付着、延性、はんだ結合性のような
単一パラメータの直接変動というように簡単なものであ
る場合がある。原子規模の不純物レベルが関係する半導
体デバイスのような更に複雑な用途においては、拡散に
より出現する不要な原子が破滅的なデバイスの故障を生
む可能性がある。
【０００３】通常、拡散は、比較的遅く、バルクの影響
は予測可能であると考えられている。しかし、薄膜の場
合には、この影響は、単にバルクの影響で予想されるよ
りはるかに速く進行する。距離が短いこと、粒界、およ
び欠陥が関連していると考えられる。
【０００４】拡散障壁構造は通常、一連の膜層内部にお
いて、一つの場所から原子が存在すると害となる他の場
所への原子の移動を制御し、防止し、または遅らせるよ
うに動作する前記一連の膜層内に設けられた単一の層で
ある。
【０００５】他の障壁構造層を薄膜積層体に挿入して相
互作用の可能性がある層同士の間に化合物の生成を防止
しまたは行わせることができる。
【０００６】半導体技術では、拡散効果および化合物生
成効果は、デバイスの感度によってのみならず製造時の
プロセスウィンドウでの熱応力によっても悪化する。半
導体技術では、プロセスウィンドウは、温度レベルおよ
び、集積回路のようなデバイスまたはデバイスのアレイ
の製造の一工程に割り当たられたそのレベルにある時間
である。このようなデバイスまたはアレイを製作するに
あたっては、累積効果を持つ可能性のあるプロセスウィ
ンドウ温度変動が存在することがある。
【０００７】半導体の技術では、製造または作業を容易
にするのに接点に必要とされる機能が存在し、その必要
な機能を与えることができる特定の金属をその目的のた
めに薄膜積層体に導入する。これらは、それぞれが異な
る目的のための異なる金属から成る多数の層とすること
ができる。例として、導電性には銅（Ｃｕ）またはアル
ミニウム（Ａｌ）、耐食およびはんだ接合性には金（Ａ
ｕ）、および接着にはクロム（Ｃｒ）がある。技術が進
展するにつれて、障壁技術が単層構造に入り込んでき
た。導電性のため一般的に存在するＣｕと耐食およびは
んだ接合性のため一般的に存在するＡｕとの間の原子の
拡散を遅らせるＮｉの薄膜拡散障壁構造が広範に使用さ
れてきている。このような構造の一例は、米国特許第
４，０１６，０５０号にある。
【０００８】他の形式の障壁構造は、米国特許第４，８
１６，４２４号に示されており、これでは窒化チタン
（ＴｉＮ）−タングステン（Ｗ）を使用して、Ａｌを導
体として使用する場合、Ａｌとシリコン（Ｓｉ）との相
互拡散を防止している。
【０００９】更に他の障壁構造は、米国特許第４，４７
８，８８１号に示されており、これでは製作時にＷの層
をＳｉ半導体デバイスのＡｌ導体とＮｉ導電層との間に
設けるが、この層は処理後ＡｌとＮｉＳｉ接触化合物と
の間の化学反応を防止するＷの単一障壁層となる。
【００１０】
【発明が解決しようとする課題】本発明は、半導体デバ
イスの接点に使用される障壁を改良することを目的とす
る。
【００１１】
【課題を解決するための手段】障壁技術の改良は、少な
くとも３層を有する薄膜積層体に多層障壁構造を設ける
ことにより達成され、前記障壁構造の全体の制御、防止
または遅延の機能を高めるよう動作する少なくとも一つ
の材料から成る内層が存在する。内層の材料は、境界
面、粒界および欠陥の変化の形での原子移動防止特性、
相対濃度、および薄膜技術で吸い込み（ｓｉｎｋ）とし
て知られている状態の少なくとも幾つかの機能を発揮す
る。
【００１２】ＮｉＡｕＮｉの新しい拡散障壁構成が設け
られるが、これは積層体内のＣｕおよびＡｕの相互拡散
を防止すべき薄膜積層体に広範に使用されているＮｉ単
層の拡散障壁構造に対する改良である。
【００１３】本発明は、拡散種および相互反応種を根本
的に削減し、材料の選択幅を拡大し、全体として障壁を
より完全にするという利益をもたらす。ＡｕＮｉＡｕＮ
ｉＣｕの薄膜積層体においては、ＣｕのＡｕへの拡散が
実際的に除去されているため脆性が除去され、腐食が減
り、はんだ接合性が増大する。
【００１４】
【実施例】図５を参照すると、層３と層４との間の拡散
として相互作用、化合物生成、および相互溶解を防止す
る目的で単層１が薄膜積層体２に導入されている、従来
技術の形式の障壁構造が示されている。障壁層構造は、
不必要な原子が層３または層４から他の層の原子に到達
してこれと相互作用するのを防止するか遅らせるかす
る。積層体２の薄膜層は、μｍオーダーの厚さのもので
あり、製作中に多様な熱応力を受けると、層３または層
４の原子が他の層へ幾らか移動する。
【００１５】図３、図４、図６、および図７で、スパッ
タ時間（分）に対する濃度（原子％）のグラフは、オー
ジェ電子分光法をスパッタ区画法と組み合わせて得られ
た深さプロファイルの結果を示したものである。スパッ
タリングは２ＫｅＶのアルゴンイオンを用い毎分５０〜
６０ の割合で行った。
【００１６】次に図６を参照すると、図５の従来技術の
単層障壁について、広範に使用されているＡｕＮｉＣｕ
の拡散障壁構造を半導体接点の環境に適用したオージェ
式材料分析グラフを示してある。
【００１７】図６において、分析した試料は、厚さ２μ
ｍのＣｕ層から厚さ２７００ÅのＡｕ層３への原子の拡
散を遅らせる目的で、スルファミン酸ニッケルの溶液か
ら電着されて積層体２に導入される厚さ２μｍのＮｉの
障壁層１と、図５のように支持しているＳｉ基板上に４
００Åの厚さのＣｒ接着層を備えている。複数回処理の
熱応力の累積効果を模擬するように設計された２時間４
００℃のアニーリングサイクルを試料に加えた。図６の
分析は、単層Ｎｉ障壁１の遅延効果がこれら条件のもと
でＣｕが層４から障壁層１を通してＡｕ層３にＡｕ層３
が約１０（原子）パーセントのＣｕおよび約１０（原
子）パーセントのＮｉを含むレベルまで拡散するのを防
止するのに不十分であることを示している。
【００１８】次に図７を参照すると、図６の分析は、Ａ
ｕ層においてＣｕおよびＮｉが実質上同じレベルで存在
するというマイクロプローブ式分析により確認される。
【００１９】本発明の改良障壁を図１と関連して説明す
る。図１で、積層体２で、障壁は一方の側で層６により
層４から分離され他方の側で層７により層３から分離さ
れている中間層５から構成されている。中間層５は、移
動原子を捕らえまたは結合する際に当技術で知られてい
る吸い込み状態の機能を果たす。層６および層７は各々
一般に障壁として動作し、これらはまた材料の適合性を
緩和するのにも役立ち、したがってより完全な障壁に近
づく材料の組み合わせが可能になる。
【００２０】層５は、相互作用するまたは拡散する原子
に出逢いまたは該原子が入り込むと、層の吸い込み機能
により原子を異なる、エネルギのもっと低い状態に変換
する元素または化合物とすることができる。
【００２１】本発明の好適実施例は、半導体接点におけ
る改良された拡散障壁にある。改良された接点を図２に
概略図解してある。これまで説明したように、半導体接
点技術では、導電性のためのＣｕの層および耐食および
はんだ接合性のためのＡｕの層を、再現可能な信頼性あ
る高収率のデバイスとするために、相互反応しないよう
にしておかなければならない。しかし、複数の温度変動
のもとでの処理状態では、Ｃｕを必要以上にＡｕの中に
拡散させるよう動作し、図６および図７に関連して図示
したように、ＣｕはＮｉ障壁層を通してＡｕ層内に拡散
する。
【００２２】本発明によれば、改良された障壁が積層体
１０に設けられてＣｕ導電層１１から原子がＡｕの耐食
はんだ接合性高揚層１２の中に拡散してその性質に影響
を与えることがないようにし、４００℃、２時間のアニ
ーリングの後Ａｕ層１２に存在するＣｕが約０．２ない
し０．４４％に効果的に減少される。改良された障壁１
３は、３層から構成されている。すなわち、一方の側で
Ｎｉの層１５によりＣｕ層１１から分離され且つ他方の
側でＮｉの層１６によりＡｕ層から分離されている中間
層１４である。
【００２３】層１５および１６は、標準応力および積層
体１０の残りとの導電性の適合性について選択され、隣
接層から拡散する原子に対して障壁の機能を提供する。
中間層１４は、積層体内での適合性ばかりでなく、層１
５を通過して拡散するＡｕまたはＣｕの原子、特にＣ
ｕ、に対する吸い込み機能をも提供するように選択され
る。Ｃｕ3Ａｕ、ＣｕＡｕ、またはＣｕＡｕ3のような化
合物が通常中間層１４に形成される。
【００２４】本発明の改良された障壁１３の有効性を図
３および図４に関連して図解してある。これらの図は、
本発明の障壁を備えている積層体１０のＡｕ層１２の、
４００℃、２時間のアニーリングサイクル後の、オージ
ェ材料分析のグラフである。
【００２５】図３および図２において、試料は、図示し
てないＳｉ基板上に４００Åの蒸着Ｃｒ接着層を備えて
おり、その上に２μｍのＣｕの蒸着層１１があり、その
上にｐＨ３．２５、電流密度１５ｍＡ／ｃｍ2、および
温度５０℃の堆積条件のもとで、当該技術分野で標準
の、ＳＥＬＲＥＸR ＳＵＬＦＡＭＥＸRニッケルめっき
液から電着した厚さ１μｍないし１．５μｍのＮｉの層
１５が存在する。層１５の上には、ｐＨ８．７０、電流
密度２．７２ｍＡ／ｃｍ2、温度５０℃の蒸着条件のも
とで、当該技術分野で標準の、ＳＥＬＲＥＸR ＢＤＴR
５１０金めっき液から電着した厚さ１０６０ÅのＡｕの
中間層１４がある。Ｎｉ層１６およびＡｕ層１２は、そ
れぞれ、層１５および層１４と同じ条件および同じ厚さ
で連続して堆積される。
【００２６】図３を参照すると、図２の層１２のオージ
ェ分析のグラフが本発明の改良された障壁によるＣｕの
極端な降下を示している。
【００２７】５ｋＶのビームエネルギで行う個別探触に
よるマイクロプローブ分析では、Ｎｉ組成は、±３％の
精度で８．３原子％であり、三つの探触点の一つではＣ
ｕが検出されず、第２の点ではＣｕの組成は０．２原子
％であり、第３の点では０．４４原子％であり、相対精
度は±５０％、確度は±２０％であった。
【００２８】本発明の障壁を備えた図２のＡｕ層１２へ
のＣｕの移動の極端な低下は、図３および図４の双方の
オージェ分析図により確認される。
【００２９】図４において、分析した試料はＮｉ層１５
および１６の厚さが１．５μｍであるということだけが
図３のものと異なっている。他のすべての層組成、寸
法、および製作は、図３の試料と同じである。
【００３０】図４を参照すると、電子マイクロプローブ
分析からＡｕ層１２のＮｉ組成は、相対精度±２％、相
対確度±５％で８．７原子％であり、一方三つの個別探
触点でのＣｕの組成は、同様で０．１５原子％以下であ
った。
【００３１】
【発明の効果】本発明は、半導体デバイスの接点に使用
される障壁を改良することができる。
【図面の簡単な説明】
【図１】本発明の改良された障壁の概略横断面図であ
る。
【図２】本発明の一実施例の概略横断面図である。
【図３】アニーリング後の本発明の改良された障壁のオ
ージェ分析グラフであり、外層がＡｕおよびＣｕで障壁
がＮｉＡｕＮｉである場合のものである。
【図４】アニーリング後の本発明の改良された障壁の異
なるＮｉ厚さでのオージェ分析グラフであり、外層がＡ
ｕおよびＣｕであり、障壁がＮｉＡｕＮｉである場合の
ものである。
【図５】従来技術の単層障壁構造の概略横断面図であ
る。
【図６】アニーリング後の図１の単層障壁のオージェ分
析グラフであり、障壁層がＮｉで外層がＡｕおよびＣｕ
である場合のものである。
【図７】アニーリング後の図１の単層障壁の異なるＮｉ
厚さでのオージェ分析グラフであり、障壁層がＮｉで、
外層がＡｕおよびＣｕである場合のものである。
【符号の説明】
１ .. 障壁層 ２ .. 薄膜積層体 ３，１２ .. Ａｕ層 ５，１４ .. 中間層 １０ .. 積層体 １１ .. Ｃｕ導電層 １３ .. 改良された障壁 １５，１６ .. Ｎｉ層
───────────────────────────────────────────────────── フロントページの続き (72)発明者 キング−ニング・チユ アメリカ合衆国ニユーヨーク州チヤパツカ ア、ホワイトロウ・クローズ44番地 (56)参考文献 特開 昭63−53935（ＪＰ，Ａ) 特開 平１−214053（ＪＰ，Ａ) 実開 昭55−152067（ＪＰ，Ｕ) 実開 平１−67746（ＪＰ，Ｕ)

Claims (5)

    【特許請求の範囲】
  1. 【請求項１】電子装置のＡｕの第１層及びＣｕの第２層
    の間に形成された３層の障壁構造において、 上記３層は、 一方の面が上記第１層に接するＮｉの第３層と、 一方の面が上記第３層の他方の面に接するＡｕの第４層
    と、 一方の面が上記第４層の他方の面に接し、他方の面が上
    記第２層に接するＮｉの第５層とを有することを特徴と
    する上記障壁構造。
  2. 【請求項２】上記第２層の厚さはは２μｍであり、上記
    第１及び第４層の厚さは１０６０Åであり、そして上記
    第３及び第４層の厚さは１μｍ乃至１．５μｍであるこ
    とを特徴とする請求項１記載の障壁構造。
  3. 【請求項３】半導体の表面に形成された金属導体層、該
    金属導体層上に形成されたＣｕ導体層及び該Ｃｕ導体層
    上に形成されたＡｕ導体層を有する半導体装置におい
    て、 上記Ｃｕ導体層及び上記Ａｕ導体層の間に３層の障壁構
    造が形成され、 該障壁構造は、 上記Ｃｕ導体層上に形成されたＮｉの第１層、 該第１層上に形成されたＡｕの第２層、 該第２層上に形成されたＮｉの第３層を有することを特
    徴とする上記半導体装置。
  4. 【請求項４】上記Ｃｕ導体層の厚さは２μｍであり、上
    記第１及び第３層の厚さは１μｍ乃至１．５μｍであ
    り、そして上記第２層及び上記Ａｕ導体層の厚さは１０
    ６０Åであることを特徴とする請求項３記載の半導体装
    置。
  5. 【請求項５】上記半導体はＳｉであり、そして上記金属
    導体層はＣｒであることを特徴とする請求項４記載の半
    導体装置。
JP3294798A 1990-10-22 1991-10-16 薄膜積層体における障壁の改良 Expired - Lifetime JPH07109830B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US60149290A 1990-10-22 1990-10-22
US601492 1990-10-22

Publications (2)

Publication Number Publication Date
JPH04282836A JPH04282836A (ja) 1992-10-07
JPH07109830B2 true JPH07109830B2 (ja) 1995-11-22

Family

ID=24407695

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3294798A Expired - Lifetime JPH07109830B2 (ja) 1990-10-22 1991-10-16 薄膜積層体における障壁の改良

Country Status (2)

Country Link
US (1) US5294486A (ja)
JP (1) JPH07109830B2 (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6077766A (en) * 1999-06-25 2000-06-20 International Business Machines Corporation Variable thickness pads on a substrate surface
US6649930B2 (en) 2000-06-27 2003-11-18 Energenius, Inc. Thin film composite containing a nickel-coated copper substrate and energy storage device containing the same
US6534863B2 (en) 2001-02-09 2003-03-18 International Business Machines Corporation Common ball-limiting metallurgy for I/O sites
EP1399602A1 (en) * 2001-06-28 2004-03-24 Energenius, Inc. Method of making a nickel-coated copper substrate and thin film composite containing the same
KR100456528B1 (ko) * 2001-12-11 2004-11-09 삼성전자주식회사 반도체 공정 챔버에 사용되는 금속 가스킷
JP3820975B2 (ja) * 2001-12-12 2006-09-13 ソニー株式会社 半導体装置及びその製造方法
US20050067699A1 (en) * 2003-09-29 2005-03-31 Intel Corporation Diffusion barrier layer for lead free package substrate
US8574722B2 (en) * 2011-05-09 2013-11-05 Tyco Electronics Corporation Corrosion resistant electrical conductor
US9224550B2 (en) 2012-12-26 2015-12-29 Tyco Electronics Corporation Corrosion resistant barrier formed by vapor phase tin reflow
CN104157561B (zh) * 2014-08-08 2017-01-18 复旦大学 一种利用二维金属层厚度降低石墨烯电极接触电阻的方法
EP3258490A1 (en) * 2016-06-13 2017-12-20 STMicroelectronics Srl A method of manufacturing semiconductor devices and corresponding device

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1031837A (en) * 1963-08-01 1966-06-02 Standard Telephones Cables Ltd Improvements in or relating to metal plating
US3663184A (en) * 1970-01-23 1972-05-16 Fairchild Camera Instr Co Solder bump metallization system using a titanium-nickel barrier layer
US3883947A (en) * 1971-11-05 1975-05-20 Bosch Gmbh Robert Method of making a thin film electronic circuit unit
US4016050A (en) * 1975-05-12 1977-04-05 Bell Telephone Laboratories, Incorporated Conduction system for thin film and hybrid integrated circuits
JPS54131867A (en) * 1978-04-04 1979-10-13 Toshiba Corp Structure of projection electrode of semiconductor device
US4410622A (en) * 1978-12-29 1983-10-18 International Business Machines Corporation Forming interconnections for multilevel interconnection metallurgy systems
JPS55152067U (ja) * 1979-04-18 1980-11-01
US4300149A (en) * 1979-09-04 1981-11-10 International Business Machines Corporation Gold-tantalum-titanium/tungsten alloy contact for semiconductor devices and having a gold/tantalum intermetallic barrier region intermediate the gold and alloy elements
US4319264A (en) * 1979-12-17 1982-03-09 International Business Machines Corporation Nickel-gold-nickel conductors for solid state devices
US4273859A (en) * 1979-12-31 1981-06-16 Honeywell Information Systems Inc. Method of forming solder bump terminals on semiconductor elements
US4424527A (en) * 1981-07-31 1984-01-03 Optical Information Systems, Inc. Bonding pad metallization for semiconductor devices
US4478881A (en) * 1981-12-28 1984-10-23 Solid State Devices, Inc. Tungsten barrier contact
JPS59175763A (ja) * 1983-03-25 1984-10-04 Fujitsu Ltd 半導体装置
US4495222A (en) * 1983-11-07 1985-01-22 Motorola, Inc. Metallization means and method for high temperature applications
US4666796A (en) * 1984-09-26 1987-05-19 Allied Corporation Plated parts and their production
JPS61177746A (ja) * 1985-02-01 1986-08-09 Hitachi Ltd 半導体装置およびその製造方法
US4654224A (en) * 1985-02-19 1987-03-31 Energy Conversion Devices, Inc. Method of manufacturing a thermoelectric element
US4954423A (en) * 1985-08-06 1990-09-04 Texas Instruments Incorporated Planar metal interconnection for a VLSI device
GB2186597B (en) * 1986-02-17 1990-04-04 Plessey Co Plc Electrical contact surface coating
JPS62229973A (ja) * 1986-03-31 1987-10-08 Toshiba Corp 半導体装置
JPS6353935A (ja) * 1986-08-22 1988-03-08 Mitsubishi Electric Corp 半導体装置
US4742023A (en) * 1986-08-28 1988-05-03 Fujitsu Limited Method for producing a semiconductor device
US4796082A (en) * 1987-03-16 1989-01-03 International Business Machines Corporation Thermally stable ohmic contact for gallium-arsenide
JPS63234562A (ja) * 1987-03-23 1988-09-29 Mitsubishi Electric Corp 半導体装置の電極
US4753851A (en) * 1987-05-29 1988-06-28 Harris Multiple layer, tungsten/titanium/titanium nitride adhesion/diffusion barrier layer structure for gold-base microcircuit interconnection
US4998158A (en) * 1987-06-01 1991-03-05 Motorola, Inc. Hypoeutectic ohmic contact to N-type gallium arsenide with diffusion barrier
JPH0167746U (ja) * 1987-10-23 1989-05-01
JP2567442B2 (ja) * 1988-02-22 1996-12-25 住友電気工業株式会社 半導体装置及びその製造方法
JPH01238042A (ja) * 1988-03-17 1989-09-22 Sony Corp 配線形成方法
FR2634317A1 (fr) * 1988-07-12 1990-01-19 Philips Nv Procede pour fabriquer un dispositif semiconducteur ayant au moins un niveau de prise de contact a travers des ouvertures de contact de petites dimensions
US5019234A (en) * 1990-06-08 1991-05-28 Vlsi Technology, Inc. System and method for depositing tungsten/titanium films

Also Published As

Publication number Publication date
JPH04282836A (ja) 1992-10-07
US5294486A (en) 1994-03-15

Similar Documents

Publication Publication Date Title
US8729701B2 (en) Copper diffusion barrier
KR900007691B1 (ko) 로듐피복금 ic 금속처리방법
EP0199078B1 (de) Integrierte Halbleiterschaltung mit einer aus Aluminium oder einer Aluminiumlegierung bestehenden Kontaktleiterbahnebene und einer als Diffusionsbarriere wirkenden Tantalsilizidzwischenschicht
US6391773B2 (en) Method and materials for through-mask electroplating and selective base removal
TWI259554B (en) Semiconductor device and manufacturing method thereof
US6706629B1 (en) Barrier-free copper interconnect
US4319264A (en) Nickel-gold-nickel conductors for solid state devices
JPH0760852B2 (ja) 銅合金導電プラグ形成方法及び装置
EP0132720A1 (de) Integrierte Halbleiterschaltung mit einer aus Aluminium oder aus einer Aluminiumlegierung bestehenden äusseren Kontaktleiterbahnebene
EP0950261B1 (de) Halbleiterkörper mit rückseitenmetallisierung
DE3784605T2 (de) Verfahren zum herstellen einer halbleitervorrichtung und halbleitervorrichtung.
US5294486A (en) Barrier improvement in thin films
EP0558176A1 (en) Metal-to-metal antifuse with improved diffusion barrier layer
JPH05504867A (ja) 集積回路の製造にモリブデン・プラグを使用するプロセス強化
EP0628998B1 (en) Wiring layer for semi conductor device and method for manufacturing the same
JP5735490B2 (ja) 半導体素子接点
JP2789332B2 (ja) 金属配線の構造及びその形成方法
Murarka et al. Copper interconnection schemes: elimination of the need of diffusion barrier/adhesion promoter by the use of corrosion-resistant low-resistivity-doped copper
KR19990013553A (ko) 반도체 디바이스 및 반도체 디바이스 제조 공정
KR930001311A (ko) 반도체 장치의 금속 배선층 형성방법
JP2000208517A (ja) 半導体装置の製造方法
EP0752718A2 (en) Method for forming conductors in integrated circuits
JPH0140511B2 (ja)
JPS6038823A (ja) 半導体装置
JP2609940B2 (ja) 多層配線体