JPH0864491A - アライメント方法 - Google Patents

アライメント方法

Info

Publication number
JPH0864491A
JPH0864491A JP6195015A JP19501594A JPH0864491A JP H0864491 A JPH0864491 A JP H0864491A JP 6195015 A JP6195015 A JP 6195015A JP 19501594 A JP19501594 A JP 19501594A JP H0864491 A JPH0864491 A JP H0864491A
Authority
JP
Japan
Prior art keywords
alignment mark
alignment
distance
exposure apparatus
reference position
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6195015A
Other languages
English (en)
Inventor
Hiroshi Haraguchi
浩志 原口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP6195015A priority Critical patent/JPH0864491A/ja
Publication of JPH0864491A publication Critical patent/JPH0864491A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

(57)【要約】 【構成】 本発明においては、従来と同様に半導体基板
11表面上にアライメントマーク13を形成する。この
アライメントマーク13とは別の位置に、アライメント
マーク13を基準位置とし一定の間隔を持つ位置に、レ
ジスト22の潜像等を利用してプリアライメントマーク
23を形成し、2つのアライメントマークのアライメン
トを行う。 【効果】 本発明によれば、プリアライメントマークと
露光装置の距離を測定することにより、アライメントマ
ークの測定位置の誤差を求め、これを露光装置にフィー
ドバックし露光を行うことにより、金属膜の影響を受け
ずに正確なアライメントを行うことができる。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明はアライメント方法、特に
半導体基板上のアライメントマークを高精度に検出する
アライメント方法に関する。
【0002】
【従来の技術】近年半導体デバイスの高集積化が進んで
おり、これに伴なってパターンの微細化が進められてい
る。微細化が進むにつれてリソグラフィ技術において
は、特にアライメント技術の高精度化が要求されてい
る。
【0003】従来の縮小投影露光装置によるアライメン
ト方法について説明する。通常のアライメントマークの
構造を図3(a−1)、図3(a−2)に示す。図3
(a−1)は上面図、図3(a−2)は図3(a−1)
のA−B面での断面図である。
【0004】従来のアライメント方法は、例えば半導体
基板101上に成膜される酸化膜102をエッチング
し、凹凸を設ける事によりアライメントマーク103を
形成する。アライメントマーク103は、半導体基板1
01のダイシングライン(図示せず。)上に横が6μ
m、縦が80μm程度の長方形で数個形成されている。
このアライメントマーク103をレーザ光等のアライメ
ント光によりスキャニングし、アライメントマーク10
3からの反射光の強度を検出すると、検出されるアライ
メント信号は図3(a−3)に示すように、断面形状に
対応した信号が検出される。
【0005】しかし、図3(b−1)に示すように、高
温スパッタやメルト処理等を行い、半導体基板111上
の酸化膜表面上112に金属膜114を形成した後に、
従来技術を用いた位置合わせのためのアライメントマー
ク113の検出を行うと、金属膜114の結晶粒(以
下、グレインと称す。)の影響により、金属膜表面にお
いて凹凸が生じ、この結果検出されるアライメント信号
は図3(b−2)に示すように、ピークを検出する事が
難しい乱れた信号が検出される。
【0006】検出されたアライメント信号よりアライメ
ントマークの中心を検出する場合には、アライメント信
号のピークの位置を求めることにより行うが、図3(b
−2)の様にアライメント信号が乱れている場合には、
アライメント信号のピークがはっきりせず、正確にアラ
イメントマークの中心を検出することが困難になる。
【0007】よって上記のように従来のアライメント方
法においては、アライメントマーク上に成膜される金属
膜のグレインによって表面に凹凸が生じ、この結果、位
置合わせを行うためにアライメント光の反射光の強度
(アライメント信号)を検出した場合、信号に乱れが生
じ正確にアライメントマークの中心位置を検出すること
が困難となる。
【0008】
【発明が解決しようとする課題】上記のような問題点を
踏まえ本発明においては、アライメントマーク上に成膜
される金属膜のグレイン等の膜厚の影響による、アライ
メントマークの中心位置の検出誤差を低減し、これより
露光を行うことによりアライメントの精度を向上させる
ことを目的とする。
【0009】
【課題を解決するための手段】本発明においては、従来
と同様に半導体基板表面上にアライメントマークを形成
する。この形成位置は、露光装置の指標を基準位置とし
て形成する。次に例えばこの表面上に、半導体素子間の
配線形成のために金属膜を形成する。そしてこの金属膜
表面上に所定の膜を形成し、先に形成されているアライ
メントマークとは別の位置に、アライメントマークを基
準位置としアライメントマークより一定の間隔を持つ位
置に、プリアライメントマークを形成する。これら2つ
のアライメントマークのアライメントを行いアライメン
ト信号を得た後、この2つのアライメント信号の位相差
を計測する。露光装置の指標から2つのアライメントマ
ーク間の距離を比較し、この差を露光装置にフィードバ
ックしこれにより露光を行う。
【0010】
【作用】本発明においては、半導体基板上の酸化膜表面
上に金属膜を形成した後に、アライメントマークとは別
の位置にプリアライメントマークを形成する。このプリ
アライメントマークと露光装置の指標との距離を測定す
ることにより、アライメントマークの測定位置の誤差を
求め、これを露光装置にフィードバックし露光を行うこ
とにより、金属膜の影響を受けずに正確なアライメント
を行うことができる。
【0011】
【実施例】本発明のアライメント方法について図面を参
照して説明する。図1(a−1)、図1(a−2)は本
発明の実施例に係わる、アライメントマーク13の形状
を示すものであり、図1(a−1)はアライメントマー
ク付近の上面図、図1(a−2)は図1(a−1)にお
けるA−B面での断面図である。このアライメントマー
ク13は、通常と同様に半導体基板11上に成膜された
酸化膜12をエッチングし、凹凸を設けることにより形
成されている。アライメントマーク13は横が6μm、
縦が80μm程度の長方形で、例えば同間隔で4個形成
されている。また形成位置は半導体基板11内のダイシ
ングライン(図示せず。)上であり、基準位置となる露
光装置の指標14より所定の距離α離れた位置に、4つ
のアライメントマーク13の中心がくるように形成す
る。
【0012】続いて図1(b)に示すように、アライメ
ントマーク13が形成されている酸化膜12表面上に、
素子間の配線形成を行うためにAl膜等の金属膜21を
成膜する。特に500℃以上の高温スパッタ法やレーザ
メルト法により、金属膜21が成膜される場合には、金
属膜21の結晶粒の大きさが不均一となりその表面には
凹凸が生じる。このような結晶粒の大きさが不均一とな
る金属としては、Alの他にWやTi、またはこれらの
化合物等の高融点金属がある。
【0013】続いて図1(c−1)、図1(c−2)に
示すように、この金属膜21をパターニングするため
に、この金属膜21表面上に膜厚2μm程度のレジスト
22を成膜する。本発明においてはこのレジスト22上
にプリアライメントマーク23を形成する。図1(c−
1)は上面図、図1(c−2)はA−B面、C−D面で
の断面図である。このレジスト22としては、例えばポ
ジ型ノボラック系レジスト等を用いる。
【0014】プリアライメントマーク23の形成方法
は、プリアライメントマークの形成予定領域上のレジス
トを露光し、この領域のアライメント光に対する反射
率、吸収率をその周囲と比べて変化させることにより行
うものであり、レジスト22の潜像として形成される。
よってプリアライメントマーク23を形成するための酸
化膜等を形成する必要がなく、金属膜21をパターニン
グするために形成されたレジスト22を、そのままアラ
イメントマーク23を形成するための膜として利用する
ことができる。
【0015】プリアライメントマーク23の形成位置
は、先に形成されているアライメントマーク13にアラ
イメントを行い、図1(d)に示すアライメント信号を
検出し、アライメントマーク13の測定による中心位置
を決定し、この中心位置を基準位置とし、この基準位置
に基づいて決定する。このアライメントマーク13のア
ライメント方法は、従来のアライメント方法と同様であ
り、その中心位置決定方法と同様の方法である。よって
検出された中心位置は、金属膜のグレインの影響により
誤差γが含まれた値となり、露光装置の指標14からの
距離はα+γとなる。 図2にプリアライメントマーク
23の形成位置の概略図を示す。図中の31はアライメ
ントマーク13の検出された中心位置の平均の位置であ
り、指標14よりα+γの距離にある。プリアライメン
トマーク23は、この誤差が含まれたアライメントマー
ク13の測定の中心位置31より所定の距離βだけずら
し、アライメントマーク13と同様の間隔と大きさを持
って形成する。32はプリアライメントマーク23の中
心位置の平均の位置である。ここで、プリアライメント
マークの中心位置32と指標14との距離を測定する
と、指標14からアライメントマーク13の実際の中心
位置33までの距離αと、アライメントマーク13の測
定の中心位置31からプリアライメントマーク23の中
心位置32までの距離βと、アライメントマーク13上
に形成された金属膜21の影響による、アライメントマ
ーク13の実際の中心位置33から、測定の中心位置3
2までの距離として、測定誤差γの和が検出される。よ
って指標14からアライメントマーク13の実際の中心
位置33までの距離と、アライメントマーク13の測定
の中心位置31からアライメントマーク23の中心位置
32までの距離α+βを求めることにより、アライメン
トマーク13の測定の中心位置31の測定誤差γの値を
特定することができる。この誤差γを露光装置にフィー
ドバックし露光を行うことにより、アライメントマーク
上の金属膜の影響を受けることなしに、高精度の露光を
行うことができる。
【0016】上記実施例においては、プリアライメント
マーク23はレジスト22に形成したが、これは層間絶
縁膜や多結晶シリコン膜など、アライメントマーク13
と同様の間隔で形成でき、同程度のアライメント光の強
度が得られるものであれば実施が可能である。さらに、
プリアライメントマーク23は、アライメントマーク1
3と同様に、半導体基板11上に例えば酸化膜12をエ
ッチングすることによって形成してもよく、上記同様の
アライメント方法を行うことにより、露光装置等の誤差
を補正することが可能となる。
【0017】
【発明の効果】本発明においては、半導体基板上の酸化
膜表面上に金属膜を形成した後に、アライメントマーク
とは別の位置にプリアライメントマークを形成する。こ
のプリアライメントマークと露光装置の距離を測定する
ことにより、アライメントマークの測定位置の誤差を求
め、これを露光装置にフィードバックし露光を行うこと
により、金属膜の影響を受けずに正確なアライメントを
行うことができる。
【図面の簡単な説明】
【図1】本発明の実施例のアライメント方法の説明図。
【図2】本発明の実施例のアライメント方法の説明図。
【図3】従来のアライメント方法の説明図。
【符号の説明】
11、101、111 半導体基板 12、102、112 酸化膜 13、103、113 アライメントマーク 14 露光装置の指標 21、114 金属膜 22 レジスト 23 プリアライメントマーク 31 アライメントマーク13の測定による中心位置
の平均の位置 32 プリアライメントマーク23の中心位置の平均
の位置 33 アライメントマーク13の実際の中心位置の平
均の位置

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】 露光装置の指標を第一の基準位置として
    半導体基板上に第一のアライメントマークを形成する工
    程と、 前記第一のアライメントマークの位置を検出する工程
    と、 検出された前記第一のアライメントマークの位置を第二
    の基準位置として、前記半導体基板上に第二のアライメ
    ントマークを形成する工程と、 前記第一の基準位置から前記第二のアライメントマーク
    までの距離を検出する工程とを具備することを特徴とす
    るアライメント方法。
  2. 【請求項2】 露光装置の基準位置より第一の距離離れ
    た位置の半導体基板上に第一のアライメントマークを形
    成する工程と、 前記第一のアライメントマークが形成された半導体基板
    上に所定の膜を形成する工程と、 前記所定の膜上から前記第一のアライメントマークの位
    置を求める工程と、 検出された前記第一のアライメントマークの位置より第
    二の距離離れた位置の所定の膜上に第二のアライメント
    マークを形成する工程と、 前記露光装置の基準位置から前記第二のアライメントマ
    ークの位置までの距離を求める工程と、 前記第一の距離と前記第二の距離と、測定された前記露
    光装置の基準位置から前記第二のアライメントマークの
    位置までの距離とから、前記露光装置の基準位置から前
    記第一のアライメントマークの位置までの距離を求める
    工程とを具備することを特徴とするアライメント方法。
  3. 【請求項3】 請求項2記載のアライメント方法におい
    て、 前記所定の層は2層で形成され、下層が金属膜により形
    成され上層がレジストにより形成されていることを特徴
    とするアライメント方法。
  4. 【請求項4】 請求項2記載のアライメント方法におい
    て、 前記第二のアライメントマークは前記レジストを改質す
    ることにより形成されていることを特徴とするアライメ
    ント方法。
  5. 【請求項5】 請求項2記載のアライメント方法におい
    て、 前記第一の距離と前記第二の距離と、測定された前記露
    光装置の基準位置から前記第二のアライメントマークの
    位置までの距離とから、前記露光装置の基準位置から前
    記第一のアライメントマークの位置までの距離を求める
    工程は、前記第一の距離と前記第二の距離との和と、前
    記露光装置の基準位置から前記第二のアライメントマー
    クの位置までの距離との差を求めることを特徴とするア
    ライメント方法。
JP6195015A 1994-08-19 1994-08-19 アライメント方法 Pending JPH0864491A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6195015A JPH0864491A (ja) 1994-08-19 1994-08-19 アライメント方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6195015A JPH0864491A (ja) 1994-08-19 1994-08-19 アライメント方法

Publications (1)

Publication Number Publication Date
JPH0864491A true JPH0864491A (ja) 1996-03-08

Family

ID=16334118

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6195015A Pending JPH0864491A (ja) 1994-08-19 1994-08-19 アライメント方法

Country Status (1)

Country Link
JP (1) JPH0864491A (ja)

Similar Documents

Publication Publication Date Title
US5982044A (en) Alignment pattern and algorithm for photolithographic alignment marks on semiconductor substrates
KR0170909B1 (ko) 반도체 소자의 오버레이 검사방법
JP2754609B2 (ja) 半導体装置の製造方法
US5868560A (en) Reticle, pattern transferred thereby, and correction method
US6589385B2 (en) Resist mask for measuring the accuracy of overlaid layers
KR100519252B1 (ko) 오버레이 마크, 오버레이 마크 형성방법 및 오버레이측정방법
JPH0321901B2 (ja)
CN101789386A (zh) 晶片对准的方法
US20070035039A1 (en) Overlay marker for use in fabricating a semiconductor device and related method of measuring overlay accuracy
JP2859855B2 (ja) 半導体素子の微細パターンアライメント方法
US8174673B2 (en) Method for wafer alignment
US5928820A (en) Method for measuring pattern line width during manufacture of a semiconductor device
JPH0864491A (ja) アライメント方法
JPH07161624A (ja) アライメント精度調査パターン
JPS62155532A (ja) 半導体ウエ−ハの位置合せマ−クの形成方法
JP2000294490A (ja) 半導体装置及びその製造方法
JPH06324475A (ja) レチクル
US6468704B1 (en) Method for improved photomask alignment after epitaxial process through 90° orientation change
JP2921129B2 (ja) 撮像装置の校正方法
JP3313543B2 (ja) 露光装置用位置合せ装置及び位置合わせ方法
JP2748029B2 (ja) 位置合わせマーク作成方法
JPH07111231A (ja) 半導体装置およびその製造方法
KR100262667B1 (ko) 반도체장치제조방법
KR100376889B1 (ko) 오버레이버어니어구조및그형성방법
TW418438B (en) Novel alignment pattern and software algorithm for semiconductor substrate photolithography alignment mark