JPH07111449A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH07111449A JPH07111449A JP5256733A JP25673393A JPH07111449A JP H07111449 A JPH07111449 A JP H07111449A JP 5256733 A JP5256733 A JP 5256733A JP 25673393 A JP25673393 A JP 25673393A JP H07111449 A JPH07111449 A JP H07111449A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- drive signal
- power supply
- output
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Electronic Switches (AREA)
- Logic Circuits (AREA)
- Dram (AREA)
Abstract
(57)【要約】
【目的】同一マスクで生産され、複数の電源に対応でき
るデータ出力回路を具備した半導体装置を提供すること
を目的とする。 【構成】本発明の半導体装置は、Ｄａｔａ信号及びＥｎ
ａｂｌｅ信号に応じてφ1 及びφ2 を発生させる出力制
御回路１と、φ1 を昇圧し電源電位よりも高電位のφ3
を発生させる昇圧回路２と、ゲートにφ1 もしくはφ3
が入力されるＮチャネル型ＭＯＳトランジスタＱ1 と、
ゲートにφ2 が入力されるＮチャネル型ＭＯＳトランジ
スタＱ2 と、パッド４に印加される信号に応じてφ1 及
びφ3 のいずれかを選択しＮチャネル型ＭＯＳトランジ
スタＱ1 のゲートに入力する選択回路２とを具備する。
るデータ出力回路を具備した半導体装置を提供すること
を目的とする。 【構成】本発明の半導体装置は、Ｄａｔａ信号及びＥｎ
ａｂｌｅ信号に応じてφ1 及びφ2 を発生させる出力制
御回路１と、φ1 を昇圧し電源電位よりも高電位のφ3
を発生させる昇圧回路２と、ゲートにφ1 もしくはφ3
が入力されるＮチャネル型ＭＯＳトランジスタＱ1 と、
ゲートにφ2 が入力されるＮチャネル型ＭＯＳトランジ
スタＱ2 と、パッド４に印加される信号に応じてφ1 及
びφ3 のいずれかを選択しＮチャネル型ＭＯＳトランジ
スタＱ1 のゲートに入力する選択回路２とを具備する。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置に関する。特
に、複数の電源電圧により動作することが可能な半導体
装置のデータ出力回路に関する。
に、複数の電源電圧により動作することが可能な半導体
装置のデータ出力回路に関する。
【０００２】
【従来の技術】ディジタル情報の“Ｈ”あるいは“Ｌ”
を外部に出力する半導体装置において、Ｎチャネル型Ｍ
ＯＳトランジスタを直列に接続しその中点より出力をと
りだす構成のものがある。Ｎチャネル型ＭＯＳトランジ
スタは移動度の大きい電子をキャリアとして用いるた
め、動作が高速であり、比較的小さなトランジスタでも
大きな電流を駆動することが可能である。このため、内
部の回路構成が完全ＣＭＯＳであっても、データ出力回
路の最終段はＮチャネル型ＭＯＳトランジスタのみで構
成されることが多い。
を外部に出力する半導体装置において、Ｎチャネル型Ｍ
ＯＳトランジスタを直列に接続しその中点より出力をと
りだす構成のものがある。Ｎチャネル型ＭＯＳトランジ
スタは移動度の大きい電子をキャリアとして用いるた
め、動作が高速であり、比較的小さなトランジスタでも
大きな電流を駆動することが可能である。このため、内
部の回路構成が完全ＣＭＯＳであっても、データ出力回
路の最終段はＮチャネル型ＭＯＳトランジスタのみで構
成されることが多い。
【０００３】Ｎチャネル型ＭＯＳトランジスタをハイサ
イド（電源電圧側）に用いた場合、ゲートを電源電圧で
駆動する限り、出力電圧はしきい値分だけ降下（しきい
値落ち）して完全に電源電圧にはならない。５Ｖの電源
電圧で駆動する従来の製品（５Ｖ品）は２．４Ｖ以上を
“Ｈ”レベルと規定しているため、しきい値落ちは問題
にならなかった。
イド（電源電圧側）に用いた場合、ゲートを電源電圧で
駆動する限り、出力電圧はしきい値分だけ降下（しきい
値落ち）して完全に電源電圧にはならない。５Ｖの電源
電圧で駆動する従来の製品（５Ｖ品）は２．４Ｖ以上を
“Ｈ”レベルと規定しているため、しきい値落ちは問題
にならなかった。
【０００４】近年になって、チップ内部の微細化に対応
し、電源電圧を５Ｖ以下に低下させる試みがなされてい
る。しかし、電源電圧を低下させた場合、上述のしきい
値落ちが問題になってくる。例えば、電源電圧を３．３
Ｖにした場合、ＭＯＳトランジスタのしきい値を１．５
Ｖとすると、３．３Ｖ−１．５Ｖ＝１．８Ｖとなり
“Ｈ”レベル規定値の２．４Ｖよりも小さくなってしま
う。このため、３．３Ｖの電源電圧に対応する製品
（３．３Ｖ品）はデータ出力回路の最終段のＮチャネル
型ＭＯＳトランジスタの入力段に昇圧回路を接続し、し
きい値落ちを解消している。
し、電源電圧を５Ｖ以下に低下させる試みがなされてい
る。しかし、電源電圧を低下させた場合、上述のしきい
値落ちが問題になってくる。例えば、電源電圧を３．３
Ｖにした場合、ＭＯＳトランジスタのしきい値を１．５
Ｖとすると、３．３Ｖ−１．５Ｖ＝１．８Ｖとなり
“Ｈ”レベル規定値の２．４Ｖよりも小さくなってしま
う。このため、３．３Ｖの電源電圧に対応する製品
（３．３Ｖ品）はデータ出力回路の最終段のＮチャネル
型ＭＯＳトランジスタの入力段に昇圧回路を接続し、し
きい値落ちを解消している。
【０００５】５Ｖ品と３．３Ｖ品は内部回路構成はほと
んど同じであるため、製造工程においてほとんどのマス
クを共通にできる。両製品の作り分けは金属配線層のみ
を異ならせることにより行うことができる。
んど同じであるため、製造工程においてほとんどのマス
クを共通にできる。両製品の作り分けは金属配線層のみ
を異ならせることにより行うことができる。
【０００６】［図４］はＮチャネル型ＭＯＳトランジス
タによる出力回路で複数電源電圧製品を作りわける例で
ある。すなわち、Ｎチャネル型ＭＯＳトランジスタＱ1
、Ｑ2 、昇圧回路３、データ出力パッド５、金属配線
オプション部９１、９２、９３からなる。金属配線オプ
ション部は金属配線層により接続するか否かを選択でき
る。５Ｖ品を製造する際には金属配線オプション部９３
を短絡させ、９１及び９２を開放させる。この結果、昇
圧回路３は切り放され、トランジスタＱ1 のゲートには
信号Ｄａｔａが直接印加され、この結果出力データ出力
パッド５には電源電圧５Ｖよりもしきい値落ちした信号
Ｄｏｕｔが出力される。また、３．３Ｖ品を製造する際
には金属配線オプション部９３を開放させ、９１及び９
２を短絡させる。この結果、昇圧回路３がトランジスタ
Ｑ1 の前段に接続され、トランジスタＱ1 のゲートには
信号Ｄａｔａを昇圧した昇圧制御信号が印加され、この
結果出力データ出力パッド５には電源電圧３．３Ｖとほ
ぼ同電位の信号Ｄｏｕｔが出力され、そのしきい値落ち
はない。
タによる出力回路で複数電源電圧製品を作りわける例で
ある。すなわち、Ｎチャネル型ＭＯＳトランジスタＱ1
、Ｑ2 、昇圧回路３、データ出力パッド５、金属配線
オプション部９１、９２、９３からなる。金属配線オプ
ション部は金属配線層により接続するか否かを選択でき
る。５Ｖ品を製造する際には金属配線オプション部９３
を短絡させ、９１及び９２を開放させる。この結果、昇
圧回路３は切り放され、トランジスタＱ1 のゲートには
信号Ｄａｔａが直接印加され、この結果出力データ出力
パッド５には電源電圧５Ｖよりもしきい値落ちした信号
Ｄｏｕｔが出力される。また、３．３Ｖ品を製造する際
には金属配線オプション部９３を開放させ、９１及び９
２を短絡させる。この結果、昇圧回路３がトランジスタ
Ｑ1 の前段に接続され、トランジスタＱ1 のゲートには
信号Ｄａｔａを昇圧した昇圧制御信号が印加され、この
結果出力データ出力パッド５には電源電圧３．３Ｖとほ
ぼ同電位の信号Ｄｏｕｔが出力され、そのしきい値落ち
はない。
【０００７】このように、従来は金属配線（多くはアル
ミ配線）に対しマスクを取り替えることにより異なった
配線を行い、回路構成を変えることにより複数の電圧に
対応した製品を作りわけていた。
ミ配線）に対しマスクを取り替えることにより異なった
配線を行い、回路構成を変えることにより複数の電圧に
対応した製品を作りわけていた。
【０００８】
【発明が解決しようとする課題】上述したように、従来
はマスクを取り替えることにより異なった配線を行い、
回路構成を変えて複数の電圧に対応した製品を作りわけ
ていた。しかし、複数のマスクを用意する必要があり、
コストの増加につながっていた。本発明は、このような
欠点を除去し、同一マスクで生産され、複数の電源に対
応できるデータ出力回路を具備した半導体装置を提供す
ることを目的とする。
はマスクを取り替えることにより異なった配線を行い、
回路構成を変えて複数の電圧に対応した製品を作りわけ
ていた。しかし、複数のマスクを用意する必要があり、
コストの増加につながっていた。本発明は、このような
欠点を除去し、同一マスクで生産され、複数の電源に対
応できるデータ出力回路を具備した半導体装置を提供す
ることを目的とする。
【０００９】
【課題を解決するための手段】上記目的を達成するため
に、本発明では、出力データに応じて第１及び第２の駆
動信号を発生させる出力制御回路（１）と、第１の駆動
信号を昇圧し電源電位よりも高電位の昇圧駆動信号を発
生させる昇圧回路（２）と、ドレインが電源電位に接続
されソースが出力パッドに接続されゲートには第１の駆
動信号もしくは昇圧駆動信号が入力される第１のＮチャ
ネル型ＭＯＳトランジスタ（Ｑ1 ）と、ドレインが出力
パッドに接続されソースが接地電位に接続されゲートに
は第２の駆動信号が入力される第２のＮチャネル型ＭＯ
Ｓトランジスタ（Ｑ2 ）と、第１の駆動信号及び昇圧駆
動信号のいずれかを選択し第１のＮチャネル型ＭＯＳト
ランジスタのゲートに入力する選択回路（２）とを具備
する半導体装置を提供する。
に、本発明では、出力データに応じて第１及び第２の駆
動信号を発生させる出力制御回路（１）と、第１の駆動
信号を昇圧し電源電位よりも高電位の昇圧駆動信号を発
生させる昇圧回路（２）と、ドレインが電源電位に接続
されソースが出力パッドに接続されゲートには第１の駆
動信号もしくは昇圧駆動信号が入力される第１のＮチャ
ネル型ＭＯＳトランジスタ（Ｑ1 ）と、ドレインが出力
パッドに接続されソースが接地電位に接続されゲートに
は第２の駆動信号が入力される第２のＮチャネル型ＭＯ
Ｓトランジスタ（Ｑ2 ）と、第１の駆動信号及び昇圧駆
動信号のいずれかを選択し第１のＮチャネル型ＭＯＳト
ランジスタのゲートに入力する選択回路（２）とを具備
する半導体装置を提供する。
【００１０】
【作用】本発明で提供する手段を用いると、選択回路が
昇圧回路を用いるか用いないかを選択するため、同一マ
スクで生産され、複数の電源に対応できるデータ出力回
路を具備した半導体装置を提供できる。
昇圧回路を用いるか用いないかを選択するため、同一マ
スクで生産され、複数の電源に対応できるデータ出力回
路を具備した半導体装置を提供できる。
【００１１】
【実施例】本発明の実施例を［図１］〜［図３］を用い
て説明する。本発明の半導体装置に用いるデータ出力回
路は［図１］に示す構成をしている。すなわち、出力デ
ータ信号Ｄａｔａ及び制御信号Ｅｎａｂｌｅに応じて駆
動信号φ1 及び駆動信号φ2 を発生させる出力制御回路
１と、駆動信号φ1 を昇圧し電源電位よりも高電位の昇
圧駆動信号φ3 を発生させる昇圧回路２と、ドレインが
電源電位に接続されソースが出力パッド５に接続されゲ
ートには駆動信号φ1もしくは昇圧駆動信号φ3 が入力
されるＮチャネル型ＭＯＳトランジスタＱ1 と、ドレイ
ンが出力パッド５に接続されソースが接地電位に接続さ
れゲートには駆動信号φ2 が入力されるＮチャネル型Ｍ
ＯＳトランジスタＱ2 と、パッド４に印加されるＢｏｏ
ｔ信号に応じて駆動信号φ1 及び昇圧駆動信号φ3 のい
ずれかを選択しＮチャネル型ＭＯＳトランジスタＱ1 の
ゲートに入力する選択回路２とからなる。
て説明する。本発明の半導体装置に用いるデータ出力回
路は［図１］に示す構成をしている。すなわち、出力デ
ータ信号Ｄａｔａ及び制御信号Ｅｎａｂｌｅに応じて駆
動信号φ1 及び駆動信号φ2 を発生させる出力制御回路
１と、駆動信号φ1 を昇圧し電源電位よりも高電位の昇
圧駆動信号φ3 を発生させる昇圧回路２と、ドレインが
電源電位に接続されソースが出力パッド５に接続されゲ
ートには駆動信号φ1もしくは昇圧駆動信号φ3 が入力
されるＮチャネル型ＭＯＳトランジスタＱ1 と、ドレイ
ンが出力パッド５に接続されソースが接地電位に接続さ
れゲートには駆動信号φ2 が入力されるＮチャネル型Ｍ
ＯＳトランジスタＱ2 と、パッド４に印加されるＢｏｏ
ｔ信号に応じて駆動信号φ1 及び昇圧駆動信号φ3 のい
ずれかを選択しＮチャネル型ＭＯＳトランジスタＱ1 の
ゲートに入力する選択回路２とからなる。
【００１２】出力制御回路１はアンドゲート１１、１２
及びインバータ１３とからなるり、信号Ｅｎａｂｌｅ及
び出力データ信号Ｄａｔａによって駆動信号φ1 及びφ
2 の値が決定される。信号Ｅｎａｂｌｅが“Ｌ”の時は
駆動信号φ1 及びφ2 は共に“Ｌ”である。信号Ｅｎａ
ｂｌｅが“Ｈ”の時は出力データ信号Ｄａｔａに応じで
駆動信号φ1 またはφ2 のどちらかが“Ｈ”になる。例
えば出力データ信号Ｄａｔａが“Ｈ”の時はφ1 が
“Ｈ”、φ2 が“Ｌ”に、出力データ信号Ｄａｔａが
“Ｌ”の時はφ1 が“Ｌ”、φ2 が“Ｈ”になる。
及びインバータ１３とからなるり、信号Ｅｎａｂｌｅ及
び出力データ信号Ｄａｔａによって駆動信号φ1 及びφ
2 の値が決定される。信号Ｅｎａｂｌｅが“Ｌ”の時は
駆動信号φ1 及びφ2 は共に“Ｌ”である。信号Ｅｎａ
ｂｌｅが“Ｈ”の時は出力データ信号Ｄａｔａに応じで
駆動信号φ1 またはφ2 のどちらかが“Ｈ”になる。例
えば出力データ信号Ｄａｔａが“Ｈ”の時はφ1 が
“Ｈ”、φ2 が“Ｌ”に、出力データ信号Ｄａｔａが
“Ｌ”の時はφ1 が“Ｌ”、φ2 が“Ｈ”になる。
【００１３】選択回路２はＮチャネル型ＭＯＳトランジ
スタＱ21とＰチャネル型ＭＯＳトランジスタＱ22との並
列接続からなる第１のスイッチと、Ｎチャネル型ＭＯＳ
トランジスタＱ23とＰチャネル型ＭＯＳトランジスタＱ
24との並列接続からなる第２のスイッチとインバータ２
１からなり、信号Ｂｏｏｔに応じて両スイッチが相補的
にオン・オフされる。
スタＱ21とＰチャネル型ＭＯＳトランジスタＱ22との並
列接続からなる第１のスイッチと、Ｎチャネル型ＭＯＳ
トランジスタＱ23とＰチャネル型ＭＯＳトランジスタＱ
24との並列接続からなる第２のスイッチとインバータ２
１からなり、信号Ｂｏｏｔに応じて両スイッチが相補的
にオン・オフされる。
【００１４】昇圧回路３はダイオード接続されたトラン
ジスタＱ31、容量Ｃ1 、Ｐチャネル型トランジスタＱ3
2、インバータ３１からなる。すなわち、トランジスタ
Ｑ31のゲートがＶccに接続されているため、トランジス
タＱ31は常にオンしている。そうなると、ノードＮも常
に電源電圧３．３Ｖとなる。また、容量Ｃ1 には３．３
Ｖが充電されている。続いて、入力が“Ｌ”から“Ｈ”
に立ち上がると、容量Ｃ1 の容量結合により、ノードＮ
はその浮遊容量の大きさに応じて昇圧電位（例えば５
Ｖ）となる。Ｐチャネル型ＭＯＳトランジスタＱ32はオ
ンし、この昇圧電位を昇圧駆動信号φ3 としてトランジ
スタＱ1 のゲートに転送する。
ジスタＱ31、容量Ｃ1 、Ｐチャネル型トランジスタＱ3
2、インバータ３１からなる。すなわち、トランジスタ
Ｑ31のゲートがＶccに接続されているため、トランジス
タＱ31は常にオンしている。そうなると、ノードＮも常
に電源電圧３．３Ｖとなる。また、容量Ｃ1 には３．３
Ｖが充電されている。続いて、入力が“Ｌ”から“Ｈ”
に立ち上がると、容量Ｃ1 の容量結合により、ノードＮ
はその浮遊容量の大きさに応じて昇圧電位（例えば５
Ｖ）となる。Ｐチャネル型ＭＯＳトランジスタＱ32はオ
ンし、この昇圧電位を昇圧駆動信号φ3 としてトランジ
スタＱ1 のゲートに転送する。
【００１５】続いて、この回路の動作を説明する。信号
Ｅｎａｂｌｅが“Ｌ”の時は駆動信号φ1 及びφ2 は共
に“Ｌ”であり、トランジスタＱ1 及びＱ2 は共にオフ
し、その結果出力パッド５はフローティング状態とな
る。
Ｅｎａｂｌｅが“Ｌ”の時は駆動信号φ1 及びφ2 は共
に“Ｌ”であり、トランジスタＱ1 及びＱ2 は共にオフ
し、その結果出力パッド５はフローティング状態とな
る。
【００１６】信号Ｅｎａｂｌｅが“Ｈ”の時は出力デー
タ信号Ｄａｔａに応じで駆動信号φ1 またはφ2 のどち
らかが“Ｈ”になる。例えば出力データ信号Ｄａｔａが
“Ｈ”の時はφ1 が“Ｈ”、φ2 が“Ｌ”に、出力デー
タ信号Ｄａｔａが“Ｌ”の時はφ1 が“Ｌ”、φ2 が
“Ｈ”になる。
タ信号Ｄａｔａに応じで駆動信号φ1 またはφ2 のどち
らかが“Ｈ”になる。例えば出力データ信号Ｄａｔａが
“Ｈ”の時はφ1 が“Ｈ”、φ2 が“Ｌ”に、出力デー
タ信号Ｄａｔａが“Ｌ”の時はφ1 が“Ｌ”、φ2 が
“Ｈ”になる。
【００１７】信号Ｂｏｏｔが“Ｈ”の時はトランジスタ
Ｑ23及びＱ24がオンし、トランジスタＱ21及びＱ22はオ
フする。この結果、信号φ1 はそのままトランジスタＱ
1 のゲートに入力される。信号φ1 が“Ｈ”レベルすな
わち電源電位である時は出力信号Ｄｏｕｔは電源電位よ
りトランジスタＱ1 のしきい値電圧分だけ降下した値と
なる。
Ｑ23及びＱ24がオンし、トランジスタＱ21及びＱ22はオ
フする。この結果、信号φ1 はそのままトランジスタＱ
1 のゲートに入力される。信号φ1 が“Ｈ”レベルすな
わち電源電位である時は出力信号Ｄｏｕｔは電源電位よ
りトランジスタＱ1 のしきい値電圧分だけ降下した値と
なる。
【００１８】信号Ｂｏｏｔが“Ｌ”の時はトランジスタ
Ｑ23及びＱ24がオフし、トランジスタＱ21及びＱ22はオ
ンする。この結果、信号φ1 は昇圧回路３に入力され、
昇圧駆動信号φ3 が生成される。Ｑ1 のゲートには昇圧
駆動信号φ3 が入力される。すなわち、出力データＤａ
ｔａが“Ｈ”であれば、信号φ1 が“Ｈ”レベルすなわ
ち電源電位であり、昇圧駆動信号φ3 は昇圧電位（例え
ば５Ｖ）となる。この結果、出力信号Ｄｏｕｔは電源電
位となる。出力データＤａｔａが“Ｌ”であれば、トラ
ンジスタＱ1 はオフし出力信号Ｄｏｕｔは０Ｖとなる。
Ｑ23及びＱ24がオフし、トランジスタＱ21及びＱ22はオ
ンする。この結果、信号φ1 は昇圧回路３に入力され、
昇圧駆動信号φ3 が生成される。Ｑ1 のゲートには昇圧
駆動信号φ3 が入力される。すなわち、出力データＤａ
ｔａが“Ｈ”であれば、信号φ1 が“Ｈ”レベルすなわ
ち電源電位であり、昇圧駆動信号φ3 は昇圧電位（例え
ば５Ｖ）となる。この結果、出力信号Ｄｏｕｔは電源電
位となる。出力データＤａｔａが“Ｌ”であれば、トラ
ンジスタＱ1 はオフし出力信号Ｄｏｕｔは０Ｖとなる。
【００１９】以上をまとめると、信号Ｅｎａｂｌｅが
“Ｈ”、出力データＤａｔａが“Ｈ”であるとき、信号
Ｂｏｏｔが“Ｈ”であればＤｏｕｔは電源電圧よりしき
い値落ちした電圧が出力され、信号Ｂｏｏｔが“Ｌ”で
あればＤｏｕｔには電源電圧が出力される。信号Ｅｎａ
ｂｌｅが“Ｈ”、出力データＤａｔａが“Ｌ”であると
きはφ2 が“Ｈ”になり、トランジスタＱ2 がオンする
ため、Ｄｏｕｔは０Ｖとなる。信号Ｅｎａｂｌｅが
“Ｌ”の時はＤｏｕｔはフローティング状態となる。
“Ｈ”、出力データＤａｔａが“Ｈ”であるとき、信号
Ｂｏｏｔが“Ｈ”であればＤｏｕｔは電源電圧よりしき
い値落ちした電圧が出力され、信号Ｂｏｏｔが“Ｌ”で
あればＤｏｕｔには電源電圧が出力される。信号Ｅｎａ
ｂｌｅが“Ｈ”、出力データＤａｔａが“Ｌ”であると
きはφ2 が“Ｈ”になり、トランジスタＱ2 がオンする
ため、Ｄｏｕｔは０Ｖとなる。信号Ｅｎａｂｌｅが
“Ｌ”の時はＤｏｕｔはフローティング状態となる。
【００２０】このように、外部信号Ｂｏｏｔが“Ｈ”の
時には出力電位はしきい値落ちした値であり、“Ｌ”の
時はしきい値落ちしない値である。これは、電源電圧が
５Ｖの時には昇圧回路を経ない高速な出力を、電源電圧
が３．３Ｖの時には昇圧回路を経た確実な出力を可能に
する。
時には出力電位はしきい値落ちした値であり、“Ｌ”の
時はしきい値落ちしない値である。これは、電源電圧が
５Ｖの時には昇圧回路を経ない高速な出力を、電源電圧
が３．３Ｖの時には昇圧回路を経た確実な出力を可能に
する。
【００２１】続いて、信号Ｂｏｏｔの発生手段について
説明する。［図２］（ａ）はモールド前の半導体装置を
示している。すなわち、パッド４を有する半導体チップ
４１、インナーリード４２、パッド４とインナーリード
４２とを接続したボンディングワイア４３を図示してい
る。インナーリード４２のうち入出力や電源の供給に用
いない、余ったリード４２を信号Ｂｏｏｔの入力に用い
る。このように構成すると、外部から昇圧回路３を用い
るか否かを設定できる。
説明する。［図２］（ａ）はモールド前の半導体装置を
示している。すなわち、パッド４を有する半導体チップ
４１、インナーリード４２、パッド４とインナーリード
４２とを接続したボンディングワイア４３を図示してい
る。インナーリード４２のうち入出力や電源の供給に用
いない、余ったリード４２を信号Ｂｏｏｔの入力に用い
る。このように構成すると、外部から昇圧回路３を用い
るか否かを設定できる。
【００２２】［図２］（ｂ）もモールド前の半導体装置
を示している。これはボンディングオプションによって
信号Ｂｏｏｔを発生させる例である。すなわちパッド４
及び電源パッド６を有する半導体チップ４１、インナー
リード４２、パッド４とインナーリード４２とを接続し
たボンディングワイア４４、４５を図示している。パッ
ド４をボンディングワイアによってＶcc（５Ｖ）インナ
ーリードまたはＶss（０Ｖ）インナーリードの何れかに
接続するかを選択できる。ボンディングワイア４４はＶ
ccに接続した場合、ボンディングワイア４５はＶssに接
続した場合である。このように構成すると、樹脂モール
ド前のダイソート試験においてチップを５Ｖ品及び３．
３Ｖ品に分別し、５Ｖ品は昇圧回路３は用いず、３．３
Ｖ品は昇圧回路３を用い出力のしきい値落ちを解消たも
のとして別々に出荷できる。
を示している。これはボンディングオプションによって
信号Ｂｏｏｔを発生させる例である。すなわちパッド４
及び電源パッド６を有する半導体チップ４１、インナー
リード４２、パッド４とインナーリード４２とを接続し
たボンディングワイア４４、４５を図示している。パッ
ド４をボンディングワイアによってＶcc（５Ｖ）インナ
ーリードまたはＶss（０Ｖ）インナーリードの何れかに
接続するかを選択できる。ボンディングワイア４４はＶ
ccに接続した場合、ボンディングワイア４５はＶssに接
続した場合である。このように構成すると、樹脂モール
ド前のダイソート試験においてチップを５Ｖ品及び３．
３Ｖ品に分別し、５Ｖ品は昇圧回路３は用いず、３．３
Ｖ品は昇圧回路３を用い出力のしきい値落ちを解消たも
のとして別々に出荷できる。
【００２３】［図３］はＢｏｏｔ信号発生手段の別の例
である。すなわち、電源パッド６と分割抵抗６１、６
２、参照電圧（Ｖref ）発生回路７、比較回路８とから
なる。このように構成すると、例えばＶccを所定電位
（例えば４Ｖ）以上に設定するとＢｏｏｔ信号は“Ｈ”
に、Ｖccを当該所定電位未満に設定するとＢｏｏｔ信号
は“Ｌ”に制御することができる。これにより、自動的
に昇圧回路３を用いるか否かを決定でき、３．３Ｖ品と
５Ｖ品とで区別をして出荷する必要が全く無くなる。
である。すなわち、電源パッド６と分割抵抗６１、６
２、参照電圧（Ｖref ）発生回路７、比較回路８とから
なる。このように構成すると、例えばＶccを所定電位
（例えば４Ｖ）以上に設定するとＢｏｏｔ信号は“Ｈ”
に、Ｖccを当該所定電位未満に設定するとＢｏｏｔ信号
は“Ｌ”に制御することができる。これにより、自動的
に昇圧回路３を用いるか否かを決定でき、３．３Ｖ品と
５Ｖ品とで区別をして出荷する必要が全く無くなる。
【００２４】
【発明の効果】以上説明したように、本発明で提供する
手段を用いると、選択回路が昇圧回路を用いるか用いな
いかを選択するため、同一マスクで生産され、複数の電
源に対応できるデータ出力回路を具備した半導体装置を
提供できる。
手段を用いると、選択回路が昇圧回路を用いるか用いな
いかを選択するため、同一マスクで生産され、複数の電
源に対応できるデータ出力回路を具備した半導体装置を
提供できる。
【図１】本発明の実施例を示した回路構成図
【図２】本発明の実施例を示した半導体装置のモールド
前の図
前の図
【図３】本発明の実施例を示した回路構成図
【図４】従来例の回路構成図
１ 出力制御回路 ２ 選択回路 ３ 昇圧回路 ４、５ パッド １１、１２ アンドゲート １３、２１、３１ インバータ Ｃ 容量素子 Ｑ トランジスタ
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０３Ｋ 19/094 8839−5Ｊ Ｈ０３Ｋ 19/094 Ｃ
Claims (4)
- 【請求項１】 出力データに応じて第１及び第２の駆動
信号を発生させる出力制御回路と、 前記第１の駆動信号を昇圧し電源電位よりも高電位の昇
圧駆動信号を発生させる昇圧回路と、 ドレインが電源電位に接続されソースが出力パッドに接
続されゲートには前記第１の駆動信号もしくは前記昇圧
駆動信号が入力される第１のＮチャネル型ＭＯＳトラン
ジスタと、 ドレインが前記出力パッドに接続されソースが接地電位
に接続されゲートには前記第２の駆動信号が入力される
第２のＮチャネル型ＭＯＳトランジスタと、 前記第１の駆動信号及び前記昇圧駆動信号のいずれかを
選択し前記第１のＮチャネル型ＭＯＳトランジスタのゲ
ートに入力する選択回路とを具備する半導体装置。 - 【請求項２】前記選択回路はチップ外部のピンに印加さ
れる電圧により前記選択を行うことを特徴とする請求項
１記載の半導体装置。 - 【請求項３】前記選択回路はパッドとリード線とのボン
ディング状態に応じて前記選択を行うことを特徴とする
請求項１記載の半導体装置。 - 【請求項４】前記選択回路は電源電圧に応じて前記選択
を行うことを特徴とする請求項１記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5256733A JPH07111449A (ja) | 1993-10-14 | 1993-10-14 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5256733A JPH07111449A (ja) | 1993-10-14 | 1993-10-14 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07111449A true JPH07111449A (ja) | 1995-04-25 |
Family
ID=17296695
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5256733A Withdrawn JPH07111449A (ja) | 1993-10-14 | 1993-10-14 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07111449A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH098632A (ja) * | 1995-06-23 | 1997-01-10 | Nec Corp | 半導体集積回路 |
| WO1997021273A1 (en) * | 1995-12-01 | 1997-06-12 | Advanced Micro Devices, Inc. | A programmable input/output driver circuit capable of operating at a variety of voltage levels and having a programmable pull up/pull down function |
| EP0765035A3 (en) * | 1995-09-21 | 1998-01-14 | Matsushita Electric Industrial Co., Ltd. | Output circuit |
| JP2006216211A (ja) * | 2005-02-04 | 2006-08-17 | Hynix Semiconductor Inc | 半導体記憶素子におけるデータ出力回路及びその方法 |
-
1993
- 1993-10-14 JP JP5256733A patent/JPH07111449A/ja not_active Withdrawn
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH098632A (ja) * | 1995-06-23 | 1997-01-10 | Nec Corp | 半導体集積回路 |
| EP0765035A3 (en) * | 1995-09-21 | 1998-01-14 | Matsushita Electric Industrial Co., Ltd. | Output circuit |
| US5834948A (en) * | 1995-09-21 | 1998-11-10 | Matsushita Electric Industrial Co.,Ltd. | Output circuit |
| WO1997021273A1 (en) * | 1995-12-01 | 1997-06-12 | Advanced Micro Devices, Inc. | A programmable input/output driver circuit capable of operating at a variety of voltage levels and having a programmable pull up/pull down function |
| JP2006216211A (ja) * | 2005-02-04 | 2006-08-17 | Hynix Semiconductor Inc | 半導体記憶素子におけるデータ出力回路及びその方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4616143A (en) | High voltage bootstrapping buffer circuit | |
| JP3238826B2 (ja) | 出力回路 | |
| JP2652694B2 (ja) | 昇圧回路 | |
| JPH0512890A (ja) | 半導体集積回路装置と半導体集積回路装置の動作方法 | |
| JP3705880B2 (ja) | レベルコンバータ及び半導体装置 | |
| US20020067201A1 (en) | Driver timing and circuit technique for a low noise charge pump circuit | |
| US5055713A (en) | Output circuit of semiconductor integrated circuit | |
| JPH0667740A (ja) | 半導体装置 | |
| JPH0821849B2 (ja) | 半導体記憶装置 | |
| JPH0473893B2 (ja) | ||
| JPH01113993A (ja) | 半導体集積回路 | |
| US5604671A (en) | Charge pump circuit for boosting voltage | |
| JPH07111449A (ja) | 半導体装置 | |
| US5148048A (en) | CMOS output circuit having controlled slope | |
| JPH07234265A (ja) | テスト電位転送回路およびこれを用いた半導体記憶装置 | |
| JPH07177729A (ja) | チャージポンプ | |
| JPH05326890A (ja) | 出力バッファ回路 | |
| JPH09214316A (ja) | 出力回路、リーク電流を減少させるための回路、トランジスタを選択的にスイッチするための方法および半導体メモリ | |
| JPH07288463A (ja) | ＢｉＣＭＯＳ半導体集積回路 | |
| JPH0581875A (ja) | 半導体装置の出力回路 | |
| JPH05288782A (ja) | 高電位検知回路 | |
| JP2910066B2 (ja) | ライン駆動回路 | |
| JPH07177018A (ja) | データ出力回路 | |
| US6225828B1 (en) | Decoder for saving power consumption in semiconductor device | |
| JPH0563965B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20001226 |