JPH07111490A - 伝送路試験支援装置 - Google Patents
伝送路試験支援装置Info
- Publication number
- JPH07111490A JPH07111490A JP5254194A JP25419493A JPH07111490A JP H07111490 A JPH07111490 A JP H07111490A JP 5254194 A JP5254194 A JP 5254194A JP 25419493 A JP25419493 A JP 25419493A JP H07111490 A JPH07111490 A JP H07111490A
- Authority
- JP
- Japan
- Prior art keywords
- transmission
- transmission line
- test
- switch
- tester
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Monitoring And Testing Of Transmission In General (AREA)
Abstract
(57)【要約】
【目的】 本発明は、伝送路の特定区間の両端に配置さ
れて、その区間における伝送特性の確認に供される伝送
路試験支援装置に関し、伝送方式が異なり直列に接続さ
れた複数の伝送路からなる伝送区間について、その区間
の両端間で総合的な伝送特性に基づくチャネル単位の確
認試験を行うことを目的とする。 【構成】 伝送情報の切替えを行うスイッチ１１と、異
なる伝送方式で伝送情報を伝送する２つの伝送路１
３1 、１３2 の連結点に配置され、これらの伝送路とス
イッチ１１との間のインタフェースを個別にとる伝送路
インタフェース手段１５1 、１５2 と、伝送路１３1 、
１３2 に形成される個々のチャネルで擬似伝送情報を送
受し、予め決められた基準に基づきこれらの伝送路の試
験を行う試験器１７と、スイッチ１１との間のインタフ
ェースをとる試験インタフェース手段１９とを備えて構
成される。
れて、その区間における伝送特性の確認に供される伝送
路試験支援装置に関し、伝送方式が異なり直列に接続さ
れた複数の伝送路からなる伝送区間について、その区間
の両端間で総合的な伝送特性に基づくチャネル単位の確
認試験を行うことを目的とする。 【構成】 伝送情報の切替えを行うスイッチ１１と、異
なる伝送方式で伝送情報を伝送する２つの伝送路１
３1 、１３2 の連結点に配置され、これらの伝送路とス
イッチ１１との間のインタフェースを個別にとる伝送路
インタフェース手段１５1 、１５2 と、伝送路１３1 、
１３2 に形成される個々のチャネルで擬似伝送情報を送
受し、予め決められた基準に基づきこれらの伝送路の試
験を行う試験器１７と、スイッチ１１との間のインタフ
ェースをとる試験インタフェース手段１９とを備えて構
成される。
Description
【０００１】
【産業上の利用分野】本発明は、伝送路の特定区間の両
端に配置されて、その区間における伝送特性の確認に供
される伝送路試験支援装置に関する。
端に配置されて、その区間における伝送特性の確認に供
される伝送路試験支援装置に関する。
【０００２】
【従来の技術】近年、多くの通信網にはディジタル伝送
方式が採用され、既設のアナログ方式の伝送路は次々と
新たなディジタル伝送路に改修されつつある。このよう
な改修によりアナログ方式の伝送路が残存する区間につ
いては、運用開始に先行して改修前のアナログ方式の伝
送路と同等以上の伝送品質が得られることを確認するた
めに、種々の項目について試験が行われる。
方式が採用され、既設のアナログ方式の伝送路は次々と
新たなディジタル伝送路に改修されつつある。このよう
な改修によりアナログ方式の伝送路が残存する区間につ
いては、運用開始に先行して改修前のアナログ方式の伝
送路と同等以上の伝送品質が得られることを確認するた
めに、種々の項目について試験が行われる。
【０００３】図１０は、従来の伝送路確認試験の方法を
示す図である。図において、アナログ方式の端末１０１
1 とデータ端末１０２1 とを収容する時分割多重装置
(ＴＤＭ)１０３1 は、ディジタル伝送路（以下、単に
「伝送路」という。）１０４を介して時分割多重装置１
０３2 （ＴＤＭ）に接続される。時分割多重装置１０３
2 は、アナログ方式の端末１０１2 とデータ端末１０２
2 とを収容する。時分割多重装置１０３1 、１０３
2 は、それぞれビット誤り率測定器１０５1 、１０５2
に接続される。
示す図である。図において、アナログ方式の端末１０１
1 とデータ端末１０２1 とを収容する時分割多重装置
(ＴＤＭ)１０３1 は、ディジタル伝送路（以下、単に
「伝送路」という。）１０４を介して時分割多重装置１
０３2 （ＴＤＭ）に接続される。時分割多重装置１０３
2 は、アナログ方式の端末１０１2 とデータ端末１０２
2 とを収容する。時分割多重装置１０３1 、１０３
2 は、それぞれビット誤り率測定器１０５1 、１０５2
に接続される。
【０００４】時分割多重装置１０３1 では、端末１０１
1 およびデータ端末１０２1 は、端末インタフェース部
（ＣＨＩＦ）１０６1 、時間スイッチ（ＴＳＩ）１０７
1 および伝送路インタフェース部（ＬＩＦ）１０８1 を
介して伝送路１０４に接続される。さらに、時間スイッ
チ１０７1 の所定のポートは、テスト盤（ＴＥＳＴ）１
０９1 を介してビット誤り率測定器１０５1 に接続され
る。なお、時分割多重装置１０３2 については、時分割
多重装置１０３1 と構成が同じであるから、個々の対応
する構成要素に添え番号を「2 」とする同じ参照番号を
付与して示し、ここではその説明を省略する。
1 およびデータ端末１０２1 は、端末インタフェース部
（ＣＨＩＦ）１０６1 、時間スイッチ（ＴＳＩ）１０７
1 および伝送路インタフェース部（ＬＩＦ）１０８1 を
介して伝送路１０４に接続される。さらに、時間スイッ
チ１０７1 の所定のポートは、テスト盤（ＴＥＳＴ）１
０９1 を介してビット誤り率測定器１０５1 に接続され
る。なお、時分割多重装置１０３2 については、時分割
多重装置１０３1 と構成が同じであるから、個々の対応
する構成要素に添え番号を「2 」とする同じ参照番号を
付与して示し、ここではその説明を省略する。
【０００５】このような構成の試験回路を用いた伝送路
確認試験では、伝送路１０４の両端間がアナログ方式の
伝送路から改修された区間であるとすると、その伝送路
１０４の両端は、伝送路インタフェース部１０８1、１
０８2および時間スイッチ１０７1、１０７2を介してビ
ット誤り率測定器１０５1、１０５2に接続される。
確認試験では、伝送路１０４の両端間がアナログ方式の
伝送路から改修された区間であるとすると、その伝送路
１０４の両端は、伝送路インタフェース部１０８1、１
０８2および時間スイッチ１０７1、１０７2を介してビ
ット誤り率測定器１０５1、１０５2に接続される。
【０００６】このような状態では、ビット誤り率測定器
１０５1、１０５2は、それぞれ予め決められた系列のビ
ット列（例えば、ＰＮ符号）を生成して互いに対向する
ビット誤り率測定器に送出する。ビット誤り率測定器１
０５1、１０５2は、このようなビット列を取り込んで予
め設定された既知のビット列と比較し、その比較の結果
に基づいてビット誤り率を測定する。
１０５1、１０５2は、それぞれ予め決められた系列のビ
ット列（例えば、ＰＮ符号）を生成して互いに対向する
ビット誤り率測定器に送出する。ビット誤り率測定器１
０５1、１０５2は、このようなビット列を取り込んで予
め設定された既知のビット列と比較し、その比較の結果
に基づいてビット誤り率を測定する。
【０００７】また、このようなディジタル伝送路に接続
される残存のアナログ伝送路については、伝送路１０４
との接続点で折り返しそのアナログ伝送路の接続点に所
定の測定器（図示されない。）を接続することにより、
群帯域レベルやＳＮ比の測定が行われ、その測定の結果
に基づいて伝送品質の確認や保守が行われる。
される残存のアナログ伝送路については、伝送路１０４
との接続点で折り返しそのアナログ伝送路の接続点に所
定の測定器（図示されない。）を接続することにより、
群帯域レベルやＳＮ比の測定が行われ、その測定の結果
に基づいて伝送品質の確認や保守が行われる。
【０００８】
【発明が解決しようとする課題】しかし、このような従
来の伝送路確認試験は、伝送方式が異なる区間毎に分離
して個別に行われていたために、試験工程が複数に分割
されて作業効率が悪く、かつその区間の総合的な伝送路
特性を把握することはできなかった。また、特に、ディ
ジタル伝送路とアナログ伝送路とが複雑に直列接続され
て構成された通信網については、保守や運用に多くの工
数を要し、その工数を大幅に削減できる試験方法や機器
が要望されていた。
来の伝送路確認試験は、伝送方式が異なる区間毎に分離
して個別に行われていたために、試験工程が複数に分割
されて作業効率が悪く、かつその区間の総合的な伝送路
特性を把握することはできなかった。また、特に、ディ
ジタル伝送路とアナログ伝送路とが複雑に直列接続され
て構成された通信網については、保守や運用に多くの工
数を要し、その工数を大幅に削減できる試験方法や機器
が要望されていた。
【０００９】本発明は、伝送方式が異なり直列に接続さ
れた複数の伝送路からなる伝送区間について、その両端
間で総合的な伝送特性に基づくチャネル単位の確認試験
を可能とする伝送路試験支援装置を提供することを目的
とする。
れた複数の伝送路からなる伝送区間について、その両端
間で総合的な伝送特性に基づくチャネル単位の確認試験
を可能とする伝送路試験支援装置を提供することを目的
とする。
【００１０】
【課題を解決するための手段】図１は、請求項１に記載
の発明の原理ブロック図である。本発明は、伝送情報の
伝達先を切り換えるスイッチ１１と、異なる伝送方式で
伝送情報を伝送する２つの伝送路１３1、１３2の連結点
に配置され、これらの伝送路とスイッチ１１との間のチ
ャネル毎のインタフェースを個別にとる伝送路インタフ
ェース手段１５1、１５2と、伝送情報に相当する擬似伝
送情報を送受して監視し、その監視の結果に基づき伝送
路１３1、１３2をチャネル毎に試験する試験器１７と、
スイッチ１１との間のインタフェースをとる試験インタ
フェース手段１９とを備えたことを特徴とする。
の発明の原理ブロック図である。本発明は、伝送情報の
伝達先を切り換えるスイッチ１１と、異なる伝送方式で
伝送情報を伝送する２つの伝送路１３1、１３2の連結点
に配置され、これらの伝送路とスイッチ１１との間のチ
ャネル毎のインタフェースを個別にとる伝送路インタフ
ェース手段１５1、１５2と、伝送情報に相当する擬似伝
送情報を送受して監視し、その監視の結果に基づき伝送
路１３1、１３2をチャネル毎に試験する試験器１７と、
スイッチ１１との間のインタフェースをとる試験インタ
フェース手段１９とを備えたことを特徴とする。
【００１１】図２は、請求項２に記載の発明の原理ブロ
ック図である。本発明は、伝送情報の伝達先を切り換え
るスイッチ２１と、所定の伝送方式で伝送情報を伝送す
る伝送路２３の末端に接続され、その伝送路とスイッチ
２１との間のチャネル毎のインタフェースをとる伝送路
インタフェース手段２５と、伝送情報に相当する擬似伝
送情報を送受して監視し、その監視の結果に基づき伝送
路２３をチャネル毎に試験する試験器１７と、スイッチ
２１との間のインタフェースをとる試験インタフェース
手段２７とを備えたことを特徴とする。
ック図である。本発明は、伝送情報の伝達先を切り換え
るスイッチ２１と、所定の伝送方式で伝送情報を伝送す
る伝送路２３の末端に接続され、その伝送路とスイッチ
２１との間のチャネル毎のインタフェースをとる伝送路
インタフェース手段２５と、伝送情報に相当する擬似伝
送情報を送受して監視し、その監視の結果に基づき伝送
路２３をチャネル毎に試験する試験器１７と、スイッチ
２１との間のインタフェースをとる試験インタフェース
手段２７とを備えたことを特徴とする。
【００１２】
【作用】請求項１に記載の発明にかかわる伝送路試験支
援装置は、伝送路１３1、１３2の連結点と、その連結点
を一端とする試験区間の他端とに個別に配置される。こ
れらの伝送路試験支援装置では、伝送路インタフェース
手段１５1 、１５2 は、それぞれ上述した試験区間の各
端における伝送方式に適合させてその試験区間とスイッ
チ１１との間のインタフェースをとる。スイッチ１１
は、試験の対象となるチャネルについて、上述した試験
区間と試験インタフェース手段１９との間に伝送情報の
パスを形成する。
援装置は、伝送路１３1、１３2の連結点と、その連結点
を一端とする試験区間の他端とに個別に配置される。こ
れらの伝送路試験支援装置では、伝送路インタフェース
手段１５1 、１５2 は、それぞれ上述した試験区間の各
端における伝送方式に適合させてその試験区間とスイッ
チ１１との間のインタフェースをとる。スイッチ１１
は、試験の対象となるチャネルについて、上述した試験
区間と試験インタフェース手段１９との間に伝送情報の
パスを形成する。
【００１３】すなわち、試験区間の両端では、それぞれ
試験インタフェース手段１９、スイッチ１１および伝送
インタフェース手段１５1 、１５2(１５2 、１５1)を介
して２つの試験器１７が対向する。
試験インタフェース手段１９、スイッチ１１および伝送
インタフェース手段１５1 、１５2(１５2 、１５1)を介
して２つの試験器１７が対向する。
【００１４】したがって、これらの試験器を用いること
により、伝送方式が異なる複数の伝送路を直列に接続し
て構成された試験区間の両端で相互に擬似伝送情報を送
受して監視し、総合的な伝達特性に基づく試験を行うこ
とができる。
により、伝送方式が異なる複数の伝送路を直列に接続し
て構成された試験区間の両端で相互に擬似伝送情報を送
受して監視し、総合的な伝達特性に基づく試験を行うこ
とができる。
【００１５】請求項２に記載の発明にかかわる伝送路試
験支援装置は、伝送路２３の末端に配置され、その末端
を一端とする試験区間の他端には請求項１に記載の発明
あるいは請求項２に記載の本発明にかかわる伝送路試験
支援装置が配置される。
験支援装置は、伝送路２３の末端に配置され、その末端
を一端とする試験区間の他端には請求項１に記載の発明
あるいは請求項２に記載の本発明にかかわる伝送路試験
支援装置が配置される。
【００１６】請求項２に記載の発明にかかわる伝送試験
装置では、伝送路インタフェース手段２５は、上述した
試験区間の末端における伝送方式に適合させてその試験
区間とスイッチ２１との間のインタフェースをとる。ス
イッチ２１は、試験の対象となるチャネルについて、上
述した試験区間と試験インタフェース手段２７との間に
伝送情報のパスを形成する。
装置では、伝送路インタフェース手段２５は、上述した
試験区間の末端における伝送方式に適合させてその試験
区間とスイッチ２１との間のインタフェースをとる。ス
イッチ２１は、試験の対象となるチャネルについて、上
述した試験区間と試験インタフェース手段２７との間に
伝送情報のパスを形成する。
【００１７】すなわち、試験区間の両端では、それぞれ
試験インタフェース手段２７、スイッチ２１、伝送路イ
ンタフェース手段２５、伝送路２３に設定された試験区
間、伝送路インタフェース手段１５1(１５2 、２５）、
スイッチ１１（２１）および試験インタフェース手段１
９（２７）を介して２つの試験器１７が対向する。
試験インタフェース手段２７、スイッチ２１、伝送路イ
ンタフェース手段２５、伝送路２３に設定された試験区
間、伝送路インタフェース手段１５1(１５2 、２５）、
スイッチ１１（２１）および試験インタフェース手段１
９（２７）を介して２つの試験器１７が対向する。
【００１８】したがって、これらの試験器を用いること
により、伝送方式が異なる複数の伝送路を直列接続して
構成された試験区間の両端で相互に擬似伝送情報を送受
して監視し、総合的な伝達特性に基づく試験を行うこと
ができる。
により、伝送方式が異なる複数の伝送路を直列接続して
構成された試験区間の両端で相互に擬似伝送情報を送受
して監視し、総合的な伝達特性に基づく試験を行うこと
ができる。
【００１９】
【実施例】以下、図面に基づいて本発明の実施例につい
て詳細に説明する。図３は、請求項１に記載の発明に対
応した第一の実施例を示す図である。
て詳細に説明する。図３は、請求項１に記載の発明に対
応した第一の実施例を示す図である。
【００２０】本実施例と図１０に示す従来例との相違点
は、時分割多重装置１０３1 、１０３2 に代えて後述の
点で構成が異なる時分割多重装置（ＴＤＭ）３０1 、３
０2を備え、ビット誤り率測定器１０５1 に代えて低周
波試験器（ＯＳＣ／ＬＭ）３１1 およびシグナリング試
験器３２1 を備え、ビット誤り率測定器１０５2 に代え
て低周波試験器（ＯＳＣ／ＬＭ）３１2 およびシグナリ
ング試験器３２2 を備えた点にある。
は、時分割多重装置１０３1 、１０３2 に代えて後述の
点で構成が異なる時分割多重装置（ＴＤＭ）３０1 、３
０2を備え、ビット誤り率測定器１０５1 に代えて低周
波試験器（ＯＳＣ／ＬＭ）３１1 およびシグナリング試
験器３２1 を備え、ビット誤り率測定器１０５2 に代え
て低周波試験器（ＯＳＣ／ＬＭ）３１2 およびシグナリ
ング試験器３２2 を備えた点にある。
【００２１】時分割多重装置３０1 はテスト盤１０９1
に代えてＰＣＭコーデック３３1 、ＡＤＰＣＭコーデッ
ク３４1 およびシグナリングテスト盤３５1 を備え、Ｐ
ＣＭコーデック３３1 およびＡＤＰＣＭコーデック３４
1 には低周波試験器３１1 が接続される。シグナリング
テスト盤３５1 には、シグナリング試験器３２2 が接続
される。なお、時分割多重装置３０2 については、時分
割多重装置３０1 と構成が同じであるから、対応する構
成要素に添え番号を「2 」とする同じ参照番号を付与し
て示し、ここではその説明を省略する。
に代えてＰＣＭコーデック３３1 、ＡＤＰＣＭコーデッ
ク３４1 およびシグナリングテスト盤３５1 を備え、Ｐ
ＣＭコーデック３３1 およびＡＤＰＣＭコーデック３４
1 には低周波試験器３１1 が接続される。シグナリング
テスト盤３５1 には、シグナリング試験器３２2 が接続
される。なお、時分割多重装置３０2 については、時分
割多重装置３０1 と構成が同じであるから、対応する構
成要素に添え番号を「2 」とする同じ参照番号を付与し
て示し、ここではその説明を省略する。
【００２２】なお、本実施例と図１に示すブロック図と
の対応関係については、スイッチ１０７はスイッチ１１
に対応し、伝送路１０４は伝送路１３1 、１３2 に対応
し、端末インタフェース部１０６および伝送路インタフ
ェース部１０８は伝送路インタフェース手段１５1 、１
５2 に対応し、低周波試験器３１およびシグナリング試
験器３２は試験器１７に対応し、ＰＣＭコーデック３
３、ＡＤＰＣＭコーデック３４およびシグナリングテス
ト盤３５は試験インタフェース手段１９に対応する。
の対応関係については、スイッチ１０７はスイッチ１１
に対応し、伝送路１０４は伝送路１３1 、１３2 に対応
し、端末インタフェース部１０６および伝送路インタフ
ェース部１０８は伝送路インタフェース手段１５1 、１
５2 に対応し、低周波試験器３１およびシグナリング試
験器３２は試験器１７に対応し、ＰＣＭコーデック３
３、ＡＤＰＣＭコーデック３４およびシグナリングテス
ト盤３５は試験インタフェース手段１９に対応する。
【００２３】以下、本実施例の動作を説明する。低周波
試験器３１1、３１2はそれぞれ伝送路１０４のレベルダ
イヤグラムに応じた規定レベルでアナログのテスト信号
を発生し、シグナリング試験器３２1 、３２2 はそれぞ
れ規定のパターンからなるシグナリング信号（ライン信
号）を時系列の順に発生する。伝送路１０４の両端に
は、確認試験の対象とすべきチャネルについて、それぞ
れ伝送路インタフェース部１０８1 、１０８2 および時
間スイッチ１０７1 、１０７2 を介してＰＣＭコーデッ
ク３３1 、３３2 （または、ＡＤＰＣＭコーデック３４
1 、３４2 ）とシグナリングテスト盤３５1 、３５2と
が接続される。なお、時間スイッチ１０７1 、１０７2
内では、通過するＰＣＭ信号のフォーマットに基づい
て、通話信号（伝送情報）とシグナリング信号との分離
および合成が行われる。
試験器３１1、３１2はそれぞれ伝送路１０４のレベルダ
イヤグラムに応じた規定レベルでアナログのテスト信号
を発生し、シグナリング試験器３２1 、３２2 はそれぞ
れ規定のパターンからなるシグナリング信号（ライン信
号）を時系列の順に発生する。伝送路１０４の両端に
は、確認試験の対象とすべきチャネルについて、それぞ
れ伝送路インタフェース部１０８1 、１０８2 および時
間スイッチ１０７1 、１０７2 を介してＰＣＭコーデッ
ク３３1 、３３2 （または、ＡＤＰＣＭコーデック３４
1 、３４2 ）とシグナリングテスト盤３５1 、３５2と
が接続される。なお、時間スイッチ１０７1 、１０７2
内では、通過するＰＣＭ信号のフォーマットに基づい
て、通話信号（伝送情報）とシグナリング信号との分離
および合成が行われる。
【００２４】このような状態では、低周波試験器３１1
から送出されるテスト信号はＰＣＭコーデック３３1 を
介してＰＣＭ信号に変換され、並行してシグナリング試
験器３２1 から発生されるシグナリング信号はシグナリ
ングテスト盤３５1 を介して上述したフォーマットのＰ
ＣＭ信号に変換される。タイムスイッチ１０７1 は、こ
のようにして与えられるＰＣＭ信号を多重化し、伝送路
インタフェース部１０８1 、伝送路１０４および伝送路
インタフェース部１０８2 を介して時間スイッチ１０７
2 に与える。
から送出されるテスト信号はＰＣＭコーデック３３1 を
介してＰＣＭ信号に変換され、並行してシグナリング試
験器３２1 から発生されるシグナリング信号はシグナリ
ングテスト盤３５1 を介して上述したフォーマットのＰ
ＣＭ信号に変換される。タイムスイッチ１０７1 は、こ
のようにして与えられるＰＣＭ信号を多重化し、伝送路
インタフェース部１０８1 、伝送路１０４および伝送路
インタフェース部１０８2 を介して時間スイッチ１０７
2 に与える。
【００２５】時間スイッチ１０７2 は、このようにして
与えられるＰＣＭ信号に上述した多重化の処理と反対の
処理を施すことにより通話信号とシグナリング信号に分
離する。ＰＣＭコーデック３３2 （または、ＡＤＰＣＭ
コーデック３４2 ）はこのようにして分離された通話信
号を復号化し、低周波試験器３１2 はこのような復号化
により復元されたテスト信号のレベルおよびＳＮ比を測
定してその測定の結果を出力する。さらに、シグナリン
グテスト盤３５2 は、上述した通話信号と分離されたシ
グナリング信号をシグナリング試験器３２2 に与える。
シグナリング試験器３２2 は、このようなシグナリング
信号が上述した規定のパターンで得られるか否かを判定
し、その判定の結果を出力する。
与えられるＰＣＭ信号に上述した多重化の処理と反対の
処理を施すことにより通話信号とシグナリング信号に分
離する。ＰＣＭコーデック３３2 （または、ＡＤＰＣＭ
コーデック３４2 ）はこのようにして分離された通話信
号を復号化し、低周波試験器３１2 はこのような復号化
により復元されたテスト信号のレベルおよびＳＮ比を測
定してその測定の結果を出力する。さらに、シグナリン
グテスト盤３５2 は、上述した通話信号と分離されたシ
グナリング信号をシグナリング試験器３２2 に与える。
シグナリング試験器３２2 は、このようなシグナリング
信号が上述した規定のパターンで得られるか否かを判定
し、その判定の結果を出力する。
【００２６】さらに、時分割多重装置３０1 、３０2 の
間では、伝送路１０４を介して上述した動作が並行して
あるいは交互に行われる。したがって、低周波試験器３
１1およびシグナリング試験器３２1 には伝送路１０４
の反対方向の総合的な伝送特性に基づき同様の測定およ
び判定の結果が得られる。
間では、伝送路１０４を介して上述した動作が並行して
あるいは交互に行われる。したがって、低周波試験器３
１1およびシグナリング試験器３２1 には伝送路１０４
の反対方向の総合的な伝送特性に基づき同様の測定およ
び判定の結果が得られる。
【００２７】このように本実施例によれば、時分割多重
装置に、その内部でチャネル毎にＰＣＭ信号のインサー
ト・ディベロップを行って低周波試験器等とのインタフ
ェースをとる手段を付加することにより、伝送路１０４
の両端間における総合的な伝送特性に基づく確認試験を
行うことができる。
装置に、その内部でチャネル毎にＰＣＭ信号のインサー
ト・ディベロップを行って低周波試験器等とのインタフ
ェースをとる手段を付加することにより、伝送路１０４
の両端間における総合的な伝送特性に基づく確認試験を
行うことができる。
【００２８】なお、本実施例では、ＰＣＭコーデック３
３1(３３2)およびＡＤＰＣＭコーデック３４1(３４2)の
一方を用いて確認試験が行われているが、本発明では、
このような方法に限定されず、例えば、伝送路の伝送方
式や試験対象のチャネルにアクセスする端末の伝送方式
に適合させて適宜選択して用いてもよい。
３1(３３2)およびＡＤＰＣＭコーデック３４1(３４2)の
一方を用いて確認試験が行われているが、本発明では、
このような方法に限定されず、例えば、伝送路の伝送方
式や試験対象のチャネルにアクセスする端末の伝送方式
に適合させて適宜選択して用いてもよい。
【００２９】また、本実施例では、時分割多重装置に上
述した手段を付加しているが、本発明では、このような
構成に限定されず、例えば、時分割多重装置の構成に変
更を加えずにその時分割多重装置に直列に等化な手段か
らなる伝送路試験支援装置を配置してもよい。
述した手段を付加しているが、本発明では、このような
構成に限定されず、例えば、時分割多重装置の構成に変
更を加えずにその時分割多重装置に直列に等化な手段か
らなる伝送路試験支援装置を配置してもよい。
【００３０】図４は、請求項１に記載の発明に対応した
第二の実施例を示す図である。図において、図３に示す
実施例との相違点は、２ＭHzのＰＣＭインタフェース
（一次群（例えば、ＰＣＭ２４、ＰＣＭ３０))に適合し
た伝送路４１とのインタフェースをとる時分割多重装置
（ＴＤＭ）４２を時分割多重装置３０2 に代えて備え、
その時分割多重装置４２と低周波試験器３１2 およびシ
グナリング試験器３２2 との間にテスタ４３を備えた点
にある。
第二の実施例を示す図である。図において、図３に示す
実施例との相違点は、２ＭHzのＰＣＭインタフェース
（一次群（例えば、ＰＣＭ２４、ＰＣＭ３０))に適合し
た伝送路４１とのインタフェースをとる時分割多重装置
（ＴＤＭ）４２を時分割多重装置３０2 に代えて備え、
その時分割多重装置４２と低周波試験器３１2 およびシ
グナリング試験器３２2 との間にテスタ４３を備えた点
にある。
【００３１】また、時分割多重装置４２と図１０に示す
時分割多重装置１０３2 との相違点は、上述したＰＣＭ
インタフェースに適合する端末インタフェース部(ＣＨ
ＩＦ)４４2 を端末インタフェース部１０６2 に代えて
備え、テスタ４３とのインタフェースをとるテスト盤４
５2 をテスト盤１０９2 に代えて備えた点にある。な
お、時分割多重装置４２は、伝送路４１を介して他局に
収容されたディジタルトランクに接続される。
時分割多重装置１０３2 との相違点は、上述したＰＣＭ
インタフェースに適合する端末インタフェース部(ＣＨ
ＩＦ)４４2 を端末インタフェース部１０６2 に代えて
備え、テスタ４３とのインタフェースをとるテスト盤４
５2 をテスト盤１０９2 に代えて備えた点にある。な
お、時分割多重装置４２は、伝送路４１を介して他局に
収容されたディジタルトランクに接続される。
【００３２】なお、本実施例と図１に示すブロック図と
の対応関係については、テスト盤４５2 およびテスタ４
３は試験インタフェース手段１９に対応し、その他は図
３に示す実施例と同じである。
の対応関係については、テスト盤４５2 およびテスタ４
３は試験インタフェース手段１９に対応し、その他は図
３に示す実施例と同じである。
【００３３】以下、本実施例の動作を説明する。時分割
多重装置３０1 側の動作については、図３に示す実施例
と同じであるから、ここではその説明を省略する。
多重装置３０1 側の動作については、図３に示す実施例
と同じであるから、ここではその説明を省略する。
【００３４】時分割多重装置４２では、時間スイッチ１
０７2 は、伝送路１０４を介して時分割多重装置３０1
との間に形成される複数のチャネルの内、確認試験の対
象となる単一のチャネルについてインサート・ディベロ
ップの処理を行し、その単一のチャネルに対してテスタ
４３がテスト盤４５2 を介してアクセス可能とする。
０７2 は、伝送路１０４を介して時分割多重装置３０1
との間に形成される複数のチャネルの内、確認試験の対
象となる単一のチャネルについてインサート・ディベロ
ップの処理を行し、その単一のチャネルに対してテスタ
４３がテスト盤４５2 を介してアクセス可能とする。
【００３５】このような状態では、テスタ４３は、低周
波試験器３１2 から送出されるアナログのテスト信号を
上述したＰＣＭインタフェースに適合したディジタル信
号に変換し、さらに、シグナリング試験器３２2 から送
出されるシグリナング信号と合成した後に、テスト盤４
５2 、時間スイッチ１０７2 、伝送路インタフェース部
１０８2 および伝送路１０４を介して時分割多重装置３
０1 に伝送する。また、テスタ４３は、伝送路１０４を
介して受信されるテスト信号およびシグナリング信号を
取り込み、テスト信号についてはアナログのテスト信号
に変換して低周波試験器３１2 に与え、シグナリング信
号についてはシグナリング試験器３２2に与える。
波試験器３１2 から送出されるアナログのテスト信号を
上述したＰＣＭインタフェースに適合したディジタル信
号に変換し、さらに、シグナリング試験器３２2 から送
出されるシグリナング信号と合成した後に、テスト盤４
５2 、時間スイッチ１０７2 、伝送路インタフェース部
１０８2 および伝送路１０４を介して時分割多重装置３
０1 に伝送する。また、テスタ４３は、伝送路１０４を
介して受信されるテスト信号およびシグナリング信号を
取り込み、テスト信号についてはアナログのテスト信号
に変換して低周波試験器３１2 に与え、シグナリング信
号についてはシグナリング試験器３２2に与える。
【００３６】このように本実施例によれば、伝送路１０
４の伝送方式の如何にかかわらずその伝送路と一次群に
適合した伝送路４１との中継点において、テスト信号と
シグナリング信号の送受を行い、これらの信号について
信号レベル、ＳＮ比その他の予め決められた判断基準に
基づく確認試験を行うことができる。
４の伝送方式の如何にかかわらずその伝送路と一次群に
適合した伝送路４１との中継点において、テスト信号と
シグナリング信号の送受を行い、これらの信号について
信号レベル、ＳＮ比その他の予め決められた判断基準に
基づく確認試験を行うことができる。
【００３７】図５は、請求項１に記載の発明に対応した
第三の実施例を示す図である。図において、図４に示す
従来例との相違点は、時分割多重装置４２が伝送路４１
およびＡ／Ｄ変換装置(Ａ／ＤＴＲ)５１を介して既設の
ＦＤＭ回線に適合した伝送路５２に接続され、低周波試
験器３１2 がＡ／Ｄ変換装置５１のテスト端子に接続さ
れた点にある。なお、テスタ４３およびシグナリング試
験器３２2 は、用いられない。
第三の実施例を示す図である。図において、図４に示す
従来例との相違点は、時分割多重装置４２が伝送路４１
およびＡ／Ｄ変換装置(Ａ／ＤＴＲ)５１を介して既設の
ＦＤＭ回線に適合した伝送路５２に接続され、低周波試
験器３１2 がＡ／Ｄ変換装置５１のテスト端子に接続さ
れた点にある。なお、テスタ４３およびシグナリング試
験器３２2 は、用いられない。
【００３８】Ａ／Ｄ変換装置５１では、伝送路４１はＰ
ＣＭインタフェース部（ＰＣＭＩＮＦ）５３を介して変
換部（ＣＯＮＶ）５４の入力に接続され、その出力は分
岐挿入部（Ｄ／Ｉ）５５の第一の入出力に接続される。
分岐挿入部５５の第二の入出力はＦＤＭインタフェース
部（ＦＤＭＩＮＦ）５６を介して伝送路５２に接続さ
れ、分岐挿入部５５の第三の入出力は、上述したテスト
端子を介して低周波試験器３１2 に接続される。
ＣＭインタフェース部（ＰＣＭＩＮＦ）５３を介して変
換部（ＣＯＮＶ）５４の入力に接続され、その出力は分
岐挿入部（Ｄ／Ｉ）５５の第一の入出力に接続される。
分岐挿入部５５の第二の入出力はＦＤＭインタフェース
部（ＦＤＭＩＮＦ）５６を介して伝送路５２に接続さ
れ、分岐挿入部５５の第三の入出力は、上述したテスト
端子を介して低周波試験器３１2 に接続される。
【００３９】なお、本実施例と図３に示すブロック図と
の対応関係については、分岐挿入部５５はスイッチ１１
および試験インタフェース手段１９に対応し、伝送路１
０４、時分割多重装置４２および伝送路４１は伝送路１
３1 に対応し、伝送路５２は伝送路１３2 に対応し、Ｐ
ＣＭインタフェース部５３および変換部５４は伝送路イ
ンタフェース手段１５1 に対応し、ＦＤＭインタフェー
ス部５６は伝送路インタフェース手段１５2 に対応し、
低周波試験器３１2 は試験器１７に対応する。
の対応関係については、分岐挿入部５５はスイッチ１１
および試験インタフェース手段１９に対応し、伝送路１
０４、時分割多重装置４２および伝送路４１は伝送路１
３1 に対応し、伝送路５２は伝送路１３2 に対応し、Ｐ
ＣＭインタフェース部５３および変換部５４は伝送路イ
ンタフェース手段１５1 に対応し、ＦＤＭインタフェー
ス部５６は伝送路インタフェース手段１５2 に対応し、
低周波試験器３１2 は試験器１７に対応する。
【００４０】以下、本実施例の動作を説明する。時分割
多重装置３０1 側の動作については、図３に示す実施例
と同じであるから、ここではその説明を省略する。
多重装置３０1 側の動作については、図３に示す実施例
と同じであるから、ここではその説明を省略する。
【００４１】時分割多重装置４２は、伝送路１０４、４
１の伝送方式に適合した多重分離処理を行い、これらの
伝送路相互間における中継を行う。Ａ／Ｄ変換装置５１
では、ＰＣＭインタフェース部５３は、伝送路４１を介
して送受されるＰＣＭ信号について、その信号のフォー
マットに基づきチャネル毎に分離・合成する。変換部５
４は、このようにして分離されたＰＣＭ信号について、
並行してＡ／Ｄ変換処理およびＤ／Ａ変換処理を施す。
分岐挿入部５５は、変換部５４によってアナログ変換さ
れたチャネルの内、確認試験の対象外のチャネルについ
てはＦＤＭインタフェース部５６および伝送路５２を介
して中継を行い、反対に確認試験の対象となるチャネル
の信号については分離抽出を行って低周波試験器３１2
に迂回する。
１の伝送方式に適合した多重分離処理を行い、これらの
伝送路相互間における中継を行う。Ａ／Ｄ変換装置５１
では、ＰＣＭインタフェース部５３は、伝送路４１を介
して送受されるＰＣＭ信号について、その信号のフォー
マットに基づきチャネル毎に分離・合成する。変換部５
４は、このようにして分離されたＰＣＭ信号について、
並行してＡ／Ｄ変換処理およびＤ／Ａ変換処理を施す。
分岐挿入部５５は、変換部５４によってアナログ変換さ
れたチャネルの内、確認試験の対象外のチャネルについ
てはＦＤＭインタフェース部５６および伝送路５２を介
して中継を行い、反対に確認試験の対象となるチャネル
の信号については分離抽出を行って低周波試験器３１2
に迂回する。
【００４２】このように本実施例によれば、一次群に適
合した伝送路４１とＦＤＭ回線の群帯域に適合した伝送
路５２との中継点において、図３に示す時分割多重装置
３０ 2 と同様にテスト信号の送受を行い、これらの信号
について信号レベル、ＳＮ比その他の予め決められた判
断基準に基づく確認試験を伝送路１０４、４１の区間に
ついて行うことができる。
合した伝送路４１とＦＤＭ回線の群帯域に適合した伝送
路５２との中継点において、図３に示す時分割多重装置
３０ 2 と同様にテスト信号の送受を行い、これらの信号
について信号レベル、ＳＮ比その他の予め決められた判
断基準に基づく確認試験を伝送路１０４、４１の区間に
ついて行うことができる。
【００４３】図６は、請求項２に記載の発明に対応した
実施例を示す図である。図において、図３に示す実施例
との相違点は、伝送路確認試験の試験区間が伝送路１０
４の一端と中間点との間に設定されるために、そのディ
ジタル伝送路の中間点に分配フレーム（ＩＤＦ）６１が
設けられ、その分配フレームを介して伝送路試験支援装
置６２が接続された点にある。伝送路試験支援装置６２
は、記述の時分割多重装置３０2 から端末インタフェー
ス部１０６2 を削除して構成される。
実施例を示す図である。図において、図３に示す実施例
との相違点は、伝送路確認試験の試験区間が伝送路１０
４の一端と中間点との間に設定されるために、そのディ
ジタル伝送路の中間点に分配フレーム（ＩＤＦ）６１が
設けられ、その分配フレームを介して伝送路試験支援装
置６２が接続された点にある。伝送路試験支援装置６２
は、記述の時分割多重装置３０2 から端末インタフェー
ス部１０６2 を削除して構成される。
【００４４】したがって、本実施例における伝送路確認
試験の動作は、図３に示す実施例と同じであるから、こ
こではその説明を省略する。なお、本実施例は、伝送路
１０４の延長の起点となる末端において、その延長に先
行して既設区間に関する伝送路確認試験にも同様に供さ
れる。また、このような伝送路確認試験では、伝送路試
験支援装置６２に代えて、例えば、図６に点線で示すよ
うに端末インタフェース部１０６2 を含む時分割多重装
置３０2 を用いてもよい。
試験の動作は、図３に示す実施例と同じであるから、こ
こではその説明を省略する。なお、本実施例は、伝送路
１０４の延長の起点となる末端において、その延長に先
行して既設区間に関する伝送路確認試験にも同様に供さ
れる。また、このような伝送路確認試験では、伝送路試
験支援装置６２に代えて、例えば、図６に点線で示すよ
うに端末インタフェース部１０６2 を含む時分割多重装
置３０2 を用いてもよい。
【００４５】したがって、上述した各実施例を適用する
ことにより、例えば、図７に示すように、電話端末１０
１1 がアクセスするアナログ伝送路７１から通話路変換
装置（ＣＨＴＲ）７２、群変換装置（ＧＴＲ）７３1 、
超群変換装置（ＳＧＴＲ）７４1 、伝送路７５、超群変
換装置（ＳＧＴＲ）７４2 、群変換装置（ＧＴＲ）７３
2 および群通過濾波装置（ＧＴＨＦ）７６を介して後続
区間の群変換装置（ＧＴＲ）７３3 に至るアナログ方式
の伝送路については、ディジタル方式の伝送路に改修す
る場合には、アナログ伝送路７１に縦続接続された時分
割多重装置３０ 1 、スタッフ多重装置７７1 、伝送路１
０４、スタッフ多重装置７７2 、時分割多重装置４２お
よびＡ／Ｄ変換装置５１で置換することにより、時分割
多重装置３０1 とＡ／Ｄ変換装置５１との間に形成され
る個々のチャネルについて、実際にパスが設定された状
態で確認試験を行うことができる。
ことにより、例えば、図７に示すように、電話端末１０
１1 がアクセスするアナログ伝送路７１から通話路変換
装置（ＣＨＴＲ）７２、群変換装置（ＧＴＲ）７３1 、
超群変換装置（ＳＧＴＲ）７４1 、伝送路７５、超群変
換装置（ＳＧＴＲ）７４2 、群変換装置（ＧＴＲ）７３
2 および群通過濾波装置（ＧＴＨＦ）７６を介して後続
区間の群変換装置（ＧＴＲ）７３3 に至るアナログ方式
の伝送路については、ディジタル方式の伝送路に改修す
る場合には、アナログ伝送路７１に縦続接続された時分
割多重装置３０ 1 、スタッフ多重装置７７1 、伝送路１
０４、スタッフ多重装置７７2 、時分割多重装置４２お
よびＡ／Ｄ変換装置５１で置換することにより、時分割
多重装置３０1 とＡ／Ｄ変換装置５１との間に形成され
る個々のチャネルについて、実際にパスが設定された状
態で確認試験を行うことができる。
【００４６】また、上述した各実施例を組み合わせるこ
とにより、例えば、両端がアナログの伝送路に接続され
る伝送区間については、アナログの任意のチャネルＣＨ
についてその区間における伝送方式の組合せの如何にか
かわらず確認試験を行ったり（図８(a)〜)、その区
間の一方または双方が一次群に適合した伝送路４１であ
る場合にも同様にして確認試験を行うことができる（図
８(b)〜、(c)〜))。
とにより、例えば、両端がアナログの伝送路に接続され
る伝送区間については、アナログの任意のチャネルＣＨ
についてその区間における伝送方式の組合せの如何にか
かわらず確認試験を行ったり（図８(a)〜)、その区
間の一方または双方が一次群に適合した伝送路４１であ
る場合にも同様にして確認試験を行うことができる（図
８(b)〜、(c)〜))。
【００４７】さらに、このような伝送路の確認試験につ
いては、伝送路１０４がその末端や中間点から延長され
る場合には、その延長される区間の伝送方式がアナログ
方式であっても（図９(a)、)、一次群によるディジ
タル方式であっても(図９(b)、) 同様にして確実に
行うことができる。
いては、伝送路１０４がその末端や中間点から延長され
る場合には、その延長される区間の伝送方式がアナログ
方式であっても（図９(a)、)、一次群によるディジ
タル方式であっても(図９(b)、) 同様にして確実に
行うことができる。
【００４８】
【発明の効果】以上説明したように本発明では、伝送方
式が異なる複数の伝送路を直列に接続して構成された伝
送区間について、両端間に実際にパスを設定して伝送情
報を送受し、かつ監視することにより、その伝送区間の
総合的な伝送特性に基づく確認試験が行なわれる。
式が異なる複数の伝送路を直列に接続して構成された伝
送区間について、両端間に実際にパスを設定して伝送情
報を送受し、かつ監視することにより、その伝送区間の
総合的な伝送特性に基づく確認試験が行なわれる。
【００４９】したがって、伝送路の改修や保守・運用で
は、伝送方式が同じ区間毎に分割して伝送路確認試験が
行なわれていた従来例に比べて、作業の簡略化と所要工
数の削減とが大幅にはかられ、試験の精度を高めつつ作
業環境の向上と低廉化とがはかられる。
は、伝送方式が同じ区間毎に分割して伝送路確認試験が
行なわれていた従来例に比べて、作業の簡略化と所要工
数の削減とが大幅にはかられ、試験の精度を高めつつ作
業環境の向上と低廉化とがはかられる。
【図１】請求項１に記載の発明の原理ブロック図であ
る。
る。
【図２】請求項２に記載の発明の原理ブロック図であ
る。
る。
【図３】請求項１に記載の発明に対応した第一の実施例
を示す図である。
を示す図である。
【図４】請求項１に記載の発明に対応した第二の実施例
を示す図である。
を示す図である。
【図５】請求項１に記載の発明に対応した第三の実施例
を示す図である。
を示す図である。
【図６】請求項２に記載の発明に対応した実施例を示す
図である。
図である。
【図７】本発明を適用した回線の改修方法を説明する図
である。
である。
【図８】本発明を応用した伝送路確認試験の方法を示す
図（１）である。
図（１）である。
【図９】本発明を応用した伝送路確認試験の方法を示す
図（２）である。
図（２）である。
【図１０】従来の伝送路確認試験の方法を示す図であ
る。
る。
１１，２１ スイッチ １３，２３，４１，５２，７１，７５ 伝送路 １５，２５ 伝送路インタフェース手段 １７ 試験器 １９，２７ 試験インタフェース手段 ３０，４２，１０３ 時分割多重装置（ＴＤＭ） ３１ 低周波試験器（ＯＳＣ／ＬＭ） ３２ シリナリング試験器 ３３ ＰＣＭコーデック ３４ ＡＤＰＣＭコーデック ３５ シグナリングテスト盤 ４３ テスタ ４４，１０６ 端末インタフェース部（ＣＨＩＦ） ４５，１０９ テスト盤（ＴＥＳＴ） ５１ Ａ／Ｄ変換装置（Ａ／ＤＴＲ） ５３ ＰＣＭインタフェース部（ＰＣＭＩＮＦ） ５４ 変換部（ＣＯＮＶ） ５５ 分離抽出部（Ｄ／Ｉ） ５６ ＦＤＭインタフェース部（ＦＤＭＩＮＦ） ６１ 分配フレーム（ＩＤＦ） ６２ 伝送路試験支援装置 ７２ 通話路変換装置（ＣＨＴＲ） ７３ 群変換装置（ＧＴＲ） ７４ 超群変換装置（ＳＧＴＲ） ７６ 群通過濾波装置（ＧＴＨＦ） ７７ スタッフ多重装置 １０１ 電話端末 １０２ データ端末 １０４ ディジタル伝送路 １０５ ビット誤り率測定器 １０７ 時間スイッチ（ＴＳＩ） １０８ 伝送路インタフェース部（ＬＩＦ）
Claims (2)
- 【請求項１】 伝送情報の伝達先を切り換えるスイッチ
(１１)と、 異なる伝送方式で前記伝送情報を伝送する２つの伝送路
(１３1、１３2)の連結点に配置され、これらの伝送路と
前記スイッチ(１１)との間のチャネル毎のインタフェー
スを個別にとる伝送路インタフェース手段(１５1、１５
2)と、 前記伝送情報に相当する擬似伝送情報を送受して監視
し、その監視の結果に基づき前記伝送路(１３1、１３2)
を前記チャネル毎に試験する試験器(１７)と、前記スイ
ッチ(１１)との間のインタフェースをとる試験インタフ
ェース手段(１９)とを備えたことを特徴とする伝送路試
験支援装置。 - 【請求項２】 伝送情報の伝達先を切り換えるスイッチ
(２１)と、 所定の伝送方式で前記伝送情報を伝送する伝送路(２３)
の末端に接続され、その伝送路と前記スイッチ(２１)と
の間のチャネル毎のインタフェースをとる伝送路インタ
フェース手段(２５)と、 前記伝送情報に相当する擬似伝送情報を送受して監視
し、その監視の結果に基づき前記伝送路(２３)を前記チ
ャネル毎に試験する試験器(１７)と、前記スイッチ(２
１)との間のインタフェースをとる試験インタフェース
手段(２７)とを備えたことを特徴とする伝送路試験支援
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5254194A JPH07111490A (ja) | 1993-10-12 | 1993-10-12 | 伝送路試験支援装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5254194A JPH07111490A (ja) | 1993-10-12 | 1993-10-12 | 伝送路試験支援装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07111490A true JPH07111490A (ja) | 1995-04-25 |
Family
ID=17261558
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5254194A Withdrawn JPH07111490A (ja) | 1993-10-12 | 1993-10-12 | 伝送路試験支援装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07111490A (ja) |
-
1993
- 1993-10-12 JP JP5254194A patent/JPH07111490A/ja not_active Withdrawn
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA2267825A1 (en) | Portable testing device for telecommunications network | |
| CA1278116C (en) | Diagnostic method of equipment and system using the same | |
| JPH0787193A (ja) | 加入者系試験方法 | |
| JPH0795288A (ja) | 加入者回線試験装置 | |
| JP4093669B2 (ja) | 加入者試験システム | |
| JP2008005340A (ja) | 通信装置、回線診断方法、プログラム、記録媒体 | |
| CA2006394A1 (en) | Method of and apparatus of individually monitoring transmission sections of a communications transmission link | |
| US20020041409A1 (en) | Maintenance system and method for an optical switch fabric | |
| JPS6284646A (ja) | デイジタル加入者線伝送品質の評価試験方式 | |
| JPH07111490A (ja) | 伝送路試験支援装置 | |
| HUT74263A (en) | Detection system for component identifiers in a telecommunication network, a measuring transmitter and a code-sender | |
| EP0661859A2 (en) | Testing of a digital communication system | |
| CN102064976B (zh) | 一种测试网元和模拟网元测试工具的同步配置系统和方法 | |
| KR910000625B1 (ko) | 가입자 시설 집중보전 장치중 자동선로 시험기 | |
| JP3109151B2 (ja) | 交換機および伝送路試験システム | |
| JP2936672B2 (ja) | 加入者系端局装置における誤試験アクセス防止方式 | |
| JP3001505B2 (ja) | 通話路インタフェースの試験方法 | |
| EP0664634A1 (en) | Subscriber line testing | |
| JPH01158862A (ja) | 遠隔試験方式 | |
| JPH066452A (ja) | 加入者線試験方式 | |
| JPS61148934A (ja) | 多重回線の試験方法 | |
| JPS63209258A (ja) | 集線交換装置 | |
| JPH05268187A (ja) | 加入者系伝送装置 | |
| JPH11331130A (ja) | ビットエラーレート測定方式 | |
| JP2000049903A (ja) | ループバックによる伝送路誤り試験方法及び多重化通信システム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20001226 |