JPH0773106B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0773106B2 JPH0773106B2 JP61030004A JP3000486A JPH0773106B2 JP H0773106 B2 JPH0773106 B2 JP H0773106B2 JP 61030004 A JP61030004 A JP 61030004A JP 3000486 A JP3000486 A JP 3000486A JP H0773106 B2 JPH0773106 B2 JP H0773106B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- input
- forming
- output terminal
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
- G01R1/02—General constructional details
- G01R1/06—Measuring leads; Measuring probes
- G01R1/067—Measuring probes
- G01R1/073—Multiple probes
- G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
- G01R1/07342—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card the body of the probe being at an angle other than perpendicular to test object, e.g. probe card
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P74/00—Testing or measuring during manufacture or treatment of wafers, substrates or devices
- H10P74/23—Testing or measuring during manufacture or treatment of wafers, substrates or devices characterised by multiple measurements, corrections, marking or sorting processes
- H10P74/232—Testing or measuring during manufacture or treatment of wafers, substrates or devices characterised by multiple measurements, corrections, marking or sorting processes comprising connection or disconnection of parts of a device in response to a measurement
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Wire Bonding (AREA)
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置の製造方法、特に多くの入出力端子
を有し、その入出力端子を形成するために多くの面積を
必要とする半導体装置の配線工程に関する。
を有し、その入出力端子を形成するために多くの面積を
必要とする半導体装置の配線工程に関する。
従来、半導体装置の製造方法は半導体基板に素子を形成
する工程と素子および入出力端子間を接続する工程（配
線工程）とから構成されていた。
する工程と素子および入出力端子間を接続する工程（配
線工程）とから構成されていた。
第２図は従来の方法による半導体装置の断面図を示して
いる。半導体基板２に素子を形成する工程によって素子
形成部21〜23がつくられ、素子および入出力端子間を接
続する工程によって素子間接続部210〜230および入出力
端子形成部211〜231がつくられる。
いる。半導体基板２に素子を形成する工程によって素子
形成部21〜23がつくられ、素子および入出力端子間を接
続する工程によって素子間接続部210〜230および入出力
端子形成部211〜231がつくられる。
第８図はさらに詳細に従来の方法による半導体装置の例
につきその断面図および平面図を示している。半導体基
板８に素子を形成する工程によりトランジスタ81,82、
抵抗体83,84、素子間絶縁分離体85および表面絶縁層86
がつくられる。この部分が第２図の素子形成部21〜23で
ある。第８図（Ａ）は素子形成部の断面図を示してい
る。第８図（Ｂ）は第２図の素子形成部21〜23の上に第
２図の素子間接続部210〜230および入出力端子形成部21
1〜231を形成した断面図を示している。まず表面絶縁層
86にコンタクト部を衆知のエッチング技術により形成
し、その後素子間接続用配線831を形成する。さらに層
間絶縁層833を形成し、配線間接続用ホール834を形成す
る。その後素子間接続用配線および入出力端子用配線83
5を形成する。第８図（ｃ）は以上の工程により形成さ
れた半導体装置81の平面図である。ここでは簡略化のた
め入出力端子851のみを示し他の配線は省略してある。
につきその断面図および平面図を示している。半導体基
板８に素子を形成する工程によりトランジスタ81,82、
抵抗体83,84、素子間絶縁分離体85および表面絶縁層86
がつくられる。この部分が第２図の素子形成部21〜23で
ある。第８図（Ａ）は素子形成部の断面図を示してい
る。第８図（Ｂ）は第２図の素子形成部21〜23の上に第
２図の素子間接続部210〜230および入出力端子形成部21
1〜231を形成した断面図を示している。まず表面絶縁層
86にコンタクト部を衆知のエッチング技術により形成
し、その後素子間接続用配線831を形成する。さらに層
間絶縁層833を形成し、配線間接続用ホール834を形成す
る。その後素子間接続用配線および入出力端子用配線83
5を形成する。第８図（ｃ）は以上の工程により形成さ
れた半導体装置81の平面図である。ここでは簡略化のた
め入出力端子851のみを示し他の配線は省略してある。
この方法では、第２図の符号で説明すると、半導体基板
上に形成される半導体装置は素子形成部21,22,23、素子
間接続部210,220,230より大きな面積を必要としてい
る。
上に形成される半導体装置は素子形成部21,22,23、素子
間接続部210,220,230より大きな面積を必要としてい
る。
半導体装置の一実施例の断面図を示す第８図（ｃ）にお
いて素子形成部の一辺の長さ80は半導体装置の一辺の長
さ800より短い。その差は入出力端子841（第８図（ｃ）
の851に相当）を形成するために必要となる。半導体装
置が論理機能回路よりなる場合、論理機能数（ゲート
数）Ｇと入出力端子数Ｐとの間にはレントの法則が成立
し Ｐ＝KGn Ｋ≒２ ｎ≒0.6 の関係がある。
いて素子形成部の一辺の長さ80は半導体装置の一辺の長
さ800より短い。その差は入出力端子841（第８図（ｃ）
の851に相当）を形成するために必要となる。半導体装
置が論理機能回路よりなる場合、論理機能数（ゲート
数）Ｇと入出力端子数Ｐとの間にはレントの法則が成立
し Ｐ＝KGn Ｋ≒２ ｎ≒0.6 の関係がある。
例えばゲート数Ｇが1,000の場合を考えると入出力端子
数Ｐは126となる。さらに電源供給用端子を必要とする
ため総必要端子数は160となる。即ち半導体装置81の一
辺に40個の端子を形成する必要がある。
数Ｐは126となる。さらに電源供給用端子を必要とする
ため総必要端子数は160となる。即ち半導体装置81の一
辺に40個の端子を形成する必要がある。
この各端子851をワイヤボンデイング技術により半導体
収納ケースにワイヤ接続するためには、各入出力端子間
距離810は300μｍ必要である。従って半導体装置の一辺
の長さ800は 0.3mm×39＋＊1.00mm＝12.7mm＊ 1.0mm:コーナ部で必要とする長さ となる。
収納ケースにワイヤ接続するためには、各入出力端子間
距離810は300μｍ必要である。従って半導体装置の一辺
の長さ800は 0.3mm×39＋＊1.00mm＝12.7mm＊ 1.0mm:コーナ部で必要とする長さ となる。
一方1000ゲートの半導体装置の素子部形成部の一辺の長
さ80は7mm以下にすることが出来る。
さ80は7mm以下にすることが出来る。
従って半導体装置の一辺の長さで5.7mmその面積で112mm
2（素子形成部の2.3倍）を入出力端子部が占める。
2（素子形成部の2.3倍）を入出力端子部が占める。
従って、高集積化に伴い多くの入出力端子形成部の占め
る面積が増大し、ために所定の大きさの一枚の半導体基
板に形成しうる半導体装置の数が減少するという問題が
ある。
る面積が増大し、ために所定の大きさの一枚の半導体基
板に形成しうる半導体装置の数が減少するという問題が
ある。
上述の一実施例の場合、半導体装置の面積は161mm2とな
り素子形成部の面積49mm2の3.3倍となる。即ち入出力端
子を周辺に形成するために素子形成部を形成した場合の
1/3.3個の半導体装置しか一枚の半導体基板に形成出来
なくなる。
り素子形成部の面積49mm2の3.3倍となる。即ち入出力端
子を周辺に形成するために素子形成部を形成した場合の
1/3.3個の半導体装置しか一枚の半導体基板に形成出来
なくなる。
また、第２図において、対をなしている素子形成部21,2
2,23、素子間接続部210,220,230および入出力端子形成
部211,221,231が全て所望の機能または性能を有すると
は限らない。以上のことから歩留り低下を来す問題があ
る。
2,23、素子間接続部210,220,230および入出力端子形成
部211,221,231が全て所望の機能または性能を有すると
は限らない。以上のことから歩留り低下を来す問題があ
る。
本発明の目的は、所望の機能または性能を有する素子形
成部および素子間接続部にのみ入出力端子を形成せしめ
ることにより、所定の大きさの一枚の半導体基板上に形
成しうる半導体装置の数を増加せしめ歩留りを向上する
ことを可能とする半導体装置の製造方法を提供すること
である。
成部および素子間接続部にのみ入出力端子を形成せしめ
ることにより、所定の大きさの一枚の半導体基板上に形
成しうる半導体装置の数を増加せしめ歩留りを向上する
ことを可能とする半導体装置の製造方法を提供すること
である。
本発明は、半導体基板に素子を形成する工程と、素子間
を接続する工程と、接続された素子が所望の機能または
性能を有することを電気的に判定する工程と、所望の機
能または性能を有すると判定された素子形成領域のみに
ついて、周囲の素子形成領域上に入出力端子を形成せし
める工程とを含み、一枚の半導体基板上に形成しうる半
導体装置の数を増大せしめることを可能とする。
を接続する工程と、接続された素子が所望の機能または
性能を有することを電気的に判定する工程と、所望の機
能または性能を有すると判定された素子形成領域のみに
ついて、周囲の素子形成領域上に入出力端子を形成せし
める工程とを含み、一枚の半導体基板上に形成しうる半
導体装置の数を増大せしめることを可能とする。
図面を参照して本発明の実施例を説明する。
第１図は、本発明による半導体装置の製造方法の一実施
例を示した断面図である。
例を示した断面図である。
半導体基板１に素子を形成する工程によって素子形成部
11〜15がつくられ、素子間を接続する工程によって素子
間接続部110〜150がつくられる。この状態で素子形成部
11〜15および素子間接続部110〜150が所望の機能または
性能を有するように形成されているか否かを電気的に判
定する。この電気的に判定する工程によって所望の機能
または性能を有すると判定された部分にのみ入出力端子
を形成せしめる。第１図においては素子形成部13と素子
間接続部130のみが所望の機能または性能を有すると判
定された場合を示している。
11〜15がつくられ、素子間を接続する工程によって素子
間接続部110〜150がつくられる。この状態で素子形成部
11〜15および素子間接続部110〜150が所望の機能または
性能を有するように形成されているか否かを電気的に判
定する。この電気的に判定する工程によって所望の機能
または性能を有すると判定された部分にのみ入出力端子
を形成せしめる。第１図においては素子形成部13と素子
間接続部130のみが所望の機能または性能を有すると判
定された場合を示している。
第３図はさらに詳細に本発明による半導体装置の製造方
法の一実施例を示した断面図である。
法の一実施例を示した断面図である。
第３図（Ａ）は第１図における素子形成部11〜15の断面
図である。半導体基板３に素子を形成する工程によって
トランジスタ31,32、抵抗体33,34、素子間税縁分離体35
および表面絶縁層36がつくられる。
図である。半導体基板３に素子を形成する工程によって
トランジスタ31,32、抵抗体33,34、素子間税縁分離体35
および表面絶縁層36がつくられる。
第３図（Ｂ）は第１図の素子形成部11〜15の上に第１図
の素子間接続部110〜150を形成した状態の断面図であ
る。上記素子形成部の表面絶縁層36の所定の個所に素子
間接続用のコンタクト部331を衆知のエッチング技術に
より形成し、その後、素子間接続用配線332を形成す
る。一般的に素子間接続を１層の配線層で実現すること
は困難のため２層以上の配線層を必要とする。本実施例
では２層の配線層の場合を示してある。よってさらに層
間絶縁層333を形成し、配線間接続用ホール334を形成す
る。その後、素子間接続用配線335を形成する。この素
子間接続用配線335を形成する工程において、当該半導
体装置を電気的に機能または性能にて判定するための配
線部（テストパッド）341も素子間接続用配線335の一部
として形成される。
の素子間接続部110〜150を形成した状態の断面図であ
る。上記素子形成部の表面絶縁層36の所定の個所に素子
間接続用のコンタクト部331を衆知のエッチング技術に
より形成し、その後、素子間接続用配線332を形成す
る。一般的に素子間接続を１層の配線層で実現すること
は困難のため２層以上の配線層を必要とする。本実施例
では２層の配線層の場合を示してある。よってさらに層
間絶縁層333を形成し、配線間接続用ホール334を形成す
る。その後、素子間接続用配線335を形成する。この素
子間接続用配線335を形成する工程において、当該半導
体装置を電気的に機能または性能にて判定するための配
線部（テストパッド）341も素子間接続用配線335の一部
として形成される。
半導体基板４に複数の半導体装置41を形成した１枚の半
導体基板の平面図を第４図は示す。
導体基板の平面図を第４図は示す。
第４図は第１図の素子形成部11〜15の上に第１図の素子
間接続部110〜150を形成した状態の平面図である。即ち
第３図（Ｂ）の平面図である。ここでは簡略化のために
第３図の素子間接続用配線335の中でテストパッド341の
みを示している。各半導体装置41は当該半導体装置を電
気的に機能または性能にて判定するための複数のテスト
パッド341を有する。
間接続部110〜150を形成した状態の平面図である。即ち
第３図（Ｂ）の平面図である。ここでは簡略化のために
第３図の素子間接続用配線335の中でテストパッド341の
みを示している。各半導体装置41は当該半導体装置を電
気的に機能または性能にて判定するための複数のテスト
パッド341を有する。
第５図は半導体基板５の上に素子形成部および素子間接
続部を形成した状態即ち第３図（Ｂ）に示す状態を示
す。
続部を形成した状態即ち第３図（Ｂ）に示す状態を示
す。
半導体装置の表面に形成されたテストパッド541（341に
相当）に電気的に接触するプローブ551を接続し、当該
半導体装置を電気的にテストする。本一実例では半導体
装置の表面全体に一様にマトリックス状に形成されてい
る当該テストパッド541は電気的にプロービングされ半
導体装置を電気的にテストすることのみに使用され、半
導体装置とパッケージとの接続用入出力端子には使用さ
れないためボンデイング上の制約を受けない。一般的に
ボンデイングするために入出力端子は半導体装置の周辺
に形成されるが、テストパッドは半導体装置の表面全面
に形成することが可能である。勿論本発明はテストパッ
ドが半導体装置の表面全面にあること必ずしも必要とな
い。よって、本発明により半導体装置の面積を縮少する
ことが出来る。
相当）に電気的に接触するプローブ551を接続し、当該
半導体装置を電気的にテストする。本一実例では半導体
装置の表面全体に一様にマトリックス状に形成されてい
る当該テストパッド541は電気的にプロービングされ半
導体装置を電気的にテストすることのみに使用され、半
導体装置とパッケージとの接続用入出力端子には使用さ
れないためボンデイング上の制約を受けない。一般的に
ボンデイングするために入出力端子は半導体装置の周辺
に形成されるが、テストパッドは半導体装置の表面全面
に形成することが可能である。勿論本発明はテストパッ
ドが半導体装置の表面全面にあること必ずしも必要とな
い。よって、本発明により半導体装置の面積を縮少する
ことが出来る。
プロービングカード552は複数のプローブ541を有し当該
プローブ541は接続部553にてプローブカード552に電気
的に接続される。従って半導体装置はテストパッド541,
プローブ541,接続部553、およびプローブカード552を経
由して所定のテスタに電気的に接続され、その機能，性
能が判定される。
プローブ541は接続部553にてプローブカード552に電気
的に接続される。従って半導体装置はテストパッド541,
プローブ541,接続部553、およびプローブカード552を経
由して所定のテスタに電気的に接続され、その機能，性
能が判定される。
このようにして電気的に判定された半導体装置の中で良
品のみに第１図の入出力端子形成部131が形成される。
第３図（Ｃ）は入出力端子部形成後の半導体装置の断面
図を示す。第３図（Ｂ）の素子間接続部まで形成された
半導体装置の表面に層間絶縁層336を形成した後、前記
の電気的テストで良品と判定された半導体装置のみに当
該テストパッド上に配線間接続用ホール337を形成す
る。さらに入出力端子とテストパッドを接続するための
配線338および入出力端子351を形成する。
品のみに第１図の入出力端子形成部131が形成される。
第３図（Ｃ）は入出力端子部形成後の半導体装置の断面
図を示す。第３図（Ｂ）の素子間接続部まで形成された
半導体装置の表面に層間絶縁層336を形成した後、前記
の電気的テストで良品と判定された半導体装置のみに当
該テストパッド上に配線間接続用ホール337を形成す
る。さらに入出力端子とテストパッドを接続するための
配線338および入出力端子351を形成する。
第６図は一枚の半導体基板６の上に複数の半導体装置を
形成した状態を示す。前記電気的テストにより半導体装
置61,62は良品、半導体装置63は不良品と判定された。
当該良品の半導体装置のみに入出力端子形成部が形成さ
れる。この工程は電気的テストの判定結果を前以って記
憶させた縮少型露光機を使って実行される。即ち半導体
基板の半導体装置毎に露光を行うことが出来る縮少型露
光機によって良品の半導体装置の半導体基板上の位置情
報にもとずき良品の半導体装置上のみにその周囲に入出
力端子形成部を形成する。
形成した状態を示す。前記電気的テストにより半導体装
置61,62は良品、半導体装置63は不良品と判定された。
当該良品の半導体装置のみに入出力端子形成部が形成さ
れる。この工程は電気的テストの判定結果を前以って記
憶させた縮少型露光機を使って実行される。即ち半導体
基板の半導体装置毎に露光を行うことが出来る縮少型露
光機によって良品の半導体装置の半導体基板上の位置情
報にもとずき良品の半導体装置上のみにその周囲に入出
力端子形成部を形成する。
良品の半導体装置の一辺の長600は素子形成部および素
子間接続部の一辺の長60より長い。即ち入出力端子は良
品半導体装置の周辺にある不良半導体装置上に形成され
る。
子間接続部の一辺の長60より長い。即ち入出力端子は良
品半導体装置の周辺にある不良半導体装置上に形成され
る。
第７図は入出力端子接続部を形成した後の一枚の半導体
基板７の平面図を示す。
基板７の平面図を示す。
良品半導体装置71,72のみに入出力端子接続部が形され
る。ここでは簡易のために入出力端子751のみを示して
ある。
る。ここでは簡易のために入出力端子751のみを示して
ある。
このようにして形成された良品の半導体装置71,72は半
導体基板のソーイングまたはレーザ光による切断により
半導体基板７より切出され所定のパッケージに実装され
る。
導体基板のソーイングまたはレーザ光による切断により
半導体基板７より切出され所定のパッケージに実装され
る。
以上のことから明らかのように本発明は素子の集積度の
高い半導体に特に有効である。
高い半導体に特に有効である。
即ち高集積のために半導体装置の製造歩留りが低くかつ
多くの入出力端子を有する集積度の高い半導体装置に有
効である。
多くの入出力端子を有する集積度の高い半導体装置に有
効である。
このように本実施例は半導体基板１の上に多くの素子形
成部11〜15および素子間接続部110〜150を密に形成する
ことが可能となり、所定の大きさの一枚の半導体基板１
に形成しうる半導体装置の数を増加することができる。
また所望の機能または性能を有する部分にのみ入出力端
子部を形成せしめることにより、所望の機能または性能
を有しない部分にまで入出力端子部を設ける無駄を省く
ことができる。従って歩留りを向上せしめることが可能
となる。
成部11〜15および素子間接続部110〜150を密に形成する
ことが可能となり、所定の大きさの一枚の半導体基板１
に形成しうる半導体装置の数を増加することができる。
また所望の機能または性能を有する部分にのみ入出力端
子部を形成せしめることにより、所望の機能または性能
を有しない部分にまで入出力端子部を設ける無駄を省く
ことができる。従って歩留りを向上せしめることが可能
となる。
以上説明したように、本発明によれば素子形成部や素子
間接続部よりも大きな面積を必要とする入出力端子形成
部を所望の機能または性能を有する部分にのみ形成せし
めるので、所定の大きさの一枚の半導体基板に従来より
多くの素子形成部、素子間接続部を形成せしめることが
できるとともに所望の機能または性能を有しない部分に
まで入出力端子形成部を形成する無駄を省くことができ
るので、歩留りの高い製造方法を提供する効果がある。
間接続部よりも大きな面積を必要とする入出力端子形成
部を所望の機能または性能を有する部分にのみ形成せし
めるので、所定の大きさの一枚の半導体基板に従来より
多くの素子形成部、素子間接続部を形成せしめることが
できるとともに所望の機能または性能を有しない部分に
まで入出力端子形成部を形成する無駄を省くことができ
るので、歩留りの高い製造方法を提供する効果がある。
第１図は、本発明による半導体装置の製造方法の一実施
例を示した断面図である。第２図は従来の製造方法の一
実施例を示した断面図である。 第３図は、本発明による半導体装置の製造方法の一実施
例を示した断面図である。第４図は本発明による半導体
装置の素子間接続部まで形成した状態の半導体基板の表
面を示す平面図である。第５図は本発明による半導体装
置の素子間接続部まで形成した状態での電気的テストの
接続を示す断面図である。第６図，第７図は本発明によ
る半導体装置が半導体基板上存在する状態を示す平面図
である。第８図は従来の製造方法の一実施例を示した断
面図および平面図である。 １〜８……半導体基板、11〜15,21〜23……素子形成
部、110,120,130,140,150,210,220,230……素子間接続
部、131,211,221,231……入出力端子形成部、31,32,81,
82……トランジスタ、34,84……抵抗体、35,85……素子
間絶縁分離体、36,86……表面絶縁層、331,531,831……
コンタクト部、332,532,832……素子間接続用配線、33
3,336,533,833……層間絶縁層、337……配線間接続用ホ
ール、338……入出力端子とテストパッドを接続するた
めの配線、341,441,541……テストパッド、351,751,851
……入出力端子、551……プローブ、552……プローブカ
ード、553……接続部、61,62,71,72……良品の半導体装
置、63……不良の半導体装置、60,80……素子形成部お
よび素子間接続部の一辺の長さ、600,800……半導体装
置の一辺の長さ、810……入出力端子間距離、81……半
導体装置。
例を示した断面図である。第２図は従来の製造方法の一
実施例を示した断面図である。 第３図は、本発明による半導体装置の製造方法の一実施
例を示した断面図である。第４図は本発明による半導体
装置の素子間接続部まで形成した状態の半導体基板の表
面を示す平面図である。第５図は本発明による半導体装
置の素子間接続部まで形成した状態での電気的テストの
接続を示す断面図である。第６図，第７図は本発明によ
る半導体装置が半導体基板上存在する状態を示す平面図
である。第８図は従来の製造方法の一実施例を示した断
面図および平面図である。 １〜８……半導体基板、11〜15,21〜23……素子形成
部、110,120,130,140,150,210,220,230……素子間接続
部、131,211,221,231……入出力端子形成部、31,32,81,
82……トランジスタ、34,84……抵抗体、35,85……素子
間絶縁分離体、36,86……表面絶縁層、331,531,831……
コンタクト部、332,532,832……素子間接続用配線、33
3,336,533,833……層間絶縁層、337……配線間接続用ホ
ール、338……入出力端子とテストパッドを接続するた
めの配線、341,441,541……テストパッド、351,751,851
……入出力端子、551……プローブ、552……プローブカ
ード、553……接続部、61,62,71,72……良品の半導体装
置、63……不良の半導体装置、60,80……素子形成部お
よび素子間接続部の一辺の長さ、600,800……半導体装
置の一辺の長さ、810……入出力端子間距離、81……半
導体装置。
Claims (1)
- 【請求項１】半導体基板に素子を形成する第１工程と、
該素子間を接続する第２工程と、接続された素子が所望
の機能又は性能を有することを電気的に判定する第３工
程と、該第３工程において所望の機能又は性能を有する
と判定された素子形成領域のみについて、周囲の素子形
成領域上に入出力端子を形成する第４工程とを含むこと
を特徴とする半導体装置の製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60-27063 | 1985-02-14 | ||
| JP2706385 | 1985-02-14 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS621247A JPS621247A (ja) | 1987-01-07 |
| JPH0773106B2 true JPH0773106B2 (ja) | 1995-08-02 |
Family
ID=12210610
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61030004A Expired - Lifetime JPH0773106B2 (ja) | 1985-02-14 | 1986-02-13 | 半導体装置の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US4778771A (ja) |
| JP (1) | JPH0773106B2 (ja) |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4829014A (en) * | 1988-05-02 | 1989-05-09 | General Electric Company | Screenable power chip mosaics, a method for fabricating large power semiconductor chips |
| DE3931495C2 (de) * | 1989-09-21 | 1997-06-26 | Itt Ind Gmbh Deutsche | Verfahren zur "fließenden" Feinklassifizierung von Kapazitätsdioden |
| US5153507A (en) * | 1990-11-16 | 1992-10-06 | Vlsi Technology, Inc. | Multi-purpose bond pad test die |
| US5279975A (en) * | 1992-02-07 | 1994-01-18 | Micron Technology, Inc. | Method of testing individual dies on semiconductor wafers prior to singulation |
| US5489538A (en) * | 1992-08-21 | 1996-02-06 | Lsi Logic Corporation | Method of die burn-in |
| US5514613A (en) * | 1994-01-27 | 1996-05-07 | Integrated Device Technology | Parallel manufacturing of semiconductor devices and the resulting structure |
| US6222212B1 (en) | 1994-01-27 | 2001-04-24 | Integrated Device Technology, Inc. | Semiconductor device having programmable interconnect layers |
| US5777486A (en) * | 1994-10-03 | 1998-07-07 | United Microelectronics Corporation | Electromigration test pattern simulating semiconductor components |
| US5736863A (en) * | 1996-06-19 | 1998-04-07 | Taiwan Semiconductor Manufacturing Company, Ltd. | Abatement of electron beam charging distortion during dimensional measurements of integrated circuit patterns with scanning electron microscopy by the utilization of specially designed test structures |
| JP3592885B2 (ja) * | 1997-03-31 | 2004-11-24 | シャープ株式会社 | 半導体集積回路装置 |
| US6627998B1 (en) * | 2000-07-27 | 2003-09-30 | International Business Machines Corporation | Wafer scale thin film package |
| US6730527B1 (en) | 2001-12-31 | 2004-05-04 | Hyperchip Inc. | Chip and defect tolerant method of mounting same to a substrate |
| US7274201B2 (en) * | 2005-05-19 | 2007-09-25 | Micron Technology, Inc. | Method and system for stressing semiconductor wafers during burn-in |
| KR100772547B1 (ko) * | 2006-08-31 | 2007-11-02 | 주식회사 하이닉스반도체 | 반도체 장치 및 그의 테스트 방법 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3795973A (en) * | 1971-12-15 | 1974-03-12 | Hughes Aircraft Co | Multi-level large scale integrated circuit array having standard test points |
| US3795975A (en) * | 1971-12-17 | 1974-03-12 | Hughes Aircraft Co | Multi-level large scale complex integrated circuit having functional interconnected circuit routed to master patterns |
| US3849872A (en) * | 1972-10-24 | 1974-11-26 | Ibm | Contacting integrated circuit chip terminal through the wafer kerf |
| US3981070A (en) * | 1973-04-05 | 1976-09-21 | Amdahl Corporation | LSI chip construction and method |
| US3940740A (en) * | 1973-06-27 | 1976-02-24 | Actron Industries, Inc. | Method for providing reconfigurable microelectronic circuit devices and products produced thereby |
| JPS582453B2 (ja) * | 1975-02-28 | 1983-01-17 | 日本電気株式会社 | ダイキボハンドウタイシユウセキカイロソウチ |
| JPS5489595A (en) * | 1977-12-27 | 1979-07-16 | Fujitsu Ltd | Manufacture for semiconductor device |
| US4243937A (en) * | 1979-04-06 | 1981-01-06 | General Instrument Corporation | Microelectronic device and method for testing same |
| JPS5735342A (en) * | 1980-08-13 | 1982-02-25 | Hitachi Ltd | Manufacturing method of large scale integrated circuit |
| US4691434A (en) * | 1982-02-19 | 1987-09-08 | Lasarray Holding Ag | Method of making electrically conductive regions in monolithic semiconductor devices as applied to a semiconductor device |
-
1986
- 1986-02-12 US US06/829,424 patent/US4778771A/en not_active Expired - Lifetime
- 1986-02-13 JP JP61030004A patent/JPH0773106B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US4778771A (en) | 1988-10-18 |
| JPS621247A (ja) | 1987-01-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0494782B1 (en) | Wafer burn-in and test system and method of making the same | |
| US6159826A (en) | Semiconductor wafer and fabrication method of a semiconductor chip | |
| US5319224A (en) | Integrated circuit device having a geometry to enhance fabrication and testing and manufacturing method thereof | |
| KR100487530B1 (ko) | 테스트 소자 그룹이 구비된 반도체 소자 | |
| JPH0773106B2 (ja) | 半導体装置の製造方法 | |
| KR20030090880A (ko) | 테스트 소자 그룹 회로를 포함하는 반도체 집적 회로 장치 | |
| KR20200111369A (ko) | 잔여 테스트 패턴을 포함하는 반도체 장치 | |
| JP4601910B2 (ja) | 半導体集積回路装置及び半導体集積回路装置の製造方法 | |
| US6946747B1 (en) | Semiconductor device and its manufacturing method | |
| JPS62261139A (ja) | 半導体装置 | |
| KR100541798B1 (ko) | 반도체 장치의 테그 패턴 형성방법 | |
| JPH04365347A (ja) | 半導体チップにおけるモニタ装置用素子構造 | |
| JP3439410B2 (ja) | 被評価素子を備えた高集積回路チップおよびその被評価素子検査法 | |
| JP3353748B2 (ja) | 半導体装置およびその製造方法 | |
| US7199460B2 (en) | Semiconductor device and method of manufacturing the same | |
| JPH0153513B2 (ja) | ||
| JP2855884B2 (ja) | 半導体装置 | |
| KR20000056451A (ko) | 관통하는 복수개의 슬릿들을 가지는 반도체소자용 본딩패드 | |
| JP2978883B1 (ja) | 半導体装置 | |
| JPH05166894A (ja) | 半導体集積回路およびその検査用プローブカード | |
| KR20250020024A (ko) | 반도체 장치 및 반도체 장치의 제조방법 | |
| JPH04373131A (ja) | 高密度実装用ｉｃペレット | |
| JPS62193137A (ja) | 半導体装置の製造方法 | |
| JPH067583B2 (ja) | 半導体装置の製法 | |
| JP2003124276A (ja) | 半導体集積回路および半導体装置の製造方法 |