JPH07112190B2 - 同期装置 - Google Patents

同期装置

Info

Publication number
JPH07112190B2
JPH07112190B2 JP1319390A JP31939089A JPH07112190B2 JP H07112190 B2 JPH07112190 B2 JP H07112190B2 JP 1319390 A JP1319390 A JP 1319390A JP 31939089 A JP31939089 A JP 31939089A JP H07112190 B2 JPH07112190 B2 JP H07112190B2
Authority
JP
Japan
Prior art keywords
signal
clock
gate
output
gate signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP1319390A
Other languages
English (en)
Other versions
JPH03179949A (ja
Inventor
賢二 石川
俊一 根津
仁 森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP1319390A priority Critical patent/JPH07112190B2/ja
Publication of JPH03179949A publication Critical patent/JPH03179949A/ja
Publication of JPH07112190B2 publication Critical patent/JPH07112190B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Synchronisation In Digital Transmission Systems (AREA)

Description

【発明の詳細な説明】 産業上の利用分野 本発明はクロツク成分foを含むバーストデジイタル信号
を入力とする受信設備のフレーム同期式の同期装置に関
するものである。
従来の技術 クロツク成分foを連続的に含むデイジタル信号、すなわ
ち1/fo(時間)でデータが変化するデイジタル信号から
フレーム同期符号を検出し、受信設備の同期をとる従来
のフレーム同期式の同期装置を第3図のブロツク図に基
づいて説明する。
同期符号検出回路1は、クロツク成分foを連続的に含む
デイジタル信号1aを入力とし、この信号中のフレーム同
期符号の最終ビツトの一致を検出して一致信号1bを出力
し、クロツク再生回路2はPLLから構成され、クロツク
成分foを連続的に含むデイジタル信号1aを入力とし、ク
ロツク成分foの周波数に位相同期した再生クロツク2bを
出力する。ゲート信号発生回路6は、同期式カウンタに
より構成され、同期符号検出回路1の一致信号1bにより
リセツトし、クロツク再生回路2の再生クロツク2bをカ
ウントして、一致信号1bの出力タイミングでゲート信号
6bを発生させて出力し、同期判定回路4はこのゲート信
号6bと同期符号検出回路1の一致信号1bを入力し、一致
信号1bの一方の変化点がゲート信号6bのゲート期間1/fo
の期間内にあれば同期状態、期間内になければ非同期状
態と判別して判別信号4bを出力する。
以下その動作について第3図および第5図の特性図を用
いて説明する。
クロツク成分foを連続的に含むデイジタル信号1aが同期
符号検出回路1へ入力され、フレーム同期符号の最終ビ
ツトで一致信号1bが期間1/foのあいだ出力される。クロ
ツク再生回路2ではクロツク成分foを連続的に含むデイ
ジタル信号1aを基準としてPLLを構成し、周波数foに位
相同期した再生クロツク2bを出力する。ゲート信号発生
回路6では同期カウンタによつてゲート信号を発生させ
ており、第5図の時刻T1で一致信号1bが出力され、カウ
ンタをリセツトする。カウンタは再生クロツク2bによつ
て以降カウントを行い、一致信号1bの出力タイミング
T2,T3,T4でゲート信号6bを発生していく。同期判定回
路4では一致信号1bとゲート信号6bの位相を比較してお
り、ゲート信号6bの1/foの期間内に一致信号1bの一方の
変化点(第5図では立ち上がりのタイミング)があれば
同期状態と判別し、第5図に示すように、時刻T2で判別
信号4bがハイレベルになり受信設備は同期状態となる。
発明が解決しようとする課題 しかしながら上記のような構成では入力のデイジタル信
号1aがバースト状のデイジタル信号になつた場合、以下
の理由により非同期状態から同期状態までに要する時間
が長くなつてしまうという問題を有していた。
クロツク再生回路2においてクロツク成分foを含む期間
がバースト的になるとPLL回路の位相の引き込みは非同
期状態から同期状態までの過程において特に不安定とな
る。第4図はクロツク再生回路の代表的な構成例であ
る。クロツク成分foを含むバーストデイジタル信号1a′
と電圧制御水晶発振器23の出力である再生クロツク2bの
位相を位相比較器21で比較し、LPF(ローパスフイル
タ)22を通して制御電圧22bを出力している。非同期状
態からの制御電圧22bの変化と各部の動作タイミングを
第6図に示す。制御電圧22bは最初のフレーム同期符号
期間でPLLがロツクする電圧付近まで上昇し、同期符号
検出回路1では時刻T1で一致信号1bが出力される。しか
しながら以降の期間はクロツク成分の情報が含まれてい
ない期間となり、クロツク再生ができないので次のクロ
ツク成分を含む期間までこの制御電圧22bを保持しなけ
ればならない。また電圧を保持している期間が長くなる
と回路のリークなどにより電圧が低下してしまうので再
生クロツク2bが変動してしまい、ゲート信号発生回路6
で同期カウンタにより発生させているゲート信号6bのタ
イミングが、時刻t2では出力されず前後のタイミングで
出力されてしまう。したがつて、制御電圧22bが安定す
る期間まで受信設備は同期状態と判別されず、時刻T3
ゲート信号発生回路6の同期カウンタを再びリセツト
し、時刻T4の制御電圧22bが安定したところで同期状態
になる。このようにクロツク成分foを含むバーストデイ
ジタル信号1a′が入力された場合、クロツク成分foが連
続的に含まれているデイジタル信号1aに比べ、非同期状
態から同期状態を検出するまでに要する時間が長くなつ
てしまうという問題を有していた。
本発明は上記問題点を解決するものであり、クロツク成
分foを含むバースト状のデイジタル信号が入力された場
合でも、同期状態にまでに要する時間が連続的にクロツ
ク成分foを含むデイジタル信号が入力された場合と同じ
時間で、受信設備の同期をとることを可能にした同期装
置を提供することを目的とするものである。
課題を解決するための手段 上記問題を解決するため本発明の同期装置は、クロツク
成分foを含むバーストデイジタル信号を入力とし、クロ
ツク成分foの位相に同期したクロツク信号を再生するク
ロツク再生回路と、前記クロツク成分foを含むバースト
デイジタル信号中のフレーム同期符号の一致を検出し、
一致信号を出力する同期符号検出回路と、この同期符号
検出回路の出力である一致信号によりリセツトし、前記
クロツク再生回路の出力である再生クロツクをカウント
して、第1のゲート信号とこの第1のゲート信号の前後
N/fo(Nは自然数)の範囲の第2のゲート信号を出力す
るゲート信号発生回路と、前記第1のゲート信号を一方
の入力、前記第2のゲート信号を他方の入力とし、切替
え信号により非同期状態の場合は第2のゲート信号を同
期状態の場合は第1のゲート信号を選択して出力する選
択手段と、この選択手段の出力である選択出力信号と前
記一致信号を入力し、一致信号の一方の変化のタイミン
グが選択信号の範囲内にあれば同期状態、範囲外であれ
ば非同期状態と判別して判別信号を出力し、かつこの判
別信号を前記選択手段の切替え信号として出力する同期
判定回路を備えたものである。
作用 上記構成によつて、ゲート信号発生回路で発生した第1
のゲート信号あるいは第2のゲート信号と同期符号検出
回路の一致信号の位相を同期判定回路によつて比較す
る。最初に一致信号を検出した直後ではクロツク再生回
路の動作が不安定な状態にあるので、ゲート信号発生回
路において一致信号によりリセツトし、再生クロツクの
計数を行つて発生させたゲート信号は、一致信号と必ず
しも同じタイミングに出力されない。よつて、ゲート信
号のゲート期間をN/foと広げることにより、再生クロツ
クの不安定な期間におけるゲート信号の出力タイミング
の位相のずれを相殺する。このようにすることにより最
初の一致信号を検出した次のフレームで受信設備を同期
状態にすることが可能となる。したがつて、クロツク成
分foを含むバーストデイジタル信号が入力された場合で
も、同期状態までに要する時間を連続的にクロツク成分
foを含むデイジタル信号が入力された場合と同じように
することが可能となる。
実施例 以下本発明の一実施例を図面に基づいて説明する。な
お、従来例の第3図および第4図の構成と同一の構成に
は同一の符号を付して説明を省略する。
第1図は本発明の一実施例を示す同期装置のブロツク図
である。
ゲート信号発生回路3は同期式カウンタから構成されて
おり、同期符号検出回路1の一致信号1bによりリセツト
し、クロツク再生回路2の再生クロツク2bをカウント
し、ゲート期間1/foのゲート信号3aを出力し、さらにこ
のゲート信号3aの前後N/fo(Nは自然数)の範囲(ゲー
ト期間)でゲート信号3bを出力する。選択手段5はゲー
ト信号発生回路3により発生されたゲート信号3aとゲー
ト信号3bを選択して同期判定回路4へ出力する手段であ
り、同期判定回路4の判別信号4bがローレベル、すなわ
ち受信設備が非同期状態のときはゲート信号3bを選択
し、判別信号4bがハイレベル、すなわち同期状態のとき
はゲート信号3aを選択して、選択出力信号5bとして同期
判定回路4へ出力する。
以上のように構成された同期装置について以下第1図、
第2図、第4図を用いて動作を説明する。
クロツク成分foを含むバーストデイジタル信号1a′が同
期符号検出回路1へ入力され、フレーム同期符号の一致
検出が行われる。時刻T1〜T4で一致検出信号1bが同期符
号の最後ビツトの1/fo期間出力される。第4図に示すク
ロツク再生回路2のPLL構成における制御電圧22bは同期
符号の期間でクロツクの再生がおこなわれ、その他の期
間ではクロツク成分の情報が含まれていないので制御電
圧22bを保持している。ゲート信号発生回路3では一致
信号1bを基準にして同期カウンタにより、再生クロツク
2bをカウントしてゲート信号3a,3bをそれぞれ出力す
る。ゲート信号3aは一致信号1bの出力タイミングである
時刻T2,T3,T4に出力されるようにカウンタで計数され
ている。しかしながら非同期状態で最初に同期符号を検
出した時点では、制御電圧22bはまだPLLがロツクする電
圧には充分に達しておらず、また電圧保持の期間が長く
なると電圧リークなどにより制御電圧が変動して再生ク
ロツク2bの位相が不安定になる。したがつて時刻T2まで
に再生クロツク2bの計数をおこないゲート信号3aを発生
させても、一致信号1bが出力される時刻T2がゲート期間
の範囲に入らない場合がある。そこでゲート信号3aに対
して前後N/foの範囲(実施例ではN=3で以降説明)で
ゲート信号3bを発生させている。時刻T2において同期判
定回路4で位相を比較する際にはゲート期間の範囲を広
げたゲート信号3bとの比較を行うことにより、判別信号
4bはハイレベルとなりシステムは同期状態となる。同期
後はゲート信号3aと一致信号1bの位相を比較して同期判
別を行つていく。
このように、クロツク成分を含むバーストデイジタル信
号1a′が入力されクロツク再生回路2の初期動作が不安
定になつた場合でも、一致信号1bとゲート信号3a,3bの
位相を比較して同期判定をする際に、最初の一致信号1b
の検出後の位相比較におけるゲート信号のゲート期間を
広げた信号3bで同期判定を行うことにより、連続したク
ロツク成分を含むデイジタル信号が入力されている場合
と同様の所要時間で同期状態の検出を行うことができ
る。
なお、ゲート信号発生回路3と選択手段5を1つのブロ
ツクで実現してもよいことは言うまでもない。
発明の効果 以上のように本発明によれば、一致信号の出力タイミン
グでゲート信号を出力する第1のゲート信号と第1のゲ
ート信号の前後N/fo(Nは自然数)の範囲でゲート信号
を出力する第2のゲート信号を発生させるゲート信号発
生回路と、第1のゲート信号を一方の入力、第2のゲー
ト信号を他方の入力とし、切替え信号により非同期状態
の場合は第2のゲート信号を、同期状態の場合は第1の
ゲート信号を選択して出力する選択手段と、選択手段の
出力である選択出力信号と前記一致信号を入力とし一致
信号の一方の変化のタイミングが選択出力信号の範囲内
にあれが同期状態、範囲外であれば非同期状態と判別し
て判別信号を出力し、この判別信号を前記選択手段の切
替え信号として出力する同期判定回路を設けることによ
り、クロツク成分を含むバーストデイジタル信号が入力
されクロツク再生回路の初期動作が不安定になつた場合
でも、一致信号とゲート信号の位相を比較して同期判定
をする際に、最初の一致信号検出後の位相比較における
ゲート期間を広げた第2のゲート信号で同期判定を行う
ことにより、連続したクロツク成分を含むデイジタル信
号が入力されている場合と同様の所要時間で同期状態の
検出を行うことができる。
【図面の簡単な説明】
第1図は本発明の一実施例を示す同期装置のブロツク
図、第2図は同同期装置においてバースト的にクロツク
成分を含んだデイジタル信号を入力した場合の各部動作
波形図、第3図は従来の同期装置のブロツク図、第4図
はクロツク再生回路を構成するPLL回路のブロツク図、
第5図および第6図はそれぞれ従来の同期装置に、クロ
ツク信号を連続的に含んだ信号を入力した場合と、バー
スト的にクロツク成分を含んだデイジタル信号を入力し
た場合の各部動作波形図である。 1…同期符号検出回路、2…クロツク再生回路、3…ゲ
ート信号発生回路、4…同期判定回路、5…選択手段、
1a′…デイジタル信号、1b…一致信号、2b…再生クロツ
ク、3a…第1のゲート信号、3b…第2のゲート信号、4b
…判別信号(切換え信号)、5b…選択出力信号。

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】クロツク成分foを含むバーストデイジタル
    信号を入力とし、クロツク成分foの位置に同期したクロ
    ツク信号を再生するクロツク再生回路と、前記クロツク
    成分foを含むバーストデイジタル信号中のフレーム同期
    符号の一致を検出し、一致信号を出力する同期符号検出
    回路と、この同期符号検出回路の出力である一致信号に
    よりセツトし、前記クロツク再生回路の出力である再生
    クロツクをカウントして、第1のゲート信号とこの第1
    のゲート信号の前後N/fo(Nは自然数)の範囲の第2の
    ゲート信号を出力する。ゲート信号発生回路と、前記第
    1のゲート信号を一方の入力、前記第2のゲート信号を
    他方の入力とし、切替え信号により非同期状態の場合は
    第2のゲート信号を、同期状態の場合は第1のゲート信
    号を選択して出力する選択手段と、この選択手段の出力
    である選択出力信号と前記一致信号を入力し、一致信号
    の一方の変化のタイミングが選択出力信号の範囲内にあ
    れば同期状態、範囲外であれば非同期状態と判別して判
    別信号を出力し、かつこの判別信号を前記選択手段の切
    替え信号として出力する同期判定回路とを備えたことを
    特徴とする同期装置。
JP1319390A 1989-12-08 1989-12-08 同期装置 Expired - Fee Related JPH07112190B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1319390A JPH07112190B2 (ja) 1989-12-08 1989-12-08 同期装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1319390A JPH07112190B2 (ja) 1989-12-08 1989-12-08 同期装置

Publications (2)

Publication Number Publication Date
JPH03179949A JPH03179949A (ja) 1991-08-05
JPH07112190B2 true JPH07112190B2 (ja) 1995-11-29

Family

ID=18109636

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1319390A Expired - Fee Related JPH07112190B2 (ja) 1989-12-08 1989-12-08 同期装置

Country Status (1)

Country Link
JP (1) JPH07112190B2 (ja)

Also Published As

Publication number Publication date
JPH03179949A (ja) 1991-08-05

Similar Documents

Publication Publication Date Title
US5455840A (en) Method of compensating a phase of a system clock in an information processing system, apparatus employing the same and system clock generator
US5519444A (en) Phase synchronizing loop apparatus for digital audio signals
US6137332A (en) Clock signal generator and data signal generator
JP2000228660A (ja) クロック再生/識別装置
JPH07112190B2 (ja) 同期装置
JPS5923926A (ja) フエ−ズ・ロツク・ル−プ回路
JP3545137B2 (ja) コード多重/読取装置
JP2922605B2 (ja) データ復調装置
JP3003471B2 (ja) クロック切替回路
KR0172459B1 (ko) 클럭재생방법 및 장치
JP3184051B2 (ja) 時間軸補正回路
JP2795008B2 (ja) 位相同期発振回路の耐入力クロック断回路方式
JP2000260131A (ja) 同期信号の検出保護方法およびその検出保護回路
JP2542933B2 (ja) 時間軸補正回路
JP2560516B2 (ja) ディジタル信号処理装置
JPS60135A (ja) サンプリングパルス生成回路
JPH0585982B2 (ja)
JPH03119881A (ja) クロック発生回路
JPH07226860A (ja) Pll回路
JPH07201137A (ja) 位相同期ループのロック検出方法及びロック検出装置
JP3177394B2 (ja) ディジタルpll回路
JPH11330954A (ja) デジタルpll回路
JPH09321812A (ja) デジタルデータ復調装置
JPH02301223A (ja) Pll回路
JPH09116427A (ja) 位相同期回路

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees