JPH07113722B2 - アクテイブマトリクス型表示装置及びその駆動方法 - Google Patents

アクテイブマトリクス型表示装置及びその駆動方法

Info

Publication number
JPH07113722B2
JPH07113722B2 JP61212696A JP21269686A JPH07113722B2 JP H07113722 B2 JPH07113722 B2 JP H07113722B2 JP 61212696 A JP61212696 A JP 61212696A JP 21269686 A JP21269686 A JP 21269686A JP H07113722 B2 JPH07113722 B2 JP H07113722B2
Authority
JP
Japan
Prior art keywords
bus line
electrode
switching element
display
potential
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP61212696A
Other languages
English (en)
Other versions
JPS6368818A (ja
Inventor
賢一 沖
悟 川井
健一 梁井
和博 高原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP61212696A priority Critical patent/JPH07113722B2/ja
Priority to KR8709744A priority patent/KR900004989B1/ko
Priority to CA000546534A priority patent/CA1296438C/en
Priority to EP87113246A priority patent/EP0259875B1/en
Priority to DE87113246T priority patent/DE3788093T2/de
Priority to US07/095,268 priority patent/US4818981A/en
Publication of JPS6368818A publication Critical patent/JPS6368818A/ja
Publication of JPH07113722B2 publication Critical patent/JPH07113722B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal Display Device Control (AREA)

Description

【発明の詳細な説明】 〔概要〕 アクティブマトリクス型表示装置に於けるスキャンバス
ラインとデータバスラインとをそれぞれ対向配置したガ
ラス基板に形成して、同一ガラス基板上に於ける交差部
分をなくし、且つ接地バスラインを省略する構成とし
て、製造歩留りと駆動面積率との向上を図り、又スキャ
ンバスラインに印加するアドレスパルスの印加直前の電
位と、非アドレス時の電位との差を、データバスライン
に印加するデータ電圧の振幅からスイッチング素子の閾
値電圧を差し引いた値より大きくして、接地バスライン
を省略した構成に於けるスイッチング素子の動作を確実
にしたものである。
〔産業上の利用分野〕
本発明は、一方のガラス基板等の絶縁性透明基板にデー
タバスライン、他方のガラス基板等の絶縁性透明基板に
スキャンバスラインをそれぞれ形成したアクティブマト
リクス型表示装置及びその駆動方法に関するものであ
る。
アクティブマトリクス型表示装置は、単純マトリクス型
表示装置と共に、情報処理装置の表示端末等の表示装置
として使用されており、又表示媒体としては液晶が多く
使用されている。
このアクティブマトリクス型表示装置は、多数の画素を
それぞれ独立に駆動させることができるので、表示容量
の増大に伴ってライン数が増大しても、単純マトリクス
型表示装置のように駆動デューティ比が低下して、コン
トラストの低下や視野角の減少をきたす等の問題が生じ
ない利点がある。
しかし、各画素毎にスイッチング素子を備える為にコス
トアップとなり、又構造が複雑となることから、製造歩
留りに問題があり、このような点によりパネルの大きさ
が制約されている。従って、製造歩留りの向上が要望さ
れている。
〔従来の技術〕
第4図は従来例のアクティブマトリクス型表示装置のパ
ネルの等価回路を示し、31はスイッチング素子としての
薄膜トランジスタ(以下「TFT」と省略する)、32はゲ
ート電極、33はドレイン電極、34はソース電極、35は表
示素子としての液晶素子、36はスキャンバスライン、37
はデータバスラインである。
液晶素子35は、共通電極と画素対応の表示電極との間に
表示媒体として液晶が挟持されて構成されており、共通
電極はアースとして示され、表示電極はTFT31のソース
電極34に接続されている。又TFT31のゲート電極32はス
キャンバスライン36に接続され、ドレイン電極33はデー
タバスライン37に接続されている。
TFT31と、液晶素子35の表示電極と、スキャンバスライ
ン36と、データバスライン37とが一方のガラス基板に形
成され、液晶素子35の共通電極が他方のガラス基板に形
成されて、一方と他方のガラス基板は、微小間隔で対向
配置されて液晶を挟持するように周辺が封止される。
スキャンバスライン36を、パルス幅が、例えば、30〜60
μSの短いパルス幅のアドレスパルスで順次走査し、こ
のアドレスパルスに同期して表示情報に従ったデータ電
圧をデータバスライン37に加えることにより、ライン対
応に表示情報の書込表示を行うことができる。即ち、ス
キャンバスライン36に印加されたアドレスパルスによ
り、そのスキャンバスライン36にゲート電極32が接続さ
れたTFT31がオンとなり、データバスライン37に加えら
れたデータ電圧が液晶素子35に印加され、液晶素子35の
静電容量に充電される。従って、TFT31がオフとなった
後も、この充電電圧により液晶素子35は、表示情報に従
ったデータ電圧に対応した表示状態を継続することがで
きる。そして、次の周期でスキャンバスライン36にアド
レスパルスが印加された時に、その液晶素子35は、新た
な表示情報に従ったデータ電圧が印加されて、新たな表
示状態となる。
このような従来のアクティブマトリクス型表示装置に於
いては、前述のように、スキャンバスライン36とデータ
バスライン37とが同一のガラス基板上に交差して形成さ
れ、その交差部分は相互に絶縁されている。この交差部
分に於いて、スキャンバスライン36とデータバスライン
37との何れか一方の上部となるバスラインには、下部の
バスラインの厚さと交差部分の絶縁層とにより段差が生
じるから、その段差により抵抗値が増大したり、又は断
線となる場合があり、そのバスラインは欠陥となる。
又交差部分に於けるバスライン間の絶縁不良或いは短絡
が生じることがあり、その場合も、そのバスラインに沿
って欠陥となる。又スキャンバスライン36とデータバス
ライン37との2種類のバスラインが同一のガラス基板に
形成されていることにより、表示電極面積の画素面積に
対する比率を表す駆動面積率を大きくできない問題があ
った。又製造歩留りについても両バスラインの歩留りの
積の形となる為、高い製造歩留りを得難いという問題も
あった。
そこで、第5図のパネルの等価回路に示すアクティブマ
トリクス型表示装置が、本出願人による特願昭60-27401
1号により提案された。即ち、対向配置した一方のガラ
ス基板に、TFT31とスキャンバスライン36と液晶素子35
の表示電極とを形成して、TFT31のゲート電極32をスキ
ャンバスライン36に接続し、ドレイン電極33を液晶素子
35の表示電極に接続し、ソース電極34を接地し、他方の
ガラス基板に、データバスライン37を液晶素子35の共通
電極として形成して、一方と他方とのガラス基板間に液
晶を挟持したものである。
従って、スキャンバスライン36とデータバスライン37と
が交差配置されていても、それらは異なるガラス基板上
に形成されているから、交差部分を絶縁する必要がなく
なる。それによって、バスラインの段差、バスライン間
の絶縁不良或いは短絡が生じないことになり、歩留りの
向上を図ることが可能となる。又スキャンバスライン36
とデータバスライン37とをそれぞれ異なるガラス基板上
に形成することにより、駆動面積率を大きくすることが
できる。又製造歩留りも両バスラインの積の形とはなら
ない。
〔発明が解決しようとする問題点〕
第4図に示す従来例の欠点を改善した第5図に示すパネ
ルに於いては、TFT31のソース電極34を相互に接続する
接地バスラインを必要とすることになる。即ち、同一ガ
ラス基板上のバスラインの交差部分をなくすことができ
るが、スキャンバスライン36と共に、TFT31のソース電
極34を相互に接続する為の接地バスラインを形成しなけ
ればならないので、駆動面積率を充分に大きくすること
ができない欠点があった。
本発明は、アクティブマトリクス型表示装置の駆動面積
率を大きくし、且つバスライン構成を簡単化することを
目的とするものである。
〔問題点を解決するための手段〕
本発明のアクティブマトリクス型表示装置及びその駆動
方法は、第1図を参照して説明すると、一方のガラス基
板等の絶縁性透明基板上に、薄膜トランジスタ等のスイ
ッチング素子1と液晶素子等の表示素子5(Lmn,・・
・)の一方の電極とスキャンバスライン6(SL(n−
1),SLn,SL(n+1),・・・)とを形成し、他方の
ガラス基板等の絶縁性透明基板上に、ストライプ状のデ
ータバスライン7(DLm,・・・)を表示素子5の他方の
電極として形成し、スイッチング素子1の制御電極2を
スキャンバスライン6に接続し、一方の被制御電極3を
表示素子5の一方の電極に接続し、他方の被制御電極4
を、隣接するラインのスキャンバスライン6に接続し、
一方と他方とのガラス基板等の絶縁性透明基板間に、液
晶等の表示媒体を挟持させてアクティブマトリクス型表
示装置を構成する。
又スキャンバスライン6を、例えば、矢印方向に順次走
査する場合、SL(n−1),SLn,・・・・のスキャンバ
スラインに印加するアドレスパルスVg1,Vg2,・・・の印
加直前の電位Vgcを、非アドレス時の電位Vgoffと異な
らせて、それらの差(Vgc−Vgoff)がデータバスライ
ン7に印加されるデータ電圧Vd1,Vd2,・・・のピークト
ウピーク値から前記スイッチング素子の閾値電圧を差し
引いた値以上となるように選定して駆動するものであ
る。
〔作用〕
スイッチング素子1の一方の被制御電極3を表示素子5
の一方の電極に接続し、他方の被制御電極4を、隣接す
るラインのスキャンバスライン6に接続することによ
り、接地バスラインを特に設ける必要がなくなるから、
駆動面積率を大きくすることができる。又バスライン構
成の簡単化が図れる。
更にスキャンバスライン6を接地バスラインと同様に作
用させる為に、アドレスパルス印加直前の電位と非アド
レス時の電位とを異ならせて、アドレスパルス印加ライ
ンに於けるスイッチング素子1の他方の被制御電極4の
電位を所望の電位とすることができる。即ち、隣接スキ
ャンバスラインのアドレスパルス印加直前の電位を、デ
ータ電圧に対する基準電圧とし、更にアドレス時に該基
準電圧と等電位となる被制御電極4がアドレス後、液晶
の容量による結合により、データ電圧波形に従って変動
を受けても、この変動範囲内でスイッチング素子がオフ
状態を維持し続けることが可能なように当該基準電位を
設定する。更に、詳細には、データ電圧の変動幅をVa、
基準電圧(基準電位)をVgc、非アドレス時のスキャン
バスラインの電位をVgoff、スイッチング素子の閾値電
圧をVthとすれば、 Vgoff−Vgc+2Va≦Vth ……(1) の関係を満たすように設定する。
又データバスライン7に印加されるデータ電圧に対して
高電位となるアドレスパルスをスイッチング素子1の制
御電極2に印加することができるから、接地バスライン
を省略した構成に於いても、スイッチング素子1を確実
にオン状態にしてデータ電圧と基準電圧との差の電圧を
表示素子に印加することができる。
〔実施例〕
以下図面を参照して本発明の実施例について詳細に説明
する。
第2図は本発明の実施例のパネルの分解斜視図であり、
一方のガラス基板9上に、薄膜トランジスタ等のスイッ
チング素子1と、スキャンバスライン6と、表示素子5
(第1図参照)の一方の電極としての表示電極8とを形
成し、他方のガラス基板10上に、データバスライン7を
表示素子5の共通電極として形成し、表示電極8とデー
タバスライン7との間に液晶等の表示媒体を介在させて
表示素子5を構成するものである。
又スイッチング素子1の制御電極及び被制御電極は、第
1図に示すように接続するものであり、表示電極8にス
イッチング素子1の一方の被制御電極が接続され、スキ
ャンバスライン6にスイッチング素子1の制御電極と、
隣接するラインのスイッチング素子1の他方の被制御電
極とが接続される。このように、スイッチング素子1の
他方の被制御電極は、第1図に示すように、走査方向の
後位のラインのスキャンバスライン6に接続することが
好適である。
前述のように、スキャンバスライン6とデータバスライ
ン7とを異なるガラス基板9,10上に形成することができ
るから、絶縁すべき交差部分が生じないことになり、製
造歩留りの向上を図ることができる。又接地バスライン
を必要としないので、バスライン構成が簡略化されて駆
動面積率が向上する。
アクティブマトリクス型表示装置に於けるスイッチング
素子1としては、表示素子5として液晶素子を用いた
時、薄膜トランジスタが一般的であり、本発明に於いて
も、表示素子5を液晶素子とし、スイッチング素子1と
して薄膜トランジスタ(TFT)を用いることができる。
その場合、制御電極2がゲート電極、一方の被制御電極
3がドレイン電極、他方の被制御電極4がソース電極と
なる。以下第1図及び第2図に於ける符号の1をTFT、
2をゲート電極、3をドレイン電極、4をソース電極、
5を液晶素子として説明する。又第1図に於いて、スキ
ャバスライン6を走査方向にSL(n−1),SLn,SL(n
+1)とし、データバスライン7のm番目をDLmで示
し、スキャンバスラインSLnとデータバスラインDLmとの
交点の液晶素子5をLmnとする。
TFT1は、ゲート・ドレイン間電圧或いはゲート・ソース
電圧が0V以下の時にオフ状態となるものであり、従っ
て、閾値電圧Vthが0Vのエンハンスメント型TFTを用い
た例となっている。
又液晶素子5は、交互に正負のデータ電圧が印加されて
表示動作が行われる。例えば、スキャンバスライン6に
水平同期信号に従ってアドレスパルスが印加され、デー
タバスライン7に1水平走査線の表示情報に従ったデー
タ電圧が加えられ、ライン対応の書込表示が行われ、フ
レーム毎にデータ電圧の極性が反転される。
第3図は本発明の実施例の動作説明図であり、(a)は
データ電圧、(b),(c)はアドレスパルス、(d)
は液晶素子の表示電極電位、(e)は液晶素子の両端電
圧を示す。液晶素子Lmn(第1図参照)に印加されるデ
ータ電圧が(a)に示すように、フレーム毎に+Vaと−
Vaとに反転されて、データバスラインDLmに加えられた
とすると、このデータ電圧に同期して、スキャンバスラ
インSLnには(b)に示すアドレスパルスが加えられ、
走査方向の後位のスキャンバスラインSL(n+1)に
は、1水平走査期間遅れて(c)に示すアドレスパルス
が加えられる。
アドレスパルスとしては、非アドレス時にTFT1をオフと
する為の電位Vgofに対して、アドレス直前の電位をVg
cとし、又アドレス時の電位Vgonとし、前記(1)式を
Vth=0としたVgc−Vgoff≧2Vaの関係に選定するも
のである。データ電圧+Va,−Vaを、+5V,−5Vとする
と、TFT1をオフとする為の電位Vgoffは、−10V以下と
するのが一般的であり、例えば、−12Vとすることがで
きる。これにより、非アドレス時のTFT1をオフ状態に維
持して液晶素子の充電電圧を1フレーム間保持すること
ができる。又電位Vgcは走査方向の前位のラインのTFT1
のソース電圧に相当し、例えば、0Vとする。そして、TF
T1をオンとする為のアドレスパルスの電位Vgonは、例
えば、10Vとするものである。
時刻t0に、表示パネルの中央部付近のスキャンバスライ
ンSLnの電位をVgcとし、それより1水平走査期間後の
時刻t1にデータバスラインDLmにデータ電圧+Vaを加
え、スキャンバスラインSLnに電位Vgonのアドレスパル
スを加え、走査方向の後位のスキャンバスラインSL(n
+1)を電位Vgcとすると、スキャンバスラインSLnに
ゲート電極2が接続されたTFT1はオンとなる。この時刻
t1に於いて、例えば、液晶素子Lmnの表示電極の電位Vpm
nは、第3図の(d)に示すように、液晶素子Lmnの静電
容量を介してデータ電圧+Va近く上昇し、TFT1が完全に
オン状態となると、スキャンバスラインSL(n+1)の
電位Vgcの例えば0Vとなる。
従って、液晶素子Lmnには、データバスラインDLmの電位
+VaとスキャンバスラインSL(n+1)の電位Vgc、即
ち、0Vとの差が印加されて充電され、液晶素子Lmnの充
電電圧は第3図の(e)に示すように+Vaとなる。
次の1水平走査期間の後の時刻t2では、スキャンバスラ
インSL(n+1)に電位Vgon、スキャンバスラインSL
(n+2)に電位Vgcが加えられて、スキャンバスライ
ンSL(n+1)にゲート電極が接続されたTFT1はオンと
なり、他のスキャンバスラインにゲート電極が接続され
たTFT1はオフとなる。そして、データバスライン7に加
えられるデータ電圧と、スキャンバスラインSL(n+
2)の電位Vgcとの差が、オンとなったTFT1を介して液
晶素子5に印加されて充電される。
液晶素子Lmnの表示電極の電位Vpmnは、第3図の(a)
と(d)とに示すようにデータバスラインDLmに加えら
れる他のスキャンバスライン上の液晶素子に対するデー
タ電圧に応じて変化する。即ち、第3図の(a)に示す
ように、時刻t3に於いて最終のスキャンバスライン上の
液晶素子、時刻t4の次位フレームに於いて最初のスキャ
ンバスライン上の液晶素子がそれぞれ選択され、その時
に当該データバスラインDLmに、図示のような+Vaと−V
aのデータ電圧が印加されたものとすると、前記液晶素
子Lmnの表示電極の電位Vpmnは第3図の(d)に示すよ
うに−Vaを基準にして正極側、負極側にVaずつ変化し、
つまり次のアドレスまでの期間内で垂直走査のフレーム
が変わり、極性が反転する為に2Vaの振幅で振れること
になる。
このように、電極電位Vpmnはデータ電圧に従って変化す
るが、先のVgc−Vgoff≧2Vaの関係を満たしておけ
ば、ゲート電極のドレイン電極及びソース電極に対する
電位は、閾値電圧Vth(本実施例では0V)よりも低い値
となるので、液晶素子Lmnの充電電圧は、その表示電極
にドレイン電極が接続されたTFT1がオフであるから、次
のアドレス周期まで維持される。
次のフレームの時刻t5,t6,t7に於いても同様に動作し、
その時にデータ電圧が時刻t4のデータ電圧と同様に反転
されて、例えば、時刻t6にデータバスラインDLmにデー
タ電圧−Vaが加えられ、スキャンバスラインSLnに電位
Vgon、スキャンバスラインSL(n+1)に電位Vgcが
加えられて、スキャンバスラインSLnにゲート電極が接
続されたTFT1がオンとなると、液晶素子Lmnの表示電極
の電位Vpmnは、液晶素子Lmnの静電容量を介して−Vaの
データ電圧が加えられるから、一時的に−Va以下とな
り、次にTFT1が完全にオンとなることにより、電位Vgc
の例えば0Vとなる。又液晶素子Lmnの充電電圧はデータ
電圧の−Vaとなり、次にアドレスされるまでの1フレー
ム期間維持されることになる。
前述の実施例に於いては、アドレスパルスはデータ電圧
の極性に関係なく一定の波形とした場合を示している
が、データ電圧が負極性の時には、TFT1をオンとする為
のゲート電圧は低くても良いことになるから、データ電
圧の極性に対応して、アドレスパルスの波形を設定する
ことも可能である。又アドレスパルスの中間の電位Vgc
により、その電位Vgcがゲート電極に加えられるTFT1が
オンとなって、液晶素子5の充電電荷が放電したとして
も、次の水平走査期間には確実にオンとなるように制御
されて、液晶素子5にデータ電圧を印加するように制御
されるものであるから、何ら問題はないことになる。
〔発明の効果〕
以上説明したように、本発明は、スキャンバスライン6
とデータバスライン7を異なるガラス基板9,10等の絶縁
性透明基板上に形成し、且つ接地バスラインを省略でき
るものであるから、製造歩留りの向上を図ることができ
ると共に駆動面積率を容易に大きくすることができる利
点がある。更に、スキャンバスライン6が順次接地バス
ラインの役目を果たすように制御することにより、スイ
ッチング素子1を確実に制御することができる利点があ
る。
【図面の簡単な説明】
第1図は本発明の原理説明図、第2図は本発明の実施例
のパネルの分解斜視図、第3図は本発明の実施例の動作
説明図、第4図は従来例のパネルの等価回路、第5図は
先に提案されたパネルの等価回路である。 1はスイッチング素子(TFT)、2は制御電極(ゲート
電極)、3,4は被制御電極(ドレイン電極,ソース電
極)、5は表示素子(液晶素子)、6はスキャンバスラ
イン、7はデータバスライン、8は表示電極、9,10はガ
ラス基板である。

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】一方の絶縁性透明基板上に、スイッチング
    素子(1)と表示素子(5)の一方の電極とスキャンバ
    スライン(6)とが形成され、該スイッチング素子
    (1)の制御電極(2)が前記スキャンバスライン
    (6)に接続され、該スイッチング素子(1)の2個の
    被制御電極(3,4)の中の一方の被制御電極(3)が前
    記表示素子(5)の一方の電極に接続され、 他方の絶縁性透明基板上に、ストライプ状のデータバス
    ライン(7)が前記表示素子(5)の他方の電極として
    形成され、 前記一方と他方との絶縁性透明基板間に表示媒体が挟持
    されて前記表示素子(5)が形成されたアクティブマト
    リクス型表示装置に於いて、 前記スイッチング素子(1)の他方の被制御電極(4)
    を、このスイッチング素子(1)の属するラインに対し
    て隣接するラインのスキャンバスラインに接続した ことを特徴とするアクティブマトリクス型表示装置。
  2. 【請求項2】一方の絶縁性透明基板上に、スイッチング
    素子(1)と表示素子(5)の一方の電極とスキャンバ
    スライン(6)とが形成され、該スイッチング素子
    (1)の制御電極(2)が前記スキャンバスライン
    (6)に接続され、該スイッチング素子(1)の2個の
    被制御電極(3,4)の中の一方の被制御電極(3)が前
    記表示素子(5)の一方の電極に接続され、他方の被制
    御電極(4)が隣接するラインのスキャンバスラインに
    接続され、 他方の絶縁性透明基板上に、ストライプ状のデータバス
    ライン(7)が前記表示素子(5)の他方の電極として
    形成され、 前記一方と他方との絶縁性透明基板間に表示媒体が挟持
    されて前記表示素子(5)が形成されたアクティブマト
    リクス型表示装置に於いて、 前記スキャンバスライン(6)を順次走査して印加する
    アドレスパルスの印加直前の電位(Vgc)を、非アドレ
    ス時の電位(Vgoff)と異ならせ、前記アドレスパルス
    印加直前の電位(Vgc)と、前記非アドレス時の電位
    (Vgoff)との差が、前記データバスライン(7)に表
    示情報に従って印加されるデータ電圧波形のピークトウ
    ピーク値から前記スイッチング素子(1)の閾値電圧を
    差し引いた値以上となるように選定した ことを特徴とするアクティブマトリクス型表示装置の駆
    動方法。
JP61212696A 1986-09-11 1986-09-11 アクテイブマトリクス型表示装置及びその駆動方法 Expired - Fee Related JPH07113722B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP61212696A JPH07113722B2 (ja) 1986-09-11 1986-09-11 アクテイブマトリクス型表示装置及びその駆動方法
KR8709744A KR900004989B1 (en) 1986-09-11 1987-09-03 Active matrix type display and driving method
CA000546534A CA1296438C (en) 1986-09-11 1987-09-10 Active matrix display device and method for driving the same
EP87113246A EP0259875B1 (en) 1986-09-11 1987-09-10 Active matrix display devices
DE87113246T DE3788093T2 (de) 1986-09-11 1987-09-10 Anzeigevorrichtungen mit aktiver Matrix.
US07/095,268 US4818981A (en) 1986-09-11 1987-09-11 Active matrix display device and method for driving the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61212696A JPH07113722B2 (ja) 1986-09-11 1986-09-11 アクテイブマトリクス型表示装置及びその駆動方法

Publications (2)

Publication Number Publication Date
JPS6368818A JPS6368818A (ja) 1988-03-28
JPH07113722B2 true JPH07113722B2 (ja) 1995-12-06

Family

ID=16626914

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61212696A Expired - Fee Related JPH07113722B2 (ja) 1986-09-11 1986-09-11 アクテイブマトリクス型表示装置及びその駆動方法

Country Status (1)

Country Link
JP (1) JPH07113722B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05134269A (ja) * 1991-10-29 1993-05-28 Gold Star Co Ltd 薄膜液晶マトリツクス
US5309264A (en) * 1992-04-30 1994-05-03 International Business Machines Corporation Liquid crystal displays having multi-domain cells
JP3519310B2 (ja) * 1998-06-12 2004-04-12 シャープ株式会社 液晶表示装置
AU2002357625A1 (en) * 2002-01-17 2003-07-30 International Business Machines Corporation Display device, scanning line driver circuit
US8665408B2 (en) 2010-12-10 2014-03-04 Sharp Kabushiki Kaisha Liquid crystal display device

Also Published As

Publication number Publication date
JPS6368818A (ja) 1988-03-28

Similar Documents

Publication Publication Date Title
US4386352A (en) Matrix type liquid crystal display
US4818981A (en) Active matrix display device and method for driving the same
JP4894081B2 (ja) 表示装置およびその駆動方法
JP3924485B2 (ja) 液晶表示装置の駆動方法及びその液晶表示装置
JP2000105575A (ja) 液晶表示装置の駆動方法
US5777591A (en) Matrix display apparatus employing dual switching means and data signal line driving means
JP2005292793A (ja) 液晶表示装置の駆動方法
US5796380A (en) Liquid crystal apparatus and method of driving same
JPH05113772A (ja) アクテイブマトリクス型液晶表示装置の駆動方法
JPH07318901A (ja) アクティブマトリクス型液晶表示装置及びその駆動方法
JPH11119193A (ja) 液晶表示装置
JP2002014322A (ja) ドット反転式アクティブマトリックス液晶表示器
JPH07113722B2 (ja) アクテイブマトリクス型表示装置及びその駆動方法
JP3119942B2 (ja) アクティブマトリクス型薄膜トランジスタ液晶パネルの駆動方法
JP2552070B2 (ja) アクティブマトリックス型表示装置およびその駆動方法
JP2861266B2 (ja) アクティブマトリックス型液晶表示素子及びその駆動方法
JP2516351B2 (ja) アクテイブマトリクス型液晶パネルの駆動方法
JP2743183B2 (ja) アクティブマトリクス型表示装置の駆動方法
JPH0697381B2 (ja) アクテイブマトリクス型表示装置の駆動方法
JPH0635417A (ja) アクティブマトリクス型薄膜トランジスタ液晶パネルの駆動方法
JPH09243997A (ja) アクティブマトリクス型液晶表示装置及びその駆動方法
JPH0990423A (ja) アクティブマトリクス型液晶表示パネルおよび該液晶表示パネルの駆動方法
JP2725009B2 (ja) アクティブマトリクス型表示装置
JP3297335B2 (ja) 液晶表示装置
JPH06148676A (ja) アクティブマトリクス基板

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees