JPH07114043A - 液晶表示装置及びその製造方法 - Google Patents

Abstract

(57)【要約】 【目的】 この発明は、液晶表示装置のアレイ基板にお
いて、低抵抗金属からなるゲート電極を兼ねる走査電極
および有効領域外の認識記号を形成してもその表面にヒ
ロックを生ずることのない構成と、且つアレイ基板のプ
ロセス整合性の高い簡便な製造方法を提供することを目
的とする。 【構成】 この発明のゲート電極を兼ねる走査線電極お
よび認識記号は、低抵抗の第１の層とこの第１の層の表
面に陽極酸化法により第２の層としての酸化膜を形成
し、同時にアレイ基板の有効領域外の認識記号もパター
ン形成を行うことで上記目的を達成する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は薄膜トランジスタを備
えた液晶表示装置及びその製造方法に係わり、特にその
アレイ基板に関する。

【０００２】

【従来の技術】液晶表示装置を用いた画像表示装置は、
基板上に一方向に延伸し所定のピッチで配列された走査
線及び信号線等の電極で区画された最小領域を画素と
し、両基板間にネマチック型などの液晶組成物を挟持し
たマトリクス型の液晶表示装置が一般に用いられてい
る。中でもテレビ画像やグラフィックディスプレイなど
を指向した大容量で高精細の液晶表示装置としては、ク
ロストークのない高コントラスト表示が行えるように、
各画素の駆動と制御手段として各画素ごとにスイッチン
グ素子を配置したアクティブマトリクス型の液晶表示装
置が実用化されている。 このようなスイッチング素子
としては、コントラスト比の高さおよび応答速度の点か
ら３端子型の薄膜トランジスタが多用されている。ま
た、この薄膜トランジスタとしては、非晶質シリコン
（ａ−Ｓｉ）系の半導体層が用いられ、活生層である非
晶質シリコン層を挟んで下層にゲート電極、上層にソー
ス電極及びドレイン電極を配置した逆スタガード構造を
採用している場合が多い。

【０００３】このようなアクティブマトリクス型の液晶
表示装置において、近年ますます大画面化や高精細化が
要求されているが、これに伴い走査線の長さが長くなる
とともに、画素の開口率をほぼ一定に保つ必要性から走
査線の幅も細くせざるを得ない。しかしながら、走査線
の抵抗値は長さに比例し、且つ断面積（幅）に反比例し
て高くなる。走査線の高抵抗化は走査信号の波形を歪ま
せ、信号の伝搬遅延を生じ、画像の不均一や画質低下を
もたらす。

【０００４】このような問題に対しては、まず走査線の
抵抗を下げるために走査線の材質として低抵抗の、例え
ばアルミニウム(Al)を用いることが考えられる。しかし
ながら、薄膜トランジスタの製造工程では、例えばゲー
ト絶縁膜は基板温度を300 ℃以上として形成するなど熱
処理工程が不可欠である。走査線としてAlを単独で用い
た場合、製造工程中での熱は基板との熱膨脹の差に起因
すると考えられる熱応力によりアルミヒロックが発生
し、層間絶縁性が著しく損なわれる。

【０００５】このようなアルミヒロックを防止するため
には、Alをヒロックを生じ難い材質の層で被覆すればよ
い。その一手段として、Alの陽極酸化法によりAlの表面
に酸化膜を形成する方法も考えられる。陽極酸化法と
は、化成液に侵漬した金属を陽極電極として電圧を印加
し、金属表面に電気化学的に反応させて酸化膜を成長さ
せる方法である。

【０００６】しかしながら、Al表面が陽極酸化膜で覆わ
れるのは給電用端子と電気的に接続している部分のみで
ある。従って、給電用端子と電気的に接続されていない
部分ではAlは露出している状態となり、Alヒロックや薬
液による腐食を生ずることになる。これを避けるには給
電用端子と電気的に接続されていない部分をAlヒロック
や薬液による腐食を生ずることのない金属、例えば高融
点金属膜で形成すればよい。

【０００７】図２及び図３にこのような例を示す。図２
はアレイ基板全体の平面構成の概略を、図３（Ａ）乃至
（Ｆ）はアレイ基板の製造工程を説明するための工程図
をそれぞれ示す。尚、図３の左側は薄膜トランジスタ部
分を、右側は基板の有効領域外の認識記号部分をそれぞ
れ示す。

【０００８】まず、図３（Ａ）に示すようにアレイ基板
１上に高融点金属、例えばCr膜15をスパッタ法により成
膜する。そして、図３（Ｂ）に示すようにアレイ基板１
の有効領域外に認識記号14をリソグラフィ法によりパタ
ーニングする。この時、薄膜トランジスタ部分に成膜さ
れたCr膜は全て除去される。この認識記号14は図２に示
すような形状であり、以降の工程でのリソグラフィ法の
露光時の位置合わせマークおよびずれ測定マークとなる
ものである。

【０００９】次に、図３（Ｃ）に示すようにアレイ基板
１上にゲート電極２を兼ねる走査線２となる低抵抗金
属、例えばAl膜15をスパッタ法により成膜する。そし
て、図３（Ｄ）に示すようにリソグラフィ法により所定
の形状にパターニングする。この時、認識記号14部分に
成膜されたCr膜14は全て除去され、Cr膜14は露出した状
態となっている。

【００１０】次に図３（Ｅ）に示すように、酒石酸など
の化成液を用いて陽極酸化用給電端子12を介してAl膜２
の表面に陽極酸化膜３を生成し、Al膜２の表面を陽極酸
化膜３で被覆する。この時、陽極酸化用給電端子12は認
識記号14部分には接続されていないので、Cr膜14は露出
したままの状態となっている。

【００１１】その後、図３（Ｆ）に示すように、プラズ
マＣＶＤ法により、ゲート絶縁層としてSiOx層４、およ
びSiNx層５を成膜し、SiNx層５を所定の形状に形成して
後、半導体層としてａ−Ｓｉ膜６および保護膜７を積層
し、それぞれ所定の形状にパターニングする。次に、低
抵抗の非結質シリコン（ｎ+ ａ−Si）８を成膜し、半導
体パターンを形成する。さらに、画素表示電極９として
インジウム・錫酸化膜（ITO ）をスパッタリング法によ
り成膜し、パターン形成する。

【００１２】そして、ソース電極10またはドレイン電極
11を兼ねる信号線を成膜し、パターン形成することによ
って、一方のアレイ基板が完成する。この時、認識記号
14部分はSiOx層４の成膜後の積層膜は全て除去され、認
識記号14部分の表面は最終的にSiOx層４のままの状態と
なっている。

【００１３】

【発明が解決しようとする課題】このように、ゲート電
極を兼ねる走査電極に低抵抗金属としてAlを用いて低抵
抗化した場合、以降の熱工程によるAlヒロックや薬液に
よる腐食を防止するためにAl膜の表面を陽極酸化法によ
り被覆する構成を取っている。しかしながら、アレイ基
板の有効領域外の認識記号はAlヒロックや薬液による腐
食にさらされることになり、認識記号が以降の工程で部
分的にせよ欠落した状態では製造工程上重要な支障とな
る。

【００１４】これを避けるために、認識記号をヒロック
や薬液による腐食に強い高融点金属で形成する場合、ま
ず高融点金属による認識記号を形成して後、低抵抗金属
からなるゲート電極を兼ねる走査電極を形成しなければ
ならない。即ち、２回のリソグラフィ法によるパターニ
ングが必要となり、製造工程数の増加とコスト上昇をも
たらす。

【００１５】本発明は以上の問題に鑑みてなされたもの
で、低抵抗金属からなるゲート電極を兼ねる走査電極お
よび認識記号を形成してもその表面にヒロックを生ずる
ことのない構成と、且つアレイ基板のプロセス整合性の
高い簡便な製造方法を提供することを目的とする。

【００１６】

【課題を解決するための手段】本発明は、基板上に一方
向に延伸しゲート電極を兼ねる走査線と、この走査線を
覆うゲート絶縁層と、このゲート絶縁層の上に前記ゲー
ト電極に対応して形成された薄膜トランジスタと、この
薄膜トランジスタのソースまたはドレイン電極に接続さ
れる画素表示電極と、前記基板の有効領域外に形成され
た認識記号とを少なくとも有するアレイ基板と、このア
レイ基板に所定の間隔で対向配置された対向基板と、前
記アレイ基板と対向基板との間に挟持された液晶組成物
とを少なくとも備えた液晶表示装置において、前記走査
線と前記認識記号は低抵抗金属からなる第１の層と、前
記低抵抗金属の酸化膜からなる第２の層との積層構造か
らなる液晶表示装置であり、また、前記走査線と前記認
識記号とを形成する工程は、前記基板上に低抵抗金属か
らなる第１の層を成膜する工程と、この第１の層の表面
に前記低抵抗金属の酸化膜からなる第２の層を形成する
工程と、前記第１の層と前記第２の層を所定の形状にパ
ターニングするともに前記第１の層と第２の層の厚さ方
向側面の基板との成す角度が鋭角となるように形成する
工程と、前記走査線の厚さ方向の側面に前記第２の層と
同一の酸化膜を形成し前記走査線の第１の層を前記第２
の層で被覆する工程とからなる液晶表示装置の製造方法
である。

【００１７】

【作用】本発明のゲート電極を兼ねる走査線電極は、低
抵抗からなる第１の層の両側面の基板との成す角度が鋭
角となるようにテーパ状に形成される。このテーパ状
は、低抵抗からなる第１の層の表面にまず第２の層とし
ての酸化膜を形成し、リソグラフィ法により走査線電極
の幅に相当する部分を形成する際に容易に得られる。

【００１８】そして、低抵抗からなる走査線電極の第１
の層の形成と同時に、アレイ基板の有効領域外の認識記
号も同一材料で形成され、走査線電極と同様にその表面
には第２の層としての酸化膜が形成される。この後、走
査線電極のテーパ状部分に相当する第１の層の露出した
表面は、再度酸化膜を形成することで完全に被覆され
る。このような構成および製造方法とすることによっ
て、テーパ状部分は従来よりもその表面積が広いことに
加えて、走査線電極による厚み部分の段差がなだらかと
なるので、熱処理工程中の第１の層のヒロックを生ずる
こともなく、上部に積層する配線電極の断線やクロスシ
ョートを生ずることもない。また、走査線電極と認識記
号の形成には酸化工程が１回加わるだけなのでアレイプ
ロセスとの整合性の高い簡便な製造方法とすることが出
来る。

【００１９】

【実施例】以下に本発明の実施例について詳細に説明す
る。図１（Ａ）乃至（Ｄ）は本発明の一実施例として、
逆スタガー型の薄膜トランジスタを有するアレイ基板の
製造工程を説明するための概略構成図である。尚、図１
の左側は薄膜トランジスタ部分を、右側は基板の有効領
域外の認識記号部分をそれぞれ示す。

【００２０】まず、アレイ基板となる透明ガラス基板１
上に、ゲート電極を兼ねる走査線の第１の層２としてス
パッタ法によりAlを300 nm成膜する。この時、基板１の
有効領域外の部分にもAlを同時に成膜させる。このAlの
材質は、例えば銅を１原子％、シリコンを0.5 原子％含
むアルミニウム合金でも可能である。次いで、図１
（Ａ）に示すように、この第１の層２のAlの表面に、酒
石酸３％溶液中で化成電圧71Ｖを印加して陽極酸化を行
い、基板１の有効領域外の部分を含めて第２の層３とし
て100 nmのAlの酸化膜を成長させた。

【００２１】その後、フォトリソグラフィ法により、第
１の層２と第２の層３の積層を、例えば、硝酸と弗酸の
５：１の混合液でエッチングを行う。この工程により、
図１（Ｂ）に示すように、一方向に延伸するような所定
の形状のゲート電極を兼ねる走査線と基板１の有効領域
外の認識記号が同時に得られる。このエッチング工程に
より、第１の層２の両側面の基板１との成す角度は約30
度のテーパ状が形成される。次いで、再度同じ化成液中
で化成電圧110 Ｖで陽極酸化を行い、図１（Ｃ）に示す
ように、走査線電極の第１の層２の両側面のテーパ状部
分に150 nmの酸化膜を成長させる。この工程により、走
査線電極の第１の層２は両側面のテーパ状部分を含めて
第２の層３の酸化膜で完全に被覆される。

【００２２】続いて、プラズマＣＶＤ法により、ゲート
絶縁層４としてSiOx層を成膜する。そして、同じくプラ
ズマＣＶＤ法により、SiNx層５及び半導体層６として非
晶質シリコンからなるａ−Si層を成膜する。さらに、保
護膜７としてSiNx層を同様に成膜し、ゲート電極に対応
してフォトリソグラフィ法により所定の形状に形成す
る。保護膜７の前処理後に、ソース電極及びドレイン電
極のコンタクトとして低抵抗の非晶質シリコンからなる
ｎ+ ａ−Si層８をプラズマＣＶＤ法により成膜し、半導
体層６とともにフォトリソグラフィ法により所定の形状
に形成する。

【００２３】次に、画素表示電極９としてインジウム・
錫酸化膜（ITO ）をスパッタ法により成膜し、走査線パ
ッド部の開口をＨＦ系エッチング液でパターニングす
る。そして、スパッタ法によりAlを成膜し、ソース電極
10及びドレイン電極11としてパターニングする。その
後、リアクティブイオンエッチング（RIE ）により、バ
ックチャネル上のｎ+ ａ−Si層８を除去することによっ
て、図１（Ｄ）に示すように薄膜トランジスタを有する
アレイ基板が完成する。尚、認識記号部分の表面はゲー
ト絶縁層４としてSiOx層を同時に成膜するが、その後に
積層される成膜は全て除去される。

【００２４】次に、もう一方の対向基板（図示せず）に
はアレイ基板の画素に対応するＩＴＯ電極が形成され、
アレイ基板及び対向基板の表面にポリイミドからなる配
向膜を形成し、一方向に沿ったラビング処置が施され
る。そして、両基板のラビング方向が互いに直交するよ
うに所定の間隔で対向配置され、周縁部を接着固定した
後、両基板間に例えばネマチック型の液晶組成物が注入
され、液晶表示装置が完成する（図示せず）。

【００２５】以上のようにして形成された液晶表示装置
のアレイ基板において、走査線を長さ20ｃｍ、幅30μｍ
とした時、走査線の抵抗は約１ｋΩを示し、高精細表示
の駆動が可能な充分な低抵抗値が得られた。また、走査
線および認識記号は酸化膜で被覆されているため、王水
系、燐酸・硝酸系、ドライエッチングのいずれのエッチ
ング液に対しても侵されることなく、断線や欠落は生じ
なかった。さらに、走査線の両側面はテーパ状に形成さ
れているので、走査線の段差部分はなだらかとなり、ヒ
ロックなどによる層間ショートや断線なども生じなかっ
た。

【００２６】

【発明の効果】以上のように本発明によれば、液晶表示
装置のアレイ基板において、ゲート電極を兼ねる走査線
および認識記号を低抵抗の第１の層で形成し、この第１
の層の表面に陽極酸化法により第２の層としての酸化膜
を形成し、エッチング液により両側面をテーパ状に加工
した後、再度の陽極酸化で両側面をも酸化膜で完全に被
覆する。この時、同時にアレイ基板の有効領域外の認識
記号もパターン形成を行うことで、パターニング工程を
増加させることなく、以降の工程で認識記号がAlヒロッ
クや薬液による腐食を生ずることがなく、認識記号の欠
落を防止することができる。

【００２７】また、走査線および認識記号として耐薬品
性に優れた酸化膜により層間ショートや断線を防止する
ことが出来る。また、走査線の材質としてAlなどの低抵
抗金属を用いても、酸化膜で完全に被覆されていること
と、両側面がテーパ状に形成されていることから、ヒロ
ックによる層間ショートや断線を防止することが出来
る。

【図面の簡単な説明】

【図１】（Ａ）乃至（Ｄ）は本発明の一実施例として、
逆スタガー型の薄膜トランジスタを有するアレイ基板の
製造工程を説明するための概略構成図。

【図２】アレイ基板の全体構成を示す概略平面図。

【図３】（Ａ）乃至（Ｆ）は従来の逆スタガー型の薄膜
トランジスタを有するアレイ基板の製造工程を説明する
ための概略構成図。

【符号の説明】

１…ガラス基板 ２…第１の層 ３…第２の層 ４…ゲート絶縁層 ５…SiNx層 ６…半導体層 ７…保護膜 ８…ｎ+ ａ−Si膜 ９…画素表示電極 10…ソース電極 11…ドレイン電極 12…陽極酸化用給電端子 13…薄膜トランジスタ 14…認識記号 15…Cr膜

Claims (2)

【特許請求の範囲】
1. 【請求項１】 基板上に一方向に延伸しゲート電極を兼
   ねる走査線と、この走査線を覆うゲート絶縁層と、この
   ゲート絶縁層の上に前記ゲート電極に対応して形成され
   た薄膜トランジスタと、この薄膜トランジスタのソース
   またはドレイン電極に接続される画素表示電極と、前記
   基板の有効領域外に形成された認識記号とを少なくとも
   有するアレイ基板と、このアレイ基板に所定の間隔で対
   向配置された対向基板と、前記アレイ基板と対向基板と
   の間に挟持された液晶組成物とを少なくとも備えた液晶
   表示装置において、前記走査線と前記認識記号は低抵抗
   金属からなる第１の層と、前記低抵抗金属の酸化膜から
   なる第２の層との積層構造からなることを特徴とする液
   晶表示装置。
2. 【請求項２】 基板上に一方向に延伸しゲート電極を兼
   ねる走査線と、この走査線を覆うゲート絶縁層と、この
   ゲート絶縁層の上に前記ゲート電極に対応して形成され
   た薄膜トランジスタと、この薄膜トランジスタのソース
   またはドレイン電極に接続される画素表示電極と、前記
   基板の有効領域外に形成された認識記号とを少なくとも
   有するアレイ基板と、このアレイ基板に所定の間隔で対
   向配置された対向基板と、前記アレイ基板と対向基板と
   の間に挟持された液晶組成物とを少なくとも備えた液晶
   表示装置の製造方法において、前記走査線と前記認識記
   号とを形成する工程は、前記基板上に低抵抗金属からな
   る第１の層を成膜する工程と、この第１の層の表面に前
   記低抵抗金属の酸化膜からなる第２の層を形成する工程
   と、前記第１の層と前記第２の層を所定の形状にパター
   ニングするともに前記第１の層と第２の層の厚さ方向側
   面の基板との成す角度が鋭角となるように形成する工程
   と、前記走査線の厚さ方向の側面に前記第２の層と同一
   の酸化膜を形成し前記走査線の第１の層を前記第２の層
   で被覆する工程とからなることを特徴とする液晶表示装
   置の製造方法。