JPH07114208B2 - トランジスタの製造方法 - Google Patents

トランジスタの製造方法

Info

Publication number
JPH07114208B2
JPH07114208B2 JP61029082A JP2908286A JPH07114208B2 JP H07114208 B2 JPH07114208 B2 JP H07114208B2 JP 61029082 A JP61029082 A JP 61029082A JP 2908286 A JP2908286 A JP 2908286A JP H07114208 B2 JPH07114208 B2 JP H07114208B2
Authority
JP
Japan
Prior art keywords
polycrystalline silicon
oxide film
opening
silicon
silicon layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP61029082A
Other languages
English (en)
Other versions
JPS62188370A (ja
Inventor
健 高乗
Original Assignee
松下電子工業株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 松下電子工業株式会社 filed Critical 松下電子工業株式会社
Priority to JP61029082A priority Critical patent/JPH07114208B2/ja
Publication of JPS62188370A publication Critical patent/JPS62188370A/ja
Publication of JPH07114208B2 publication Critical patent/JPH07114208B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Bipolar Transistors (AREA)

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は、エミッタ、活性ベースおよびベースコンタク
トの各領域を自己整合で形成し、トランジスタの小形化
およびベース抵抗の低減を図るようにしたトランジスタ
の製造方法に関するものである。
(従来の技術) トランジスタのエミッタ領域およびベース領域を自己整
合で形成し、トランジスタの小形化を図る製造方法の1
つとして特開昭60−175452号公報に記載された方法があ
る。
第2図は、この製造方法で作製されたトランジスタの断
面構造を示したものである。まず、高不純物濃度のn型
シリコン基板1の上に低不純物濃度のn型のエピタキシ
ャル層2を成長させ、さらに、この上に酸化シリコン膜
3を形成する工程、ベース形成領域上の酸化シリコン膜
3を除去して開口を設け、p型の不純物をドープした多
結晶シリコン層4を開口内およびその周辺にある酸化シ
リコン膜にかけて選択的に形成する工程、多結晶シリコ
ン層4の中にドープしたp型の不純物をn型のエピタキ
シャル層2へ拡散させp型のベース領域5を形成すると
ともに多結晶シリコン層4の表面を酸化シリコン膜6に
変換するための熱処理工程、p型ベース領域5上にエミ
ッタ形成用の開口を形成した後、開口の底面および側面
を酸化シリコン膜7に変換し、さらに、垂直エッチング
法により開口の底面にある酸化シリコン膜を除去する工
程、この工程で形成した開口内にn型の不純物をドープ
した多結晶シリコン層8を選択的に形成する工程、多結
晶シリコン層8の中にドープしたn型の不純物をp型ベ
ース領域5の中に拡散させn型のエミッタ領域9を形成
する工程およびp型ベース領域5に接する多結晶シリコ
ン層4とn型エミッタ領域に接する多結晶シリコン層8
に電極10を形成する工程を経ることによって図示する構
造が得られる。
(発明が解決しようとする問題点) このような従来のトランジスタの製造方法では、エミッ
タ領域とベース領域が自己整合でできるものの、活性ベ
ース領域とベースコンタクト領域とが同一の多結晶シリ
コン層中にドープした不純物の拡散で形成されるためベ
ースコンタクト領域の不純物濃度を選択的に高めにする
ことができない。その結果、ベース拡がり抵抗が高くな
る不都合が生じる。
(問題点を解決するための手段) 本発明のトランジスタの製造方法は、コレクタ領域とな
る一導電型のシリコン基板上に同シリコン基板とは逆導
電型の不純物を含んだ第1の多結晶シリコン層、第1の
酸化シリコン膜、窒化シリコン膜および第2の酸化シリ
コン膜の積層膜を形成する工程、同積層膜を選択的に除
去し、第1の多結晶シリコン層からなるベース電極を形
成するとともにエミッタ形成用の開口を形成する工程、
熱処理を施して第1の多結晶シリコン層中の不純物をシ
リコン基板内に拡散させてベースコンタクト領域を形成
する工程、窒化シリコン膜をマスクとして開口の底面お
よび側面を第3の酸化シリコン膜に変換する工程、異方
性エッチングにより開口の底面を覆う第3の酸化シリコ
ン膜を除去する工程、表面全域に、シリコン基板とは逆
導電型の不純物を含んだ第2の多結晶シリコン層を形成
する工程、熱処理を施して開口内にある第2の多結晶シ
リコン層中の不純物をシリコン基板に拡散させ、ベース
コンタクト領域とつながる活性ベース領域を形成する工
程、第2の多結晶シリコン層内にシリコン基板と同一導
電型の不純物イオンを注入した後熱処理を施して開口内
にある第2の多結晶シリコン層中の不純物を活性ベース
領域内に拡散させてエミッタ領域を形成する工程、第2
の多結晶シリコン層を選択的に食刻して前記開口内にの
み残すとともに、第1の多結晶シリコン層上の積層膜を
選択的に食刻して窓を開け、第1の多結晶シリコン層お
よび第2の多結晶シリコン層に電極を形成する工程から
なるものである。
(作用) このトランジスタの製造方法によれば、エミッタ領域、
活性ベース領域およびベースコンタクト領域が自己整合
でできるグラフトベース構造のトランジスタを小形に作
ることができるとともに、窒化シリコン膜をマスクとし
て開口の底面と側面を酸化シリコン膜に変換するため、
第1の多結晶シリコン膜の表面が酸化シリコン膜に変換
されず、従って第1の多結晶シリコン膜の膜厚が減少す
ることがない。
(実施例) 本発明の一実施例を第1図を参照して説明する。
まず、第1図(a)に示したように、コレクタ領域とな
る高不純物濃度のn型シリコン基板11の上に低不純物濃
度のn型エピタキシャル層12を0.5〜10μmの厚さに成
長させる。この後、表面に酸化シリコン膜13を形成し、
周知の写真蝕刻法によりベース領域の作り込みがなされ
る部分の酸化シリコン膜13を除去する。次に、化学気相
成長(CVD)法により表面全域に膜厚が0.3〜1μmのノ
ンドープの多結晶シリコン膜14を形成した後、熱酸化処
理を施し、表面を0.05〜0.1μmの厚さの酸化シリコン
膜15に変換し、さらに、この酸化シリコン膜15の上にCV
D法で膜厚が約0.1μmの窒化シリコン膜16を形成する。
この状態でイオン注入法により多結晶シリコン膜14の中
にボロンイオン(B+)を注入する。
次に、第1図(b)に示したように、窒化シリコン膜16
の上にCVD法で厚さが約0.1μmの酸化シリコン膜17を形
成し、次いで、多結晶シリコン膜14、酸化シリコン膜1
5、窒化シリコン膜16および酸化シリコン膜17の積層膜
を選択的に除去して多結晶シリコン膜14でベース電極配
線を形成する。この工程で活性ベース領域およびエミッ
タ形成用の開口18が併せて形成される。その後、熱処理
を施して多結晶シリコン膜14の中にドープされているボ
ロン不純物をn型エピタキシャル層12の中に拡散させて
p型のベースコンタクト領域19を形成する。
さらに、第1図(c)に示したように、窒化シリコン膜
16をマスクとして熱酸化処理を施し、開口18の底面と側
面に熱酸化シリコン膜20を形成する。
なお、この熱酸化シリコン膜20が薄い場合には、さら
に、全面にCVD法により酸化シリコン膜を形成してもよ
い。
次いで、第1図(d)に示したように、異方性ドライエ
ッチングにより酸化シリコン膜20を垂直方向にのみエッ
チングして開口18の底面を覆う酸化シリコン膜部分を除
去し、開口18の側面に酸化シリコン膜を残す。この処理
で開口18の側面に残す酸化シリコン膜の膜厚の制御によ
りエミッタとベース電極間の距離の制御が可能となり、
この距離を短くすることによりベース抵抗を下げること
ができる。この後、CVD法で表面全域にノンドープの多
結晶シリコン膜21を0.3〜1μmの厚さに形成し、ボロ
ンイオン(B+)を多結晶シリコン膜21の中にイオン注入
した後、熱処理を施して開口18の中にある多結晶シリコ
ン21のボロンをエピタキシャル層12の中に拡散させ、こ
の拡散で形成されるp型領域をベースコンタクト領域19
とつないで活性ベース領域22を形成する。
なお、活性ベース領域22を形成するためのボロンイオン
の注入量はベースコンタクト領域19を形成するためのボ
ロンイオンの注入量より少なくする。
さらに、第1図(e)に示したように、砒素イオン(As
+)を多結晶シリコン膜21の中にイオン注入した後、熱
処理を施して開口18の中にある多結晶シリコン膜21中の
砒素を活性ベース領域22内に拡散させてエミッタ領域23
を形成する。
最後に、第1図(f)に示したように、エミッタ領域23
の上の多結晶シリコン膜21のみを残し、他をすべて除去
するとともに、多結晶シリコン膜14の上の酸化シリコン
15、窒化シリコン膜16および酸化シリコン膜17の積層膜
を選択的に除去して金属電極形成用の窓を開け、この中
に露呈する多結晶シリコン膜14の一部とエミッタ電極と
なる多結晶シリコン膜21の双方の上に高純度のアルミニ
ウム(Al)あるいは重量比で1%のシリコン(Si)を含
んだアルミニウム等を用いて電極24を形成することによ
り、トランジスタが完成する。
なお、酸化シリコン膜15は、多結晶シリコン膜14と窒化
シリコン膜16との接着をよくするために、また、酸化シ
リコン膜17は、窒化シリコン膜16と多結晶シリコン膜21
との接着をよくするために形成されたものである。
(発明の効果) 以上説明したように、本発明の方法によれば、エミッ
タ、活性ベースおよびベースコンタクトの各領域を自己
整合で形成してトランジスタ素子の小形化が図れるとと
もに、グラフトベース構造を実現できるため、ベースコ
ンタクト領域のベース広がり抵抗を減少させる効果が奏
される。また、窒化シリコン膜をマスクとして酸化を行
うためベース電極配線用の多結晶シリコン層の酸化が防
がれ、従って、膜厚が薄くなることがなくベース電極配
線抵抗の増大を防ぐ効果も奏される。
【図面の簡単な説明】
第1図は、本発明の一実施例の一連の製造工程を示す
図、第2図は、従来のエミッタとベースコンタクト部分
を自己整合で形成したトランジスタの断面図である。 11…n型シリコン基板、12…n型エピタキシャル層、1
3,15,17,20…酸化シリコン膜、14,21…多結晶シリコン
膜、16…窒化シリコン膜、18…開口、19…ベースコンタ
クト領域、22…活性ベース領域、23…エミッタ領域、24
…電極。

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】コレクタ領域となる一導電型のシリコン基
    板上に、同シリコン基板とは逆導電型の不純物を含んだ
    第1の多結晶シリコン層、第1の酸化シリコン膜、窒化
    シリコン膜および第2の酸化シリコン膜の積層膜を形成
    する工程と、同積層膜を選択的に除去し、前記第1の多
    結晶シリコン層からなるベース電極を形成するとともに
    エミッタ形成用の開口を形成する工程と、熱処理を施し
    て前記第1の多結晶シリコン層中の不純物を前記シリコ
    ン基板内に拡散させてベースコンタクト領域を形成する
    工程と、前記窒化シリコン膜をマスクとして前記開口の
    底面および側面を第3の酸化シリコン膜に変換する工程
    と、異方性エッチングにより前記開口の底面を覆う第3
    の酸化シリコン膜を除去する工程と、表面全域に、前記
    シリコン基板とは逆導電型の不純物を含んだ第2の多結
    晶シリコン層を形成する工程と、熱処理を施して前記開
    口内にある第2の多結晶シリコン層中の不純物を前記シ
    リコン基板に拡散させ、前記ベースコンタクト領域とつ
    ながる活性ベース領域を形成する工程と、前記第2の多
    結晶シリコン層内に前記シリコン基板と同一導電型の不
    純物イオンを注入した後熱処理を施して前記開口内にあ
    る第2の多結晶シリコン層中の不純物を前記活性ベース
    領域内に拡散させてエミッタ領域を形成する工程と、前
    記第2の多結晶シリコン層を選択的に食刻して前記開口
    内にのみ残すとともに前記第1の多結晶シリコン層上の
    積層膜を選択的に食刻して窓を開け、前記第1の多結晶
    シリコン層および前記第2の多結晶シリコン層に電極を
    形成する工程とからなることを特徴とするトランジスタ
    の製造方法。
  2. 【請求項2】第3の酸化シリコン膜は、熱酸化シリコン
    膜と化学気相成長法による酸化シリコン膜が積層されて
    なることを特徴とする特許請求の範囲第(1)項記載の
    トランジスタの製造方法。
JP61029082A 1986-02-14 1986-02-14 トランジスタの製造方法 Expired - Lifetime JPH07114208B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61029082A JPH07114208B2 (ja) 1986-02-14 1986-02-14 トランジスタの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61029082A JPH07114208B2 (ja) 1986-02-14 1986-02-14 トランジスタの製造方法

Publications (2)

Publication Number Publication Date
JPS62188370A JPS62188370A (ja) 1987-08-17
JPH07114208B2 true JPH07114208B2 (ja) 1995-12-06

Family

ID=12266418

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61029082A Expired - Lifetime JPH07114208B2 (ja) 1986-02-14 1986-02-14 トランジスタの製造方法

Country Status (1)

Country Link
JP (1) JPH07114208B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008296315A (ja) * 2007-05-30 2008-12-11 Nodakku Kk 水中掘削装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS53125774A (en) * 1977-04-08 1978-11-02 Nec Corp Bipolar transistor and its manufacture
JPS57211775A (en) * 1981-06-23 1982-12-25 Nec Corp Semiconductor device and manufacture thereof
JPS6129172A (ja) * 1984-07-20 1986-02-10 Hitachi Denshi Ltd 半導体装置の製造方法

Also Published As

Publication number Publication date
JPS62188370A (ja) 1987-08-17

Similar Documents

Publication Publication Date Title
US4210993A (en) Method for fabricating a field effect transistor
US4279671A (en) Method for manufacturing a semiconductor device utilizing dopant predeposition and polycrystalline deposition
JPH04321269A (ja) Mos型半導体装置およびその製造方法
JPH025432A (ja) 半導体装置の製造方法
JPS60175453A (ja) トランジスタの製造方法
JPH0555593A (ja) 絶縁ゲート形電界効果トランジスタの製造方法
JPH07114208B2 (ja) トランジスタの製造方法
JPS5818784B2 (ja) ハンドウタイソシ ノ デンキヨクハイセンコウゾウ
JPS60175452A (ja) トランジスタの製造方法
JPS624339A (ja) 半導体装置及びその製造方法
JP2659190B2 (ja) 半導体装置の製造方法
JP2890509B2 (ja) 半導体装置の製造方法
JP2576664B2 (ja) Npnトランジスタの製造方法
JP2557840B2 (ja) 半導体装置の製造法
JP2658163B2 (ja) Mis型半導体装置の製造方法
JP2929206B2 (ja) 半導体装置の製造方法
JP2817213B2 (ja) 半導体装置の製造方法
JPH0126185B2 (ja)
JPH0669044B2 (ja) 半導体装置の製造方法
JPH01144679A (ja) 半導体装置の製造方法
JPH08236542A (ja) 絶縁ゲート形サイリスタの製造方法
JPH01111372A (ja) 半導体装置の製造方法
JPH0464180B2 (ja)
JPH0242732A (ja) バイポーラトランジスタおよびその製造方法
JPH0810696B2 (ja) 半導体装置の製造方法