JPH07114301B2 - 半導体レ−ザ装置 - Google Patents
半導体レ−ザ装置Info
- Publication number
- JPH07114301B2 JPH07114301B2 JP61026957A JP2695786A JPH07114301B2 JP H07114301 B2 JPH07114301 B2 JP H07114301B2 JP 61026957 A JP61026957 A JP 61026957A JP 2695786 A JP2695786 A JP 2695786A JP H07114301 B2 JPH07114301 B2 JP H07114301B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- type
- current blocking
- type gaas
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Liquid Deposition Of Substances Of Which Semiconductor Devices Are Composed (AREA)
- Semiconductor Lasers (AREA)
Description
【発明の詳細な説明】 （産業上の利用分野） 本発明は、各種電子機器、光学機器の光源として、近年
急速に用途が拡大し、需要の高まっている半導体レーザ
装置に関するものである。
急速に用途が拡大し、需要の高まっている半導体レーザ
装置に関するものである。
（従来の技術） 電子機器、光学機器のコヒーレント光源として、半導体
レーザに要求される重要な性能には、低電流動作、基本
横モード発振があげられる。これらの性能を実現するた
めには、レーザ光が伝播する活性領域付近にレーザ素子
中を流れる電流を集中するようにその拡がりを抑制し、
かつ閉じ込める必要がる。このような構造を有する半導
体レーザは、通常ストライプ型半導体レーザと呼ばれて
おり、代表的なストライプ型半導体レーザの１つに内部
ストライプ型レーザが挙げられる。
レーザに要求される重要な性能には、低電流動作、基本
横モード発振があげられる。これらの性能を実現するた
めには、レーザ光が伝播する活性領域付近にレーザ素子
中を流れる電流を集中するようにその拡がりを抑制し、
かつ閉じ込める必要がる。このような構造を有する半導
体レーザは、通常ストライプ型半導体レーザと呼ばれて
おり、代表的なストライプ型半導体レーザの１つに内部
ストライプ型レーザが挙げられる。
以下、図面を参照しながら、上述したような従来の内部
ストライプ型レーザの一例として、BTRS（Buried TWin
−Ridge Substrate Structure）型レーザについて説明
する。
ストライプ型レーザの一例として、BTRS（Buried TWin
−Ridge Substrate Structure）型レーザについて説明
する。
第４図は、BTRS型レーザの構成を示したもので、１はｐ
型GaAs基板、２はｎ型GaAs電流阻止層、４はｐ型Ga1-xA
lxAsクラッド層、５はGa1-yAlyAs活性層（０≦ｙ＜
ｘ）、６はｎ型Ga1-xAlxAsクラッド層、７はｎ型GaAsキ
ャップ層、８はｐ側オーミック電極。９はｎ側オーミッ
ク電極である。
型GaAs基板、２はｎ型GaAs電流阻止層、４はｐ型Ga1-xA
lxAsクラッド層、５はGa1-yAlyAs活性層（０≦ｙ＜
ｘ）、６はｎ型Ga1-xAlxAsクラッド層、７はｎ型GaAsキ
ャップ層、８はｐ側オーミック電極。９はｎ側オーミッ
ク電極である。
以上のように構成されたBTRS型レーザについて、以下そ
の製造方法および動作を簡単に説明する。
の製造方法および動作を簡単に説明する。
従来のBTRS型レーザは、２回のLPE法による結晶成長工
程で形成される、まず、ｐ型GaAs基板１上にｎ型GaAs電
流阻止層２を形成するのが第１回目の結晶成長工程であ
り、次にフォトリソグラフィにより、内部ストライプ幅
ｗのＶ字溝を形成する。そして、その上に活性層５を含
む二重ヘテロ構造を形成し、ｐ側ｎ側にそれぞれオーミ
ック電極8,9を形成して作製される。そして、ｐ側電極
８に（＋）、ｎ側電極９に（−）の電圧をかけると、ｎ
型GaAs電流阻止層２とｐ型GaAlAsクラッド層４のｐ−ｎ
接合部分だけが、逆方向に電圧を印加されることとな
り、注入電流は内部ストライプ幅ｗからのみ流れ、その
真上の活性層５に電流が集中することとなり、その結
果、低電流動作、基本横モード発振が実現される。
程で形成される、まず、ｐ型GaAs基板１上にｎ型GaAs電
流阻止層２を形成するのが第１回目の結晶成長工程であ
り、次にフォトリソグラフィにより、内部ストライプ幅
ｗのＶ字溝を形成する。そして、その上に活性層５を含
む二重ヘテロ構造を形成し、ｐ側ｎ側にそれぞれオーミ
ック電極8,9を形成して作製される。そして、ｐ側電極
８に（＋）、ｎ側電極９に（−）の電圧をかけると、ｎ
型GaAs電流阻止層２とｐ型GaAlAsクラッド層４のｐ−ｎ
接合部分だけが、逆方向に電圧を印加されることとな
り、注入電流は内部ストライプ幅ｗからのみ流れ、その
真上の活性層５に電流が集中することとなり、その結
果、低電流動作、基本横モード発振が実現される。
（発明が解決しようとする問題点） しかしながら、上記の内部ストライプ型構造では、ｎ型
GaAs電流阻止層２の層厚やキャリア濃度が、１個のレー
ザ素子中でばらついていたり、ウェハ面内でばらつきが
あると、活性層５からの発光により、ｎ型GaAs電流阻止
層２中に生成された電子−正孔対中の正孔の拡散距離の
方が、ｎ型GaAs電流阻止層２中の一部の層厚より大きく
なり、ｎ型GaAs電流阻止層２のｐ型基板１との境界付近
に蓄積され、その結果、内部ストライプ構造を形成して
いた逆方向のｐ−ｎ接合による障壁が失効し、内部スト
ライプ構造が失われる。それゆえに、同一の光出力を得
るのに必要な動作電流値が増大し、また、実質的な電流
ストライプ幅の増加により活性領域での発光部分が増加
し、多モード発振するという問題が生ずる。
GaAs電流阻止層２の層厚やキャリア濃度が、１個のレー
ザ素子中でばらついていたり、ウェハ面内でばらつきが
あると、活性層５からの発光により、ｎ型GaAs電流阻止
層２中に生成された電子−正孔対中の正孔の拡散距離の
方が、ｎ型GaAs電流阻止層２中の一部の層厚より大きく
なり、ｎ型GaAs電流阻止層２のｐ型基板１との境界付近
に蓄積され、その結果、内部ストライプ構造を形成して
いた逆方向のｐ−ｎ接合による障壁が失効し、内部スト
ライプ構造が失われる。それゆえに、同一の光出力を得
るのに必要な動作電流値が増大し、また、実質的な電流
ストライプ幅の増加により活性領域での発光部分が増加
し、多モード発振するという問題が生ずる。
本発明は、上記問題点に鑑み、ｎ型GaAs電流阻止層２の
層厚やキャリア濃度がばらついても、ｎ型GaAs電流阻止
層２中で、活性層５からの発光により生成された電子−
正孔対中の正孔を電子と有効に再結合させ、内部ストラ
イプ構造の失効を防ぎ、再現性良く、低電流動作、基本
横モード発振する半導体レーザ装置を提供するものであ
る。
層厚やキャリア濃度がばらついても、ｎ型GaAs電流阻止
層２中で、活性層５からの発光により生成された電子−
正孔対中の正孔を電子と有効に再結合させ、内部ストラ
イプ構造の失効を防ぎ、再現性良く、低電流動作、基本
横モード発振する半導体レーザ装置を提供するものであ
る。
（問題点を解決するための手段） 上記問題点を解決するために、本発明の半導体レーザ装
置は、一導電型の半導体基板と、前記半導体基板上に、
前記半導体基板とは反対導電型を示しかつ他のどの層よ
りも禁止帯幅が小さく0.1μｍ以上の膜厚を有する層と
正孔を阻止するバリア層とが交互に３層以上積層され、
さらに所定の位置に前記半導体基板に達する溝を有する
多層の電流阻止層と、前記溝を含む前記電流阻止層上に
形成され、活性層を含む二層ヘテロ構造を有する多層薄
膜と、前記半導体基板及び前記多層薄膜上にそれぞれ設
けられた電極とを具備する構成とする。
置は、一導電型の半導体基板と、前記半導体基板上に、
前記半導体基板とは反対導電型を示しかつ他のどの層よ
りも禁止帯幅が小さく0.1μｍ以上の膜厚を有する層と
正孔を阻止するバリア層とが交互に３層以上積層され、
さらに所定の位置に前記半導体基板に達する溝を有する
多層の電流阻止層と、前記溝を含む前記電流阻止層上に
形成され、活性層を含む二層ヘテロ構造を有する多層薄
膜と、前記半導体基板及び前記多層薄膜上にそれぞれ設
けられた電極とを具備する構成とする。
（作用） この構成により、基板とは逆の導電型を示す層中の少数
キャリアが有効に多数キャリアと再結合するように障壁
が設けられ、実質的に少数キャリアの拡散距離を小さく
して、再現性良く低電流動作、基本横モード発振する内
部ストライプ構造を持つ半導体レーザ装置を実現するこ
とができる。
キャリアが有効に多数キャリアと再結合するように障壁
が設けられ、実質的に少数キャリアの拡散距離を小さく
して、再現性良く低電流動作、基本横モード発振する内
部ストライプ構造を持つ半導体レーザ装置を実現するこ
とができる。
（実施例） 以下、本発明の実施例について、図面を参照しながら説
明する。
明する。
第１図は、本発明の一実施例の半導体レーザ装置の断面
を示したものである。第１図において、１はｐ型GaAs基
板、10は多層薄膜からなる電流阻止層、４はｐ型GaAlAs
クラッド層、５はGaAlAs活性層、６はｎ型GaAlAsクラッ
ド層、７はｎ型GaAsキャップ層、８はｐ側オーミック電
極、９はｎ側オーミック電極である。
を示したものである。第１図において、１はｐ型GaAs基
板、10は多層薄膜からなる電流阻止層、４はｐ型GaAlAs
クラッド層、５はGaAlAs活性層、６はｎ型GaAlAsクラッ
ド層、７はｎ型GaAsキャップ層、８はｐ側オーミック電
極、９はｎ側オーミック電極である。
第２図は、本発明に係る半導体レーザの作製過程を示す
図で、１はｐ型GaAs基板、10は多層の電流阻止層、３は
フォトレジスト膜である。第３図は、多層の電流阻止層
10の一例の断面を示したものであり、１はｐ型GaAs基
板、２はｎ型GaAs層、11はGaAlAsバリア層、４はｐ型Ga
AlAsクラッド層である。
図で、１はｐ型GaAs基板、10は多層の電流阻止層、３は
フォトレジスト膜である。第３図は、多層の電流阻止層
10の一例の断面を示したものであり、１はｐ型GaAs基
板、２はｎ型GaAs層、11はGaAlAsバリア層、４はｐ型Ga
AlAsクラッド層である。
次に、具体的な製造方法について説明する。まず、ここ
では、基板としてｐ型GaAs基板を用いる。このｐ型GaAs
基板１（キャリア濃度＞〜1019cm-3）の（100）面上に
＜01＞方向に平行に250μｍピッチで幅50μｍのスト
ライプをフォトレジスト膜により形成し、化学エッチン
グにより、高さ1.5μｍのリッジを形成する。表面を洗
浄してフォトレジスト膜を除去した後、このリッジの付
いたｐ型GaAs基板１上に有機金属気相エピタキシャル成
長法（以下MOCVD法と呼ぶ）により、第３図に示すよう
に厚さ0.3μｍのｎ型GaAs層２（キャリア濃度〜５×10
18cm-3）を３層、厚さ0.05μｍのGaAlAsバリア層11を２
層、交互にエピタキシャル成長させ、計５層で膜厚１μ
ｍの多層の電流阻止層10を形成する。このときの結晶成
長条件の一例を述べると、成長温度750℃、成長速度３
μm/時、総ガス流量5l/分、Ｖ族元素のIII族元素に対す
る供給モル比V/III比は20である。
では、基板としてｐ型GaAs基板を用いる。このｐ型GaAs
基板１（キャリア濃度＞〜1019cm-3）の（100）面上に
＜01＞方向に平行に250μｍピッチで幅50μｍのスト
ライプをフォトレジスト膜により形成し、化学エッチン
グにより、高さ1.5μｍのリッジを形成する。表面を洗
浄してフォトレジスト膜を除去した後、このリッジの付
いたｐ型GaAs基板１上に有機金属気相エピタキシャル成
長法（以下MOCVD法と呼ぶ）により、第３図に示すよう
に厚さ0.3μｍのｎ型GaAs層２（キャリア濃度〜５×10
18cm-3）を３層、厚さ0.05μｍのGaAlAsバリア層11を２
層、交互にエピタキシャル成長させ、計５層で膜厚１μ
ｍの多層の電流阻止層10を形成する。このときの結晶成
長条件の一例を述べると、成長温度750℃、成長速度３
μm/時、総ガス流量5l/分、Ｖ族元素のIII族元素に対す
る供給モル比V/III比は20である。
さらに第２図に示すように、フォトレジスト膜３を多層
の電流阻止層10上に塗布し、リッジ中央部の一部を幅５
μｍのストライプ状に除去した後、それをマスクとして
化学エッチングを行なう。エッチングは、多層の電流阻
止層10の一部が、第１図に示すように溝の深さ方向に完
全に除去されるまで、すなわちｐ型GaAs基板１が露出す
るまで行なう。ここでは溝の深さは1.2μｍとした。こ
の後、フォトレジスト膜３を除去し、基板表面を清浄化
したのち、液相エピタキシャル法で二重ヘテロ構造の成
長を行なう。成長温度850℃、過飽和度７℃、0.5℃／分
の冷却速度の成長条件で液相エピタキシャル成長を行な
い、以下に述べる層を順次成長させる。即ち、第１図に
示すように多層の電流阻止層10が形成されたｐ型GaAs基
板１上に、ｐ型Ga1-xAlxAsクラッド層４を平坦部で0.3
μｍ、Ga1-yAlyAs活性層５（０≦ｙ＜ｘ）を0.08μｍ、
ｎ型Ga1-xAlxAsクラッド層６を２μｍ、ｎ型GaAsキャッ
プ層７を1.5μｍ成長させた。ｐ型GaAs基板１にAuZnに
よりｐ側オーミック電極９を、ｎ型GaAsキャップ層７上
にAuGeNiによりｎ側オーミック電極８を形成する。
の電流阻止層10上に塗布し、リッジ中央部の一部を幅５
μｍのストライプ状に除去した後、それをマスクとして
化学エッチングを行なう。エッチングは、多層の電流阻
止層10の一部が、第１図に示すように溝の深さ方向に完
全に除去されるまで、すなわちｐ型GaAs基板１が露出す
るまで行なう。ここでは溝の深さは1.2μｍとした。こ
の後、フォトレジスト膜３を除去し、基板表面を清浄化
したのち、液相エピタキシャル法で二重ヘテロ構造の成
長を行なう。成長温度850℃、過飽和度７℃、0.5℃／分
の冷却速度の成長条件で液相エピタキシャル成長を行な
い、以下に述べる層を順次成長させる。即ち、第１図に
示すように多層の電流阻止層10が形成されたｐ型GaAs基
板１上に、ｐ型Ga1-xAlxAsクラッド層４を平坦部で0.3
μｍ、Ga1-yAlyAs活性層５（０≦ｙ＜ｘ）を0.08μｍ、
ｎ型Ga1-xAlxAsクラッド層６を２μｍ、ｎ型GaAsキャッ
プ層７を1.5μｍ成長させた。ｐ型GaAs基板１にAuZnに
よりｐ側オーミック電極９を、ｎ型GaAsキャップ層７上
にAuGeNiによりｎ側オーミック電極８を形成する。
以上のようにして作製した半導体レーザをマウントし、
電流を流すと、第１図で示すｗのストライプ幅で電流が
狭さくされる。ウェハ内での代表的なレーザ特性の一例
をしきい電流値で表わすと、ｗ＝２μｍで35mAの低しき
い電流値が得られ、発振は安定な基本横モード発振であ
った。従来の単層の電流阻止層でのBTRS型レーザと比較
すると、本発明の構成のもので、30素子でのしきい電流
値の分散が従来のものの約2/3となり、少数キャリアの
実効的拡散長を短かくし、電流阻止効果が有効に働いて
いることを示している。
電流を流すと、第１図で示すｗのストライプ幅で電流が
狭さくされる。ウェハ内での代表的なレーザ特性の一例
をしきい電流値で表わすと、ｗ＝２μｍで35mAの低しき
い電流値が得られ、発振は安定な基本横モード発振であ
った。従来の単層の電流阻止層でのBTRS型レーザと比較
すると、本発明の構成のもので、30素子でのしきい電流
値の分散が従来のものの約2/3となり、少数キャリアの
実効的拡散長を短かくし、電流阻止効果が有効に働いて
いることを示している。
なお、本実施例では、GaAs系、GaAlAs系半導体レーザに
ついて述べたが、InP系や他の多元混晶系を含む化合物
半導体を材料とする半導体レーザ装置についても同様に
本発明を適用できる。さらに多層の電流阻止層のうち、
基板とは逆の導電型を示す層を除いて、ノンドープ層、
ｐ型層、ｎ型層のいずれを用いても良く、GaAs,AlGaAs
どちらを用いても良い。
ついて述べたが、InP系や他の多元混晶系を含む化合物
半導体を材料とする半導体レーザ装置についても同様に
本発明を適用できる。さらに多層の電流阻止層のうち、
基板とは逆の導電型を示す層を除いて、ノンドープ層、
ｐ型層、ｎ型層のいずれを用いても良く、GaAs,AlGaAs
どちらを用いても良い。
（発明の効果） 以上説明したように、本発明によれば、内部ストライプ
構造を容易に再現性良く形成することが可能で、その結
果、低しきい電流値で基本横モード発振する高性能な半
導体レーザ装置を提供することができ、その実用的効果
は著しい。
構造を容易に再現性良く形成することが可能で、その結
果、低しきい電流値で基本横モード発振する高性能な半
導体レーザ装置を提供することができ、その実用的効果
は著しい。
第１図は、本発明の一実施例の半導体レーザ装置の断面
図、第２図は、同装置の作製過程を示す図、第３図は、
多層の電流阻止層の一例の断面図、第４図は、従来の半
導体レーザ装置の断面図である。 １…ｐ型GaAs基板、２…ｎ型GaAs層、３…フォトレジス
ト膜、４…ｐ型GaAlAsクラッド層、５…GaAlAs活性層、
６…ｎ型GaAlAsクラッド層、７…ｎ型GaAsキャップ層、
８…ｐ側オーミック電極、９…ｎ側オーミック電極、10
…多層の電流阻止層、11…GaAlAsバリア層、ｗ…内部ス
トライプ幅。
図、第２図は、同装置の作製過程を示す図、第３図は、
多層の電流阻止層の一例の断面図、第４図は、従来の半
導体レーザ装置の断面図である。 １…ｐ型GaAs基板、２…ｎ型GaAs層、３…フォトレジス
ト膜、４…ｐ型GaAlAsクラッド層、５…GaAlAs活性層、
６…ｎ型GaAlAsクラッド層、７…ｎ型GaAsキャップ層、
８…ｐ側オーミック電極、９…ｎ側オーミック電極、10
…多層の電流阻止層、11…GaAlAsバリア層、ｗ…内部ス
トライプ幅。
Claims (1)
- 【請求項１】一導電型の半導体基板と、 前記半導体基板上に、前記半導体基板とは反対導電型を
示しかつ他のどの層よりも禁止帯幅が小さく0.1μｍ以
上の膜厚を有する層と正孔を阻止するバリア層とが交互
に３層以上積層され、さらに所定の位置に前記半導体基
板に達する溝を有する多層の電流阻止層と、 前記溝を含む前記電流阻止層上に形成され、活性層を含
む二層ヘテロ構造を有する多層薄膜と、 前記半導体基板及び前記多層薄膜上にそれぞれ設けられ
た電極と からなることを特徴とする半導体レーザ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61026957A JPH07114301B2 (ja) | 1986-02-12 | 1986-02-12 | 半導体レ−ザ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61026957A JPH07114301B2 (ja) | 1986-02-12 | 1986-02-12 | 半導体レ−ザ装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62185389A JPS62185389A (ja) | 1987-08-13 |
| JPH07114301B2 true JPH07114301B2 (ja) | 1995-12-06 |
Family
ID=12207637
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61026957A Expired - Lifetime JPH07114301B2 (ja) | 1986-02-12 | 1986-02-12 | 半導体レ−ザ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07114301B2 (ja) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60116188A (ja) * | 1983-11-28 | 1985-06-22 | Sharp Corp | 半導体レ−ザ素子 |
| JPS60226191A (ja) * | 1984-04-25 | 1985-11-11 | Sharp Corp | 半導体レ−ザ素子 |
-
1986
- 1986-02-12 JP JP61026957A patent/JPH07114301B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62185389A (ja) | 1987-08-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4719633A (en) | Buried stripe-structure semiconductor laser | |
| US5149670A (en) | Method for producing semiconductor light emitting device | |
| KR920000079B1 (ko) | 반도체 레이저 장치 및 그 제조방법 | |
| JP2659937B2 (ja) | 半導体発光装置 | |
| US5173913A (en) | Semiconductor laser | |
| JPH0632331B2 (ja) | 半導体レ−ザ装置およびその製造方法 | |
| JP3078004B2 (ja) | 半導体レーザの製造方法 | |
| JP2751306B2 (ja) | 半導体発光素子 | |
| JPH0682886B2 (ja) | 半導体レーザ装置の製造方法 | |
| JPH0572118B2 (ja) | ||
| JP2865325B2 (ja) | 半導体レーザ装置 | |
| JPS62186580A (ja) | 半導体レ−ザ装置の製造方法 | |
| JPH084180B2 (ja) | 半導体レ−ザ装置およびその製造方法 | |
| JPS62185389A (ja) | 半導体レ−ザ装置 | |
| JP2527197B2 (ja) | 光集積化素子 | |
| JPS62279688A (ja) | 半導体レ−ザ素子の製造方法 | |
| KR940011275B1 (ko) | 레이저다이오드 및 그 제조방법 | |
| JPH067621B2 (ja) | 半導体レ−ザ装置およびその製造方法 | |
| JPS6252984A (ja) | 自己整合電流狭窄型半導体発光素子 | |
| JPH02181491A (ja) | 半導体発光装置 | |
| JPH06291414A (ja) | 面発光型半導体レーザ素子 | |
| JPS6174383A (ja) | 半導体レ−ザアレイ装置およびその製造方法 | |
| JPS62196883A (ja) | 半導体レ−ザ | |
| JPH0632327B2 (ja) | 半導体レ−ザ装置およびその製造方法 | |
| JPS63104494A (ja) | 半導体レ−ザ装置 |