JPS60226191A - 半導体レ−ザ素子 - Google Patents
半導体レ−ザ素子Info
- Publication number
- JPS60226191A JPS60226191A JP8460084A JP8460084A JPS60226191A JP S60226191 A JPS60226191 A JP S60226191A JP 8460084 A JP8460084 A JP 8460084A JP 8460084 A JP8460084 A JP 8460084A JP S60226191 A JPS60226191 A JP S60226191A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- semiconductor laser
- groove
- deltaalpha
- outside
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
- H01S5/24—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a grooved structure, e.g. V-grooved, crescent active layer in groove, VSIS laser
Landscapes
- Semiconductor Lasers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
く技術分野〉
本発明は、発振横モードの制御された半導体レーザ素子
に関し、特に基板上に屈折率の制御された中間層を介設
した半導体レーザの素子構造及び製造方法に関するもの
である。
に関し、特に基板上に屈折率の制御された中間層を介設
した半導体レーザの素子構造及び製造方法に関するもの
である。
〈従来技術〉
屈折率導波形半導体レーザの一例として基板に溝加工し
て電流通路を形成した光及びキャリア閉じ込め構造を有
する内部ストライプ型のｖＳＩＳ（Ｖ−ｃｈａｎｎｅｌ
ｅｄ ３ｕｂｓｔｒａｔｅ Ｉｎｎｅｒ ５ｔｒｉｐｅ
）レーザが知られている。この半導体レーザの詳細は電
子通信学会技術報告ＥＤ８１−４２．３１頁（１９８１
年、７月）に詳述されている。ＶＳＩＳ半導体レーザ素
子の１例を第１図に断面図で示す。
て電流通路を形成した光及びキャリア閉じ込め構造を有
する内部ストライプ型のｖＳＩＳ（Ｖ−ｃｈａｎｎｅｌ
ｅｄ ３ｕｂｓｔｒａｔｅ Ｉｎｎｅｒ ５ｔｒｉｐｅ
）レーザが知られている。この半導体レーザの詳細は電
子通信学会技術報告ＥＤ８１−４２．３１頁（１９８１
年、７月）に詳述されている。ＶＳＩＳ半導体レーザ素
子の１例を第１図に断面図で示す。
また活性層に平行方向の屈折率（ｎ）分布と損失（り）
分布についても同時に示している。１はｐ−ＧａＡｓ基
板、２はｎ−ＧａＡｓ電流阻止層、３はｐ ＧａＡｎＡ
ｓ クラッド層、４はＧａＡｎＡｓ 活性層、５はｎ
−ＧａＡｓ基板 クラッド層、６はｎ−ＧａＡｓキャッ
プ層、７はｎ側電極、８はｐ側電極である。
分布についても同時に示している。１はｐ−ＧａＡｓ基
板、２はｎ−ＧａＡｓ電流阻止層、３はｐ ＧａＡｎＡ
ｓ クラッド層、４はＧａＡｎＡｓ 活性層、５はｎ
−ＧａＡｓ基板 クラッド層、６はｎ−ＧａＡｓキャッ
プ層、７はｎ側電極、８はｐ側電極である。
尚、第１図の断面図には活性層に垂直方向の光強度分布
が示されている。活性層で発生した光はｎ−ＧａＡｓ電
流阻止層２に吸収されて、基板１の７字溝の内側と外側
に実効屈折率差Δｎと損失差Δαを生じさせる。Δｎは
光の閉じ込めに寄与し、Δαは高次モードの発生を抑制
する。とのΔｎとΔαは活性層４の厚さとｐ−クラッド
層３の溝外側での厚さとを変化させることにより制御す
ることかできる。
が示されている。活性層で発生した光はｎ−ＧａＡｓ電
流阻止層２に吸収されて、基板１の７字溝の内側と外側
に実効屈折率差Δｎと損失差Δαを生じさせる。Δｎは
光の閉じ込めに寄与し、Δαは高次モードの発生を抑制
する。とのΔｎとΔαは活性層４の厚さとｐ−クラッド
層３の溝外側での厚さとを変化させることにより制御す
ることかできる。
しかしながら、Δｎを太き（しようとすると同時にΔα
も太き（なり、各々を独立に制御することはできない。
も太き（なり、各々を独立に制御することはできない。
従って、従来のＶＳＩＳ半導体レーザてはΔαは５００
１’以下にすることはできず、閾値電流Ｉｔｈ の上昇
、微分量子効率η。の低下及び非点収差の存在を余儀な
（させられていた。
１’以下にすることはできず、閾値電流Ｉｔｈ の上昇
、微分量子効率η。の低下及び非点収差の存在を余儀な
（させられていた。
〈発明の目的〉
本発明は、基板溝の内側と外側との実効屈折率差Δｎと
損失差Δαを独立に制御することにより、低１ｔｈ 、
高η。及び非点収差がないといった利点を有する半導体
レーザ素子を提供することを目的とするものである。
損失差Δαを独立に制御することにより、低１ｔｈ 、
高η。及び非点収差がないといった利点を有する半導体
レーザ素子を提供することを目的とするものである。
〈実施例〉
本発明の半導体レーザ素子の１実施例について第２図を
参照しながら説明する。本実施例のレーザ素子構造はＧ
ａＡｓ−ＧａＡｓ基板系のダブルへテロ接合構造を有す
るＶＳＩＳレーザである。１１はｐ ＧａＡｓ基板、１
２はｎ ’ ＧａＡｓ電流阻止層。
参照しながら説明する。本実施例のレーザ素子構造はＧ
ａＡｓ−ＧａＡｓ基板系のダブルへテロ接合構造を有す
るＶＳＩＳレーザである。１１はｐ ＧａＡｓ基板、１
２はｎ ’ ＧａＡｓ電流阻止層。
１３はｐ’ −Ｇ ａ 、、 Ａ［、Ａｓ クラッド層
、１４はｐＧ ａ １．、Ａ Ｉ！ ｘ Ａ ｓ活性層
、１５はｎ−Ｇａ１１ Ａ％Ａｓ クラッド層、１６は
ｎ ＧａＡｓキャップ層。
、１４はｐＧ ａ １．、Ａ Ｉ！ ｘ Ａ ｓ活性層
、１５はｎ−Ｇａ１１ Ａ％Ａｓ クラッド層、１６は
ｎ ＧａＡｓキャップ層。
１７はｎ側電極、１８はｐ側電極、１９は幅Ｗの■字形
溝である。また、２０はｐ又はｎ−Ｇａ、□Ａｊ？２Ａ
ｓの中間層である。各層のＡｊ？Ａ ｓモル比は０≦ｘ
＜ｙ＜ｚ＜１に設定する。Ｖ字溝１９の外側てはｐ−ク
ラッド層１３よりＡ４Ａｓモル比の大きい（屈折率の低
い）層２０の存在によって光強度分布はｎ−クラッド層
１５方向へ押しやられたような上下非対称形となり、実
効屈折率が低下する。その結果、溝１９上に屈折率導波
路が形成される。また、溝１９の外側での電流阻止層１
２への光吸収状態は、層２０の厚さ及びＡβＡｓモル比
ｚｌｃよって変化させることができる。従ってΔｎとΔ
αか独立に制御でき、大きさΔｎと小さなΔαを作り込
むことが可能となる。Δαの大きさは高次モードの発生
ず抑制する為に必要な１００〜３００１程度であれば充
分である。
溝である。また、２０はｐ又はｎ−Ｇａ、□Ａｊ？２Ａ
ｓの中間層である。各層のＡｊ？Ａ ｓモル比は０≦ｘ
＜ｙ＜ｚ＜１に設定する。Ｖ字溝１９の外側てはｐ−ク
ラッド層１３よりＡ４Ａｓモル比の大きい（屈折率の低
い）層２０の存在によって光強度分布はｎ−クラッド層
１５方向へ押しやられたような上下非対称形となり、実
効屈折率が低下する。その結果、溝１９上に屈折率導波
路が形成される。また、溝１９の外側での電流阻止層１
２への光吸収状態は、層２０の厚さ及びＡβＡｓモル比
ｚｌｃよって変化させることができる。従ってΔｎとΔ
αか独立に制御でき、大きさΔｎと小さなΔαを作り込
むことが可能となる。Δαの大きさは高次モードの発生
ず抑制する為に必要な１００〜３００１程度であれば充
分である。
一般に、液相エピタキシャル（ＬＰＥ）成長法を用いた
場合、一度空気中にさらしたＧ ａ Ａ １３ Ａ ｓ
上にはその表面に形成された酸化嘆のために連続してエ
ピタキシャル層が成長しにくい。しかし、それは下地の
ＧａＡＡ’Ａｓ の面積が広い場合であり、１０μｍ幅
以下のストライプ状Ｇ ａ Ａ ｌｌ Ａ ｓ 上にＧ
ａＡＪ？Ａｓ 層を液相エピタキシャル成長する場合に
は上述の問題はな（連続して成長させることができる。
場合、一度空気中にさらしたＧ ａ Ａ １３ Ａ ｓ
上にはその表面に形成された酸化嘆のために連続してエ
ピタキシャル層が成長しにくい。しかし、それは下地の
ＧａＡＡ’Ａｓ の面積が広い場合であり、１０μｍ幅
以下のストライプ状Ｇ ａ Ａ ｌｌ Ａ ｓ 上にＧ
ａＡＪ？Ａｓ 層を液相エピタキシャル成長する場合に
は上述の問題はな（連続して成長させることができる。
従って、電流阻止層Ｉ２とｐ−クラッド層１３の中間に
挿入される層２０の幅を１０μｍ以下とし、連続成長を
可能としている。
挿入される層２０の幅を１０μｍ以下とし、連続成長を
可能としている。
さらに層２０は溝１９のメルトバックによる変形を防ぐ
ためのメルトバック防止層としても働く。
ためのメルトバック防止層としても働く。
一般に、溝の肩がＧ ａ Ａ ｓの場合にはメルトバッ
クしやす（、ＧａＡｎＡｓ の場合はメルトバックしに
くいからである。
クしやす（、ＧａＡｎＡｓ の場合はメルトバックしに
くいからである。
次に、第２図に示す半導体レーザ素子の製作方法を第３
図に示す工程図を用いて説明する。ます、第３図（Ａｌ
に示すようｔｌｃＰ−ＧａＡｓ基板（ＺｎドーＩＯ−一
ロー−１へ１．−＋、 止層（Ｔｅドープ、３Ｘ］０１８Ｑｌ＋−３）１２及び
ｎ−Ｇ ａ ｏ６Ａ６ ｏ４Ａｓ 中間層（Ｔｅドープ
、１×１０１８ｆｆ ”） ２０を重畳して各々０．５
μｍ 、 ０．３μｍの厚さに、液相エピタキシャル
成長させる。
図に示す工程図を用いて説明する。ます、第３図（Ａｌ
に示すようｔｌｃＰ−ＧａＡｓ基板（ＺｎドーＩＯ−一
ロー−１へ１．−＋、 止層（Ｔｅドープ、３Ｘ］０１８Ｑｌ＋−３）１２及び
ｎ−Ｇ ａ ｏ６Ａ６ ｏ４Ａｓ 中間層（Ｔｅドープ
、１×１０１８ｆｆ ”） ２０を重畳して各々０．５
μｍ 、 ０．３μｍの厚さに、液相エピタキシャル
成長させる。
次に、第３図（Ｂ）に示すように中間層２０をホトリン
グラフィ技術とケミカル・エツチングによって加工し、
幅Ｗ＝８μｍのストライプ状に残存させる。次に、第３
図（Ｃ１ｌ’ｎ示すようにストライプ状の中間層２０の
中央部に幅ｗ＝４μｍ、深さ１２１ＬｍのＶ字溝１９を
上述のホトリングラフィ技術とケミカルエツチングを利
用した加工法により形成スる。Ｖ字溝１９の形成によっ
て、この部分に電流阻止層１２の除去された電流通路が
開通され、ストライプ構造が得られる。この基板ｌｌ上
に再び液相エピタキシャル成長法により、第２図に示す
ようなｐｃａＯ，７Ａ４ｏ、３ Ａｓ クラッド層１３
゜ｐ Ｇａ□、ｇ５Ａ％ｏ５ＡＳ活性層１４ ＋ ｎ
Ｇ ａｏ、７ Ａ ｇｏ３Ａｓ クラッド層１５ 、ｎ
−ＧａＡｓキ’ｒｙプ層１６層上６ぞれ０．２μｍ、０
．０８μｍ、１μｍ、２μｍの厚六ｒ浦銚需且吉斗 が
ゴｊしへ子０塙△刑のレーぜ発振用動作部を形成する。
グラフィ技術とケミカル・エツチングによって加工し、
幅Ｗ＝８μｍのストライプ状に残存させる。次に、第３
図（Ｃ１ｌ’ｎ示すようにストライプ状の中間層２０の
中央部に幅ｗ＝４μｍ、深さ１２１ＬｍのＶ字溝１９を
上述のホトリングラフィ技術とケミカルエツチングを利
用した加工法により形成スる。Ｖ字溝１９の形成によっ
て、この部分に電流阻止層１２の除去された電流通路が
開通され、ストライプ構造が得られる。この基板ｌｌ上
に再び液相エピタキシャル成長法により、第２図に示す
ようなｐｃａＯ，７Ａ４ｏ、３ Ａｓ クラッド層１３
゜ｐ Ｇａ□、ｇ５Ａ％ｏ５ＡＳ活性層１４ ＋ ｎ
Ｇ ａｏ、７ Ａ ｇｏ３Ａｓ クラッド層１５ 、ｎ
−ＧａＡｓキ’ｒｙプ層１６層上６ぞれ０．２μｍ、０
．０８μｍ、１μｍ、２μｍの厚六ｒ浦銚需且吉斗 が
ゴｊしへ子０塙△刑のレーぜ発振用動作部を形成する。
この場合の各層のＡｊｌ’Ａｓモル比はＸ二０．０５
、、Ｙ ＝０．３ 、 ｚ ＝０．４である。
、、Ｙ ＝０．３ 、 ｚ ＝０．４である。
成長前に露出しているｎ −Ｇａｏ６ Ａ６ｏ４ Ａｓ
層２０の面積は狭いので成長の際この上に被覆されるＧ
ａ溶液の濡れに問題はなく、ピンホール等の欠陥のない
良好なエピタキシャル成長層が得られる。
層２０の面積は狭いので成長の際この上に被覆されるＧ
ａ溶液の濡れに問題はなく、ピンホール等の欠陥のない
良好なエピタキシャル成長層が得られる。
基板裏面をランピングすることによりウェハーの厚さを
約１００μｍとした後、ｎ ＧａＡｓキャップ層１６表
面にはｎ側電極１７としてＡｕ−Ｇｅ−Ｎ ｉ を、ま
たｐ−ＧａＡｓ基板１１裏面にはｐ側電極１８としてＡ
ｕ−Ｚｎを蒸着し、４５０℃に加熱して合理化する。そ
の後、共振器長が２５０μｍになるように璧開して素子
化を完了させる。この素子を銅ヒートシンク上にインジ
ウム金属を介してｎ側電極１７がヒートシンクに接する
ようにマウントし、半導体レーザとする。
約１００μｍとした後、ｎ ＧａＡｓキャップ層１６表
面にはｎ側電極１７としてＡｕ−Ｇｅ−Ｎ ｉ を、ま
たｐ−ＧａＡｓ基板１１裏面にはｐ側電極１８としてＡ
ｕ−Ｚｎを蒸着し、４５０℃に加熱して合理化する。そ
の後、共振器長が２５０μｍになるように璧開して素子
化を完了させる。この素子を銅ヒートシンク上にインジ
ウム金属を介してｎ側電極１７がヒートシンクに接する
ようにマウントし、半導体レーザとする。
このようにして得られた半導体レーザのＺｎ。
Δαは計算によるとそれぞれΔｎ＝６ＸＩｏ−３゜Δα
−１５０ｆｆ’となる。また、この半導体レーザは閾値
電流Ｉ ｔ ｈ ＝ ２５ ｍ Ａ ＋波長８２０ｎｍ
で発振し、外部微分量子効率は共振器の片面でηゎ一３
０％の高い値を呈する。また、光出力３０ｍＷまで安定
な基本横モードで発振しビームウェストも端面に一致し
ていた。
−１５０ｆｆ’となる。また、この半導体レーザは閾値
電流Ｉ ｔ ｈ ＝ ２５ ｍ Ａ ＋波長８２０ｎｍ
で発振し、外部微分量子効率は共振器の片面でηゎ一３
０％の高い値を呈する。また、光出力３０ｍＷまで安定
な基本横モードで発振しビームウェストも端面に一致し
ていた。
第４図は本発明の他の実施例を示す高光出力用半導体レ
ーザの断面図である。前実施例と異なる点は、基板２１
上にあらかじめエツチングにより高さＨ＝３μｍ ２幅
１０μｍの台形状のメサ３１を形成している点である。
ーザの断面図である。前実施例と異なる点は、基板２１
上にあらかじめエツチングにより高さＨ＝３μｍ ２幅
１０μｍの台形状のメサ３１を形成している点である。
この基板２１上に、ＭＯ−ＣＶＤ法によりｎ−ＧａＡｓ
電流阻止層２２゜ｐ−Ｇ ”ｌ−ｚ Ａｊ？□Ａｓ中間
層３０を積層した。ＭＯ−ＣＶＤ法の特徴はエビタキソ
ヤル層が基板２１上のメサ３１の形状に従って均一な厚
さに成長することである。以後の工程は前実施例と同様
であるが、本実施例では活性層２４の平坦領域での厚さ
が容易に薄く製作できるところに利点がある。
電流阻止層２２゜ｐ−Ｇ ”ｌ−ｚ Ａｊ？□Ａｓ中間
層３０を積層した。ＭＯ−ＣＶＤ法の特徴はエビタキソ
ヤル層が基板２１上のメサ３１の形状に従って均一な厚
さに成長することである。以後の工程は前実施例と同様
であるが、本実施例では活性層２４の平坦領域での厚さ
が容易に薄く製作できるところに利点がある。
半導体レーザの高光出力化のためには活性層厚を、０．
０５μｍ程度まで薄くする方が効果的である。
０５μｍ程度まで薄くする方が効果的である。
しかし、従来はこのような薄層を均一に成長するには困
難を伴なっていた。従って、本実施例では液相エピタキ
シャル（ＬＰＥ）法による活性層成長中に基板２１上の
メサ３１の両側ＥＡｓ原子が多く引きよせられるのて、
メサ３１上の平坦な活性層厚は容易に０．０５μｍ程度
まで薄くできる。
難を伴なっていた。従って、本実施例では液相エピタキ
シャル（ＬＰＥ）法による活性層成長中に基板２１上の
メサ３１の両側ＥＡｓ原子が多く引きよせられるのて、
メサ３１上の平坦な活性層厚は容易に０．０５μｍ程度
まで薄くできる。
本実施例の半導体レーザは５０ ｍＷまで安定な基本横
モードで発振した。またその他の特性は前実施例と同一
であった。
モードで発振した。またその他の特性は前実施例と同一
であった。
尚、中間層２０．８０の導電型をｐ型とすれは、電流波
がりのためにＩｔｈ が数ｍＡ上昇するか、活性層内の
キャリア分布が均一となるのてレーザ光の可干渉性が良
好となる利点がある。
がりのためにＩｔｈ が数ｍＡ上昇するか、活性層内の
キャリア分布が均一となるのてレーザ光の可干渉性が良
好となる利点がある。
本発明の半導体レーザは上述したＧ ａ Ａ ｓ −Ｇ
ａＡｊ？Ａｓ系に限定されず、ＩｎＰ−ＩｎＧａＡｓＰ
系等のその他のへテロ接合レーザに適用できる。この場
合、中間層の屈折率がクラッド層のそれより小さくなる
ように選定することが必要である。
ａＡｊ？Ａｓ系に限定されず、ＩｎＰ−ＩｎＧａＡｓＰ
系等のその他のへテロ接合レーザに適用できる。この場
合、中間層の屈折率がクラッド層のそれより小さくなる
ように選定することが必要である。
〈発明の効果〉
以上述べたように、本発明の半導体レーザは作り込みの
屈折率分布Δｎと損失分布Δαがそれぞ−−１−１＋＋
、、ｙ４１＃、−Ｌ ｌ／、ＶＱ 轟＋ｙ ａ＋ 伽
−Ａｅ 飴 ２ 日ｎ＜ ｒ＋＋４１’１層のＡ＃Ａｓ
モル比２とその厚さを変えることにより大きなＺｎと同
時に小さなΔαを実現することができるので、低１ｔｈ
、高η。、無非点収差及び安定な基本横モードをもつ半
導体レーザが製作される。
屈折率分布Δｎと損失分布Δαがそれぞ−−１−１＋＋
、、ｙ４１＃、−Ｌ ｌ／、ＶＱ 轟＋ｙ ａ＋ 伽
−Ａｅ 飴 ２ 日ｎ＜ ｒ＋＋４１’１層のＡ＃Ａｓ
モル比２とその厚さを変えることにより大きなＺｎと同
時に小さなΔαを実現することができるので、低１ｔｈ
、高η。、無非点収差及び安定な基本横モードをもつ半
導体レーザが製作される。
第１図は従来のＶＳＩＳレーサを示す説明図である。
第２図は本発明の１実施例を示す半導体レーザ素子の断
面図である。 第３図Ｒ）（１３＋ｆｃ）は第２図に示す半導体レーザ
素子の製作工程を示す工程図である。 第４図は本発明の他の実施例も示す半導体レーザの断面
図である。 １ 、１１ 、２１・−Ｐ ＧａＡｓ基板、２，１２゜
２２−ｎ−ＧａＡｓ電流阻止層、３，１３．２３−Ｐ
−Ｇａ ＡｌＡｓクラッド層、４，１４．２４・・−Ｇ
ａ ＡＩ Ａｓ活性層、５，１．５．２５・＝ｎ−Ｇａ
ＡＡ’Ａｓ クラッド層、６，１６．２６−ｎ−Ｇ・ａ
Ａ 、’ｓキａｅツブ層、７，１７．２７−ｎ側電極
、８．１８．２８・・・Ｐ側電極、９，１９．２９・・
・７字形溝、２０．３０−ｎ又はｐ−Ｇａ Ａ６ Ａｓ
中間層、３１・・・メサ。
面図である。 第３図Ｒ）（１３＋ｆｃ）は第２図に示す半導体レーザ
素子の製作工程を示す工程図である。 第４図は本発明の他の実施例も示す半導体レーザの断面
図である。 １ 、１１ 、２１・−Ｐ ＧａＡｓ基板、２，１２゜
２２−ｎ−ＧａＡｓ電流阻止層、３，１３．２３−Ｐ
−Ｇａ ＡｌＡｓクラッド層、４，１４．２４・・−Ｇ
ａ ＡＩ Ａｓ活性層、５，１．５．２５・＝ｎ−Ｇａ
ＡＡ’Ａｓ クラッド層、６，１６．２６−ｎ−Ｇ・ａ
Ａ 、’ｓキａｅツブ層、７，１７．２７−ｎ側電極
、８．１８．２８・・・Ｐ側電極、９，１９．２９・・
・７字形溝、２０．３０−ｎ又はｐ−Ｇａ Ａ６ Ａｓ
中間層、３１・・・メサ。
Claims (1)
- １ 基板上に形成されたストライプ溝を電流通路として
レーザ発振用多層結晶層を積層した半導体レーザ素子に
於いて、前記多層結晶層の基板側に隣設しかつ前記スト
ライプ溝の両性側位置に屈折率が小なる中間層を挿入し
、前記多層結晶層内の活性層に実効屈折率の分布を付与
したことを特徴とする半導体レーザ素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8460084A JPS60226191A (ja) | 1984-04-25 | 1984-04-25 | 半導体レ−ザ素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8460084A JPS60226191A (ja) | 1984-04-25 | 1984-04-25 | 半導体レ−ザ素子 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60226191A true JPS60226191A (ja) | 1985-11-11 |
| JPH0256836B2 JPH0256836B2 (ja) | 1990-12-03 |
Family
ID=13835173
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8460084A Granted JPS60226191A (ja) | 1984-04-25 | 1984-04-25 | 半導体レ−ザ素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60226191A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62179789A (ja) * | 1986-02-03 | 1987-08-06 | Matsushita Electric Ind Co Ltd | 半導体レ−ザ装置 |
| JPS62185389A (ja) * | 1986-02-12 | 1987-08-13 | Matsushita Electric Ind Co Ltd | 半導体レ−ザ装置 |
| JPS62296583A (ja) * | 1986-06-17 | 1987-12-23 | Matsushita Electric Ind Co Ltd | 半導体レ−ザ装置 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56135994A (en) * | 1980-03-28 | 1981-10-23 | Fujitsu Ltd | Semiconductor light emitting device |
-
1984
- 1984-04-25 JP JP8460084A patent/JPS60226191A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56135994A (en) * | 1980-03-28 | 1981-10-23 | Fujitsu Ltd | Semiconductor light emitting device |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62179789A (ja) * | 1986-02-03 | 1987-08-06 | Matsushita Electric Ind Co Ltd | 半導体レ−ザ装置 |
| JPS62185389A (ja) * | 1986-02-12 | 1987-08-13 | Matsushita Electric Ind Co Ltd | 半導体レ−ザ装置 |
| JPS62296583A (ja) * | 1986-06-17 | 1987-12-23 | Matsushita Electric Ind Co Ltd | 半導体レ−ザ装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0256836B2 (ja) | 1990-12-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS60110188A (ja) | 半導体レ−ザ素子 | |
| EP0579244B1 (en) | A semiconductor laser and a method for producing the same | |
| JPH0656906B2 (ja) | 半導体レ−ザ装置 | |
| JPH0196980A (ja) | 半導体レーザ素子及びその製造方法 | |
| JPH03227088A (ja) | 半導体レーザ | |
| JPS6343908B2 (ja) | ||
| JPS60226191A (ja) | 半導体レ−ザ素子 | |
| JPS6218783A (ja) | 半導体レ−ザ素子 | |
| JP2792177B2 (ja) | 半導体レーザ | |
| JP2702871B2 (ja) | 半導体レーザおよびその製造方法 | |
| JPS6037191A (ja) | 半導体レ−ザの製造方法 | |
| JPS6362292A (ja) | 半導体レ−ザ装置およびその製造方法 | |
| JPH0671121B2 (ja) | 半導体レーザ装置 | |
| JPS59145590A (ja) | 半導体レ−ザ装置 | |
| JP3075512B2 (ja) | 半導体レーザ素子 | |
| JPH0422033B2 (ja) | ||
| JP3277711B2 (ja) | 半導体レーザ及びその製造方法 | |
| JPH0614575B2 (ja) | 半導体レーザ素子 | |
| JPS6190489A (ja) | 半導体レ−ザ装置およびその製造方法 | |
| KR100284765B1 (ko) | 반도체 레이저 다이오드 및 그 제조 방법 | |
| JP2712970B2 (ja) | 半導体レーザとその製造方法 | |
| JPH01132189A (ja) | 半導体レーザ素子およびその製造方法 | |
| JPH0410705Y2 (ja) | ||
| JPH0671122B2 (ja) | 半導体レーザ素子 | |
| JPS6017977A (ja) | 半導体レ−ザダイオ−ド |