JPH07115207A - 量子効果デバイス - Google Patents
量子効果デバイスInfo
- Publication number
- JPH07115207A JPH07115207A JP6187435A JP18743594A JPH07115207A JP H07115207 A JPH07115207 A JP H07115207A JP 6187435 A JP6187435 A JP 6187435A JP 18743594 A JP18743594 A JP 18743594A JP H07115207 A JPH07115207 A JP H07115207A
- Authority
- JP
- Japan
- Prior art keywords
- waveguide
- effect device
- quantum effect
- region
- electron
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D48/00—Individual devices not covered by groups H10D1/00 - H10D44/00
- H10D48/383—Quantum effect devices, e.g. of devices using quantum reflection, diffraction or interference effects
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D48/00—Individual devices not covered by groups H10D1/00 - H10D44/00
- H10D48/01—Manufacture or treatment
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Nanotechnology (AREA)
- Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Theoretical Computer Science (AREA)
- Crystallography & Structural Chemistry (AREA)
- Junction Field-Effect Transistors (AREA)
- Bipolar Transistors (AREA)
Abstract
(57)【要約】
【目的】 量子効果デバイスにおいて、メソスコピック
領域で動作し、動作に使用される電子波の単色化の必要
がなく、高温度領域での動作を実現する。 【構成】 量子効果デバイスにおいて、キャリアを注入
する第１領域３とキャリアが放出される第２領域４との
間を連結した第１導波路１と、第１導波路の中央部から
分岐され、第３領域に連結された第２導波路２と、前記
分岐部分に構成されたポテンシャル障壁の制御が可能な
制御領域６とを備える。制御領域６は、前記ポテンシャ
ル障壁が低いときに第１導波路１を通して第２領域から
キャリアを放出し、前記ポテンシャル障壁が高いときに
量子力学的反射により前記第１導波路１から第３領域に
前記キャリアを放出する。さらに、量子効果デバイスに
おいては第１領域から前記制御領域６までの間に単一の
ポテンシャル障壁又は共鳴トンネル構造を用いたキャリ
ア注入領域１３を備え、動作速度が高速化される。
領域で動作し、動作に使用される電子波の単色化の必要
がなく、高温度領域での動作を実現する。 【構成】 量子効果デバイスにおいて、キャリアを注入
する第１領域３とキャリアが放出される第２領域４との
間を連結した第１導波路１と、第１導波路の中央部から
分岐され、第３領域に連結された第２導波路２と、前記
分岐部分に構成されたポテンシャル障壁の制御が可能な
制御領域６とを備える。制御領域６は、前記ポテンシャ
ル障壁が低いときに第１導波路１を通して第２領域から
キャリアを放出し、前記ポテンシャル障壁が高いときに
量子力学的反射により前記第１導波路１から第３領域に
前記キャリアを放出する。さらに、量子効果デバイスに
おいては第１領域から前記制御領域６までの間に単一の
ポテンシャル障壁又は共鳴トンネル構造を用いたキャリ
ア注入領域１３を備え、動作速度が高速化される。
Description
【０００１】
【産業上の利用分野】本発明は量子効果デバイスに関す
る。特に本発明は、メソスコピック領域において動作
し、動作に使用される電子波の単色化の必要がなく、し
かも高温度領域（常温程度まで）において動作可能な量
子効果デバイスに関する。
る。特に本発明は、メソスコピック領域において動作
し、動作に使用される電子波の単色化の必要がなく、し
かも高温度領域（常温程度まで）において動作可能な量
子効果デバイスに関する。
【０００２】
【従来の技術】現在までに、ブラッグ反射や回折効果を
利用する量子効果デバイス、Ａ−Ｂ効果型の量子効果デ
バイス、スタブ型の量子効果デバイス等、各種の量子効
果デバイスが提案されている。これらの量子効果デバイ
スの動作原理には電子波の干渉、回折効果のいずれかが
使用される。
利用する量子効果デバイス、Ａ−Ｂ効果型の量子効果デ
バイス、スタブ型の量子効果デバイス等、各種の量子効
果デバイスが提案されている。これらの量子効果デバイ
スの動作原理には電子波の干渉、回折効果のいずれかが
使用される。
【０００３】
【発明が解決しようとする課題】前述の量子効果デバイ
スのうちブラッグ反射や回折効果を利用する量子効果デ
バイスおいては非弾性散乱による位相破壊時間（位相緩
和時間：phase breakingtime ）内に感じる有効な周期
的ポテンシャルの数が限られる。このため、位相破壊時
間の長い極低温領域においてのみ良好な特性が期待され
る。また、Ａ−Ｂ効果型の量子効果デバイスにおいては
電子波の均等な分波が困難である。しかも、この量子効
果デバイスのスイッチング特性はゲート入力に対して周
期的に現れ、動作余裕度が小さい。さらに、スタブ型の
量子効果デバイス等、デバイスの形状による干渉効果を
利用した量子効果デバイスにおいては動作の観測のため
に電子波の単色化が必要になる。このため、量子効果デ
バイスは極低温に冷却するなどの必要性を生じる。本発
明は、このような問題点を解決することを課題としてな
されたものであり、メソスコピック領域において動作
し、動作に使用される電子波の単色化の必要がなく、し
かも高温度領域で動作可能な量子効果デバイスの提供を
目的とする。
スのうちブラッグ反射や回折効果を利用する量子効果デ
バイスおいては非弾性散乱による位相破壊時間（位相緩
和時間：phase breakingtime ）内に感じる有効な周期
的ポテンシャルの数が限られる。このため、位相破壊時
間の長い極低温領域においてのみ良好な特性が期待され
る。また、Ａ−Ｂ効果型の量子効果デバイスにおいては
電子波の均等な分波が困難である。しかも、この量子効
果デバイスのスイッチング特性はゲート入力に対して周
期的に現れ、動作余裕度が小さい。さらに、スタブ型の
量子効果デバイス等、デバイスの形状による干渉効果を
利用した量子効果デバイスにおいては動作の観測のため
に電子波の単色化が必要になる。このため、量子効果デ
バイスは極低温に冷却するなどの必要性を生じる。本発
明は、このような問題点を解決することを課題としてな
されたものであり、メソスコピック領域において動作
し、動作に使用される電子波の単色化の必要がなく、し
かも高温度領域で動作可能な量子効果デバイスの提供を
目的とする。
【０００４】
【課題を解決するための手段及び作用】請求項１に係る
発明は、量子効果デバイスにおいて、キャリアが注入さ
れる第１領域と前記注入されたキャリアが放出される第
２領域との間を連結する第１導波路と、前記第１導波路
の中央部から分岐され、前記注入されたキャリアが放出
される第３領域に連結された第２導波路と、前記第１導
波路の第２導波路との分岐部分に構成され、ポテンシャ
ル障壁を制御する制御領域と、を備えることを特徴とす
る。前記制御領域は、前記ポテンシャル障壁が低いとき
に前記第１導波路を通して第２領域からキャリアを放出
し、前記ポテンシャル障壁が高いときに量子力学的反射
によって前記第１導波路から第２導波路にキャリアを導
き第３領域から前記キャリアを放出する。この構成によ
り、第１に、量子効果デバイスにおいて、ゲートポテン
シャル障壁による電子の量子力学的反射効果が使用され
るので、動作に必要な可干渉距離が短くでき、高温領域
での動作が実現できる。第２に、量子効果デバイスにお
いて、電子波が単色である必要性がなくなるので、電子
波の単色化のための付加的な構造がなくせる。また、極
低温に冷却する必要がなくせる。さらに第３に、量子効
果デバイスにおいて、第１導波路の第１領域と制御領域
との間にポテンシャル障壁等、キャリアの流れを抑制す
る物体が存在しないので、動作電流が増加でき、次段デ
バイスのドライバビリティが向上できる。
発明は、量子効果デバイスにおいて、キャリアが注入さ
れる第１領域と前記注入されたキャリアが放出される第
２領域との間を連結する第１導波路と、前記第１導波路
の中央部から分岐され、前記注入されたキャリアが放出
される第３領域に連結された第２導波路と、前記第１導
波路の第２導波路との分岐部分に構成され、ポテンシャ
ル障壁を制御する制御領域と、を備えることを特徴とす
る。前記制御領域は、前記ポテンシャル障壁が低いとき
に前記第１導波路を通して第２領域からキャリアを放出
し、前記ポテンシャル障壁が高いときに量子力学的反射
によって前記第１導波路から第２導波路にキャリアを導
き第３領域から前記キャリアを放出する。この構成によ
り、第１に、量子効果デバイスにおいて、ゲートポテン
シャル障壁による電子の量子力学的反射効果が使用され
るので、動作に必要な可干渉距離が短くでき、高温領域
での動作が実現できる。第２に、量子効果デバイスにお
いて、電子波が単色である必要性がなくなるので、電子
波の単色化のための付加的な構造がなくせる。また、極
低温に冷却する必要がなくせる。さらに第３に、量子効
果デバイスにおいて、第１導波路の第１領域と制御領域
との間にポテンシャル障壁等、キャリアの流れを抑制す
る物体が存在しないので、動作電流が増加でき、次段デ
バイスのドライバビリティが向上できる。
【０００５】請求項２に係る発明は、前記請求項１に記
載される量子効果デバイスにおいて、前記第１導波路に
対して傾斜角度を有し前記第２導波路が分岐されること
を特徴とする。この構成により、第１導波路に対して第
２導波路が必ずしも直交しなくてもよいので、量子効果
デバイスの基本的動作特性に影響を与えることなく量子
効果デバイスのデザインルールの許容度が大きくでき
る。
載される量子効果デバイスにおいて、前記第１導波路に
対して傾斜角度を有し前記第２導波路が分岐されること
を特徴とする。この構成により、第１導波路に対して第
２導波路が必ずしも直交しなくてもよいので、量子効果
デバイスの基本的動作特性に影響を与えることなく量子
効果デバイスのデザインルールの許容度が大きくでき
る。
【０００６】請求項３に係る発明は、前記請求項１又は
請求項２に記載される量子効果デバイスにおいて、前記
第１導波路のキャリアが注入される側に鋭角の傾斜角度
を有し前記第２導波路が分岐されることを特徴とする。
この構成により、量子効果デバイスにおいては、第１導
波路のキャリアが放出される側に鋭角の傾斜角度を有し
第２導波路が分岐された場合に比べて制御領域にゼロバ
イアスを加えた時の電流分岐比が向上できる。
請求項２に記載される量子効果デバイスにおいて、前記
第１導波路のキャリアが注入される側に鋭角の傾斜角度
を有し前記第２導波路が分岐されることを特徴とする。
この構成により、量子効果デバイスにおいては、第１導
波路のキャリアが放出される側に鋭角の傾斜角度を有し
第２導波路が分岐された場合に比べて制御領域にゼロバ
イアスを加えた時の電流分岐比が向上できる。
【０００７】請求項４に係る発明は、前記請求項１又は
請求項２に記載される量子効果デバイスにおいて、前記
第１導波路に対して垂直方向に前記第２導波路が分岐さ
れることを特徴とする。
請求項２に記載される量子効果デバイスにおいて、前記
第１導波路に対して垂直方向に前記第２導波路が分岐さ
れることを特徴とする。
【０００８】請求項５に係る発明は、前記請求項２又は
請求項４に記載される量子効果デバイスにおいて、前記
第１導波路及び前記第２導波路が同一の水平面に構成さ
れることを特徴とする。この構成により、量子効果デバ
イスにおいては、半導体製造プロセスで形成される１つ
の結晶層に第１導波路及び第２導波路が形成できるの
で、第１導波路及び第２導波路においてキャリアの散乱
が減少でき、キャリアのバリスティック特性が向上でき
る。
請求項４に記載される量子効果デバイスにおいて、前記
第１導波路及び前記第２導波路が同一の水平面に構成さ
れることを特徴とする。この構成により、量子効果デバ
イスにおいては、半導体製造プロセスで形成される１つ
の結晶層に第１導波路及び第２導波路が形成できるの
で、第１導波路及び第２導波路においてキャリアの散乱
が減少でき、キャリアのバリスティック特性が向上でき
る。
【０００９】請求項６に係る発明は、前記請求項２又は
請求項４に記載される量子効果デバイスにおいて、前記
第１導波路及び前記第２導波路が同一の垂直面に構成さ
れることを特徴とする。
請求項４に記載される量子効果デバイスにおいて、前記
第１導波路及び前記第２導波路が同一の垂直面に構成さ
れることを特徴とする。
【００１０】請求項７に係る発明は、前記請求項１乃至
請求項４のいずれかに記載される量子効果デバイスにお
いて、前記第１導波路の前記制御領域から第２領域まで
の領域を構成し、基板又は薄膜で形成される第１導波路
体と、前記制御領域を構成し、前記第１導波路体上に形
成される制御領域体と、前記第２導波路を構成し、前記
制御領域体上に形成された第２導波路体と、前記第１導
波路の前記第１領域から制御領域までの領域を構成し、
前記第２導波路体上に形成される量子細線導波路体と、
を備えたことを特徴とする。この構成により、第２導波
路体に量子細線導波路体を接続する簡易な構造で、しか
も第２導波路体に対して垂直方向に量子細線導波路体が
引き出せるので、量子細線導波路構造を有する量子効果
デバイスが簡易に実現できる。
請求項４のいずれかに記載される量子効果デバイスにお
いて、前記第１導波路の前記制御領域から第２領域まで
の領域を構成し、基板又は薄膜で形成される第１導波路
体と、前記制御領域を構成し、前記第１導波路体上に形
成される制御領域体と、前記第２導波路を構成し、前記
制御領域体上に形成された第２導波路体と、前記第１導
波路の前記第１領域から制御領域までの領域を構成し、
前記第２導波路体上に形成される量子細線導波路体と、
を備えたことを特徴とする。この構成により、第２導波
路体に量子細線導波路体を接続する簡易な構造で、しか
も第２導波路体に対して垂直方向に量子細線導波路体が
引き出せるので、量子細線導波路構造を有する量子効果
デバイスが簡易に実現できる。
【００１１】請求項８に係る発明は、前記請求項１乃至
請求項４のいずれかに記載される量子効果デバイスにお
いて、前記第１導波路から前記第２導波路が複数本並列
に分岐され、前記複数本の第２導波路の各分岐部分に各
々独立にポテンシャル障壁を制御する制御領域が構成さ
れることを特徴とする。この構成により、第１領域側の
前段の分岐部分においてポテンシャル障壁による量子力
学的反射で第２導波路に導かれずにポテンシャル障壁を
超えたキャリアが後段の分岐部分において量子力学的反
射で第２導波路に導かれるので、第３領域から放出され
る合計のキャリア量が増加できる。この結果、量子効果
デバイスにおいては、電流分岐比が合計的には向上で
き、ドライバビリティが向上できるので、低電圧動作が
実現できる。
請求項４のいずれかに記載される量子効果デバイスにお
いて、前記第１導波路から前記第２導波路が複数本並列
に分岐され、前記複数本の第２導波路の各分岐部分に各
々独立にポテンシャル障壁を制御する制御領域が構成さ
れることを特徴とする。この構成により、第１領域側の
前段の分岐部分においてポテンシャル障壁による量子力
学的反射で第２導波路に導かれずにポテンシャル障壁を
超えたキャリアが後段の分岐部分において量子力学的反
射で第２導波路に導かれるので、第３領域から放出され
る合計のキャリア量が増加できる。この結果、量子効果
デバイスにおいては、電流分岐比が合計的には向上で
き、ドライバビリティが向上できるので、低電圧動作が
実現できる。
【００１２】請求項９に係る発明は、前記請求項１乃至
請求項４のいずれかに記載される量子効果デバイスにお
いて、前記第１導波路、第２導波路が各々化合物半導体
のヘテロ接合の界面に形成される二次元電子ガス系の電
子移動層で構成されることを特徴とする。この構成によ
り、化合物半導体においては製造プロセスがある程度確
立されており、結晶欠陥がきわめて少ない良質なヘテロ
接合界面が形成できるので、二次元電子ガス系の電子移
動層においてキャリアの散乱が減少できる。さらに、二
次元電子ガス系の電子移動層が第１導波路及び第２導波
路に使用されるので、高いキャリアのモビリティが得ら
れる。すなわち、量子効果デバイスにおいてはバリステ
ィックなキャリアが利用できる。
請求項４のいずれかに記載される量子効果デバイスにお
いて、前記第１導波路、第２導波路が各々化合物半導体
のヘテロ接合の界面に形成される二次元電子ガス系の電
子移動層で構成されることを特徴とする。この構成によ
り、化合物半導体においては製造プロセスがある程度確
立されており、結晶欠陥がきわめて少ない良質なヘテロ
接合界面が形成できるので、二次元電子ガス系の電子移
動層においてキャリアの散乱が減少できる。さらに、二
次元電子ガス系の電子移動層が第１導波路及び第２導波
路に使用されるので、高いキャリアのモビリティが得ら
れる。すなわち、量子効果デバイスにおいてはバリステ
ィックなキャリアが利用できる。
【００１３】請求項１０に係る発明は、前記請求項９に
記載される量子効果デバイスにおいて、前記第１導波
路、第２導波路が各々ＧａＡｓとＡｌＧａＡｓとのヘテ
ロ接合の界面に形成される二次元電子ガス系の電子移動
層で構成されることを特徴とする。この構成により、Ｇ
ａＡｓ、ＡｌＧａＡｓはいずれも化合物半導体のなかで
も製造プロセスがかなり確立されており、結晶欠陥がき
わめて少なく良質で安定なバンドギャップを有するヘテ
ロ接合界面が形成できるので、二次元電子ガス系の電子
移動層においてキャリアの散乱が減少できる。さらに、
二次元電子ガス系の電子移動層においては高いキャリア
のモビリティが得られる。
記載される量子効果デバイスにおいて、前記第１導波
路、第２導波路が各々ＧａＡｓとＡｌＧａＡｓとのヘテ
ロ接合の界面に形成される二次元電子ガス系の電子移動
層で構成されることを特徴とする。この構成により、Ｇ
ａＡｓ、ＡｌＧａＡｓはいずれも化合物半導体のなかで
も製造プロセスがかなり確立されており、結晶欠陥がき
わめて少なく良質で安定なバンドギャップを有するヘテ
ロ接合界面が形成できるので、二次元電子ガス系の電子
移動層においてキャリアの散乱が減少できる。さらに、
二次元電子ガス系の電子移動層においては高いキャリア
のモビリティが得られる。
【００１４】請求項１１に係る発明は、前記請求項９に
記載される量子効果デバイスにおいて、前記第１導波
路、第２導波路が各々ＩｎＧａＡｓとＩｎＰとのヘテロ
接合の界面に形成される二次元電子ガス系の電子移動層
で構成されることを特徴とする。この構成により、Ｉｎ
ＧａＡｓ、ＩｎＰはＧａＡｓ系と同様にいずれも化合物
半導体のなかでも製造プロセスがかなり確立されてお
り、結晶欠陥がきわめて少なく良質で安定なバンドギャ
ップを有するヘテロ接合界面が形成できるので、二次元
電子ガス系の電子移動層においてキャリアの散乱が減少
できる。さらに、ＧａＡｓ系に比べて二次元電子ガス系
の電子移動層においては高いキャリアのモビリティが得
られる。
記載される量子効果デバイスにおいて、前記第１導波
路、第２導波路が各々ＩｎＧａＡｓとＩｎＰとのヘテロ
接合の界面に形成される二次元電子ガス系の電子移動層
で構成されることを特徴とする。この構成により、Ｉｎ
ＧａＡｓ、ＩｎＰはＧａＡｓ系と同様にいずれも化合物
半導体のなかでも製造プロセスがかなり確立されてお
り、結晶欠陥がきわめて少なく良質で安定なバンドギャ
ップを有するヘテロ接合界面が形成できるので、二次元
電子ガス系の電子移動層においてキャリアの散乱が減少
できる。さらに、ＧａＡｓ系に比べて二次元電子ガス系
の電子移動層においては高いキャリアのモビリティが得
られる。
【００１５】請求項１２に係る発明は、前記請求項９乃
至請求項１１のいずれかに記載される量子効果デバイス
において、前記第１導波路及び第２導波路の周囲にショ
ットキー接合構造又はＭＩＳ（Ｍetal Ｉnsulator Ｓ
emiconductor）容量構造が構成され、前記ショットキー
接合構造又はＭＩＳ容量構造で形成される空乏領域で前
記第１導波路、第２導波路の幅が各々決定されることを
特徴とする。この構成により、物理的加工法で微小な凹
凸が発生する加工ではなく、前記第１導波路、第２導波
路の各々と滑らかな界面を構成する空乏領域で前記第１
導波路、第２導波路の幅が各々形成される。この結果、
量子効果デバイスにおいては、前記第１導波路、第２導
波路の各々でキャリアの散乱が減少できる。
至請求項１１のいずれかに記載される量子効果デバイス
において、前記第１導波路及び第２導波路の周囲にショ
ットキー接合構造又はＭＩＳ（Ｍetal Ｉnsulator Ｓ
emiconductor）容量構造が構成され、前記ショットキー
接合構造又はＭＩＳ容量構造で形成される空乏領域で前
記第１導波路、第２導波路の幅が各々決定されることを
特徴とする。この構成により、物理的加工法で微小な凹
凸が発生する加工ではなく、前記第１導波路、第２導波
路の各々と滑らかな界面を構成する空乏領域で前記第１
導波路、第２導波路の幅が各々形成される。この結果、
量子効果デバイスにおいては、前記第１導波路、第２導
波路の各々でキャリアの散乱が減少できる。
【００１６】請求項１３に係る発明は、前記請求項９乃
至請求項１１のいずれかに記載される量子効果デバイス
において、エッチングされた壁面に結晶損傷領域が発生
するエッチングで前記第１導波路及び第２導波路の周囲
が凹状部に形成され、前記凹状部の壁面に結晶損傷領域
により形成される空乏領域で前記第１導波路、第２導波
路の幅が各々決定されることを特徴とする。この構成に
より、前記凹状部の壁面に結晶損傷領域により形成され
る空乏領域で前記第１導波路、第２導波路の各々と滑ら
かな界面が構成されるので、量子効果デバイスにおいて
は前記第１導波路、第２導波路の各々でキャリアの散乱
が減少できる。
至請求項１１のいずれかに記載される量子効果デバイス
において、エッチングされた壁面に結晶損傷領域が発生
するエッチングで前記第１導波路及び第２導波路の周囲
が凹状部に形成され、前記凹状部の壁面に結晶損傷領域
により形成される空乏領域で前記第１導波路、第２導波
路の幅が各々決定されることを特徴とする。この構成に
より、前記凹状部の壁面に結晶損傷領域により形成され
る空乏領域で前記第１導波路、第２導波路の各々と滑ら
かな界面が構成されるので、量子効果デバイスにおいて
は前記第１導波路、第２導波路の各々でキャリアの散乱
が減少できる。
【００１７】請求項１４に係る発明は、前記請求項９乃
至請求項１１のいずれかに記載される量子効果デバイス
において、前記第１導波路及び第２導波路の周囲に凹状
部が形成され、前記凹状部には埋込み部材が充填される
ことを特徴とする。この構成により、前記凹状部の形成
で前記第１導波路、第２導波路の各々の露出された側面
が埋込み部材の充填でバルクに近い形で復元されるの
で、前記第１導波路、第２導波路の各々の側面部分の結
晶表面準位が安定化され、前記第１導波路、第２導波路
の各々で導電性が回復できる。埋込み部材として前記第
１導波路、第２導波路のいずれかと同質の材料、例えば
化合物半導体が使用される場合、さらに前記化合物半導
体を埋込み部材として充填した後に結晶損傷領域が回復
できるアニールが行われた場合には前記第１導波路、第
２導波路の各々の導電性が回復する割合が向上できる。
至請求項１１のいずれかに記載される量子効果デバイス
において、前記第１導波路及び第２導波路の周囲に凹状
部が形成され、前記凹状部には埋込み部材が充填される
ことを特徴とする。この構成により、前記凹状部の形成
で前記第１導波路、第２導波路の各々の露出された側面
が埋込み部材の充填でバルクに近い形で復元されるの
で、前記第１導波路、第２導波路の各々の側面部分の結
晶表面準位が安定化され、前記第１導波路、第２導波路
の各々で導電性が回復できる。埋込み部材として前記第
１導波路、第２導波路のいずれかと同質の材料、例えば
化合物半導体が使用される場合、さらに前記化合物半導
体を埋込み部材として充填した後に結晶損傷領域が回復
できるアニールが行われた場合には前記第１導波路、第
２導波路の各々の導電性が回復する割合が向上できる。
【００１８】請求項１５に係る発明は、前記請求項９乃
至請求項１１のいずれかに記載される量子効果デバイス
において、前記第１導波路及び第２導波路の周囲に不純
物導入で結晶損傷領域が形成され、前記結晶損傷領域で
形成される空乏領域により前記第１導波路、第２導波路
の幅が各々決定されることを特徴とする。この構成によ
り、結晶損傷領域により形成される空乏領域で前記第１
導波路、第２導波路の各々と滑らかな界面が構成される
ので、量子効果デバイスにおいては前記第１導波路、第
２導波路の各々でキャリアの散乱が減少できる。さら
に、物理的加工法で前記第１導波路及び第２導波路の周
囲を加工することなく不純物導入で結晶損傷領域を形成
し前記第１導波路、第２導波路が各々形成されるので、
量子効果デバイスにおいて表面の平坦化が促進できる。
至請求項１１のいずれかに記載される量子効果デバイス
において、前記第１導波路及び第２導波路の周囲に不純
物導入で結晶損傷領域が形成され、前記結晶損傷領域で
形成される空乏領域により前記第１導波路、第２導波路
の幅が各々決定されることを特徴とする。この構成によ
り、結晶損傷領域により形成される空乏領域で前記第１
導波路、第２導波路の各々と滑らかな界面が構成される
ので、量子効果デバイスにおいては前記第１導波路、第
２導波路の各々でキャリアの散乱が減少できる。さら
に、物理的加工法で前記第１導波路及び第２導波路の周
囲を加工することなく不純物導入で結晶損傷領域を形成
し前記第１導波路、第２導波路が各々形成されるので、
量子効果デバイスにおいて表面の平坦化が促進できる。
【００１９】請求項１６に係る発明は、前記請求項１乃
至請求項４のいずれかに記載される量子効果デバイスに
おいて、前記制御領域の前記第１導波路と重複する部分
の形状がポテンシャル障壁による量子力学的反射面を生
成する傾斜辺を含む三角形で構成されることを特徴とす
る。この構成により、第１導波路から第２導波路に通じ
る導波路の幅（分岐部分の導波路幅）が充分に確保でき
るので、ポテンシャル障壁による量子力学的反射で第１
導波路から第２導波路にキャリアが流れ易くできる。こ
の結果、量子効果デバイスにおいては電流分岐比が向上
できる。
至請求項４のいずれかに記載される量子効果デバイスに
おいて、前記制御領域の前記第１導波路と重複する部分
の形状がポテンシャル障壁による量子力学的反射面を生
成する傾斜辺を含む三角形で構成されることを特徴とす
る。この構成により、第１導波路から第２導波路に通じ
る導波路の幅（分岐部分の導波路幅）が充分に確保でき
るので、ポテンシャル障壁による量子力学的反射で第１
導波路から第２導波路にキャリアが流れ易くできる。こ
の結果、量子効果デバイスにおいては電流分岐比が向上
できる。
【００２０】請求項１７に係る発明は、前記請求項１乃
至請求項４のいずれかに記載される量子効果デバイスに
おいて、前記制御領域の前記第１導波路と重複する部分
の形状が四角形で構成されることを特徴とする。この構
成により、第１導波路の長さ方向に制御領域の長さが確
保できるので、ポテンシャル障壁による量子力学的反射
で第１導波路から第２導波路にキャリアを流す際のキャ
リアの突き抜けが減少できる。この結果、量子効果デバ
イスにおいては電流分岐比が向上できる。
至請求項４のいずれかに記載される量子効果デバイスに
おいて、前記制御領域の前記第１導波路と重複する部分
の形状が四角形で構成されることを特徴とする。この構
成により、第１導波路の長さ方向に制御領域の長さが確
保できるので、ポテンシャル障壁による量子力学的反射
で第１導波路から第２導波路にキャリアを流す際のキャ
リアの突き抜けが減少できる。この結果、量子効果デバ
イスにおいては電流分岐比が向上できる。
【００２１】請求項１８に係る発明は、前記請求項１乃
至請求項４のいずれかに記載される量子効果デバイスに
おいて、前記制御領域の前記第１導波路と重複する部分
の形状がポテンシャル障壁による量子力学的反射面を生
成する傾斜辺を含む台形で構成されることを特徴とす
る。この構成により、第１導波路から第２導波路に通じ
る導波路の幅が充分に確保できるので、ポテンシャル障
壁による量子力学的反射で第１導波路から第２導波路に
キャリアが流れ易くできる。さらに、第１導波路の長さ
方向に制御領域の長さが確保できるので、ポテンシャル
障壁による量子力学的反射で第１導波路から第２導波路
にキャリアを流す際のキャリアの突き抜けが減少でき
る。この結果、量子効果デバイスにおいてはより一層電
流分岐比が向上できる。
至請求項４のいずれかに記載される量子効果デバイスに
おいて、前記制御領域の前記第１導波路と重複する部分
の形状がポテンシャル障壁による量子力学的反射面を生
成する傾斜辺を含む台形で構成されることを特徴とす
る。この構成により、第１導波路から第２導波路に通じ
る導波路の幅が充分に確保できるので、ポテンシャル障
壁による量子力学的反射で第１導波路から第２導波路に
キャリアが流れ易くできる。さらに、第１導波路の長さ
方向に制御領域の長さが確保できるので、ポテンシャル
障壁による量子力学的反射で第１導波路から第２導波路
にキャリアを流す際のキャリアの突き抜けが減少でき
る。この結果、量子効果デバイスにおいてはより一層電
流分岐比が向上できる。
【００２２】請求項１９に係る発明は、前記請求項１、
請求項２、請求項４、請求項１６、請求項１７、請求項
１８のいずれかに記載される量子効果デバイスにおい
て、前記制御領域で生成されるポテンシャル障壁による
量子力学的反射面が第１導波路内において前記第２導波
路の幅内に配置されることを特徴とする。この構成によ
り、ポテンシャル障壁による量子力学的反射面を生成す
る電圧が制御領域に印加されることで第１導波路に流れ
るキャリアが第２導波路に導かれるので、量子効果デバ
イスにおいて電圧制御で電流変調特性が得られる。つま
り、量子効果デバイスにおいてＭＥＳＦＥＴ（Ｍetal
Ｓchottky Ｆield Ｅffect Ｔransistor）の電圧電流
特性に類似した電圧電流特性が得られる。
請求項２、請求項４、請求項１６、請求項１７、請求項
１８のいずれかに記載される量子効果デバイスにおい
て、前記制御領域で生成されるポテンシャル障壁による
量子力学的反射面が第１導波路内において前記第２導波
路の幅内に配置されることを特徴とする。この構成によ
り、ポテンシャル障壁による量子力学的反射面を生成す
る電圧が制御領域に印加されることで第１導波路に流れ
るキャリアが第２導波路に導かれるので、量子効果デバ
イスにおいて電圧制御で電流変調特性が得られる。つま
り、量子効果デバイスにおいてＭＥＳＦＥＴ（Ｍetal
Ｓchottky Ｆield Ｅffect Ｔransistor）の電圧電流
特性に類似した電圧電流特性が得られる。
【００２３】請求項２０に係る発明は、前記請求項１、
請求項２、請求項４、請求項１７のいずれかに記載され
る量子効果デバイスにおいて、前記制御領域で生成され
るポテンシャル障壁による量子力学的反射面が第１導波
路内において前記第２導波路の幅外で前記第１導波路の
第２領域側に配置されることを特徴とする。この構成に
より、量子効果デバイスにおいては、第１導波路と第２
導波路との分岐部分を一旦通過したキャリアが前記制御
領域で生成されるポテンシャル障壁による量子力学的反
射面に達する。したがって、量子力学的反射面で反射さ
れ第２導波路に導かれるキャリアが存在するものの、制
御領域で生成されるポテンシャル障壁を突き抜け第１導
波路を直進し第２領域から放出される電子量が増加す
る。つまり、量子効果デバイスにおいては、スイッチン
グ特性が得られるものの、ダイオード（Ｄiode）の電圧
電流特性に類似した電圧電流特性が得られる。
請求項２、請求項４、請求項１７のいずれかに記載され
る量子効果デバイスにおいて、前記制御領域で生成され
るポテンシャル障壁による量子力学的反射面が第１導波
路内において前記第２導波路の幅外で前記第１導波路の
第２領域側に配置されることを特徴とする。この構成に
より、量子効果デバイスにおいては、第１導波路と第２
導波路との分岐部分を一旦通過したキャリアが前記制御
領域で生成されるポテンシャル障壁による量子力学的反
射面に達する。したがって、量子力学的反射面で反射さ
れ第２導波路に導かれるキャリアが存在するものの、制
御領域で生成されるポテンシャル障壁を突き抜け第１導
波路を直進し第２領域から放出される電子量が増加す
る。つまり、量子効果デバイスにおいては、スイッチン
グ特性が得られるものの、ダイオード（Ｄiode）の電圧
電流特性に類似した電圧電流特性が得られる。
【００２４】請求項２１に係る発明は、前記請求項１、
請求項２、請求項３、請求項８、請求項９、請求項１
９、請求項２０のいずれかに記載される量子効果デバイ
スにおいて、前記第１導波路の全長が１００ｎｍ以下の
サイズに設定され、前記第１導波路の幅が１００ｎｍ以
下のサイズに設定されることを特徴とする。この構成に
より、室温（約３００度Ｋ）以下の温度で動作可能なコ
ヒーレント長の範囲内において量子効果デバイスが実現
できる。
請求項２、請求項３、請求項８、請求項９、請求項１
９、請求項２０のいずれかに記載される量子効果デバイ
スにおいて、前記第１導波路の全長が１００ｎｍ以下の
サイズに設定され、前記第１導波路の幅が１００ｎｍ以
下のサイズに設定されることを特徴とする。この構成に
より、室温（約３００度Ｋ）以下の温度で動作可能なコ
ヒーレント長の範囲内において量子効果デバイスが実現
できる。
【００２５】請求項２２に係る発明は、前記請求項１、
請求項２、請求項４、請求項８、請求項９、請求項１
６、請求項１７、請求項１８、請求項１９、請求項２
０、請求項２１のいずれかに記載される量子効果デバイ
スにおいて、前記制御領域にはバリスティック（ballis
tic ）なキャリアが注入されることを特徴とする。この
構成により、バリスティックなキャリアは高いエネルギ
を有し、キャリアの流れが速くできるので、量子効果デ
バイスにおいて動作速度が高速化できる。
請求項２、請求項４、請求項８、請求項９、請求項１
６、請求項１７、請求項１８、請求項１９、請求項２
０、請求項２１のいずれかに記載される量子効果デバイ
スにおいて、前記制御領域にはバリスティック（ballis
tic ）なキャリアが注入されることを特徴とする。この
構成により、バリスティックなキャリアは高いエネルギ
を有し、キャリアの流れが速くできるので、量子効果デ
バイスにおいて動作速度が高速化できる。
【００２６】請求項２３に係る発明は、前記請求項１、
請求項２、請求項４、請求項８、請求項９、請求項１
６、請求項１７、請求項１８、請求項１９、請求項２
０、請求項２１、請求項２２のいずれかに記載される量
子効果デバイスにおいて、前記第１導波路の第１領域か
ら前記制御領域までの間に構成され、単一のポテンシャ
ル障壁又は共鳴トンネル構造で形成されるキャリア注入
領域を備え、前記キャリア注入領域はバリスティックな
キャリアをトンネル注入により制御領域に注入すること
を特徴とする。この構成により、前記キャリア注入領域
のポテンシャル障壁で低いエネルギを有するキャリアが
排除され高いエネルギを有するバリスティックなキャリ
アがトンネル注入により制御領域に注入される。この結
果、キャリアの流れが速くできるので、量子効果デバイ
スにおいて動作速度が高速化できる。
請求項２、請求項４、請求項８、請求項９、請求項１
６、請求項１７、請求項１８、請求項１９、請求項２
０、請求項２１、請求項２２のいずれかに記載される量
子効果デバイスにおいて、前記第１導波路の第１領域か
ら前記制御領域までの間に構成され、単一のポテンシャ
ル障壁又は共鳴トンネル構造で形成されるキャリア注入
領域を備え、前記キャリア注入領域はバリスティックな
キャリアをトンネル注入により制御領域に注入すること
を特徴とする。この構成により、前記キャリア注入領域
のポテンシャル障壁で低いエネルギを有するキャリアが
排除され高いエネルギを有するバリスティックなキャリ
アがトンネル注入により制御領域に注入される。この結
果、キャリアの流れが速くできるので、量子効果デバイ
スにおいて動作速度が高速化できる。
【００２７】
【実施例】以下、本発明の好適な実施例について、図面
に基づき説明する。
に基づき説明する。
【００２８】実施例１ 〈量子効果デバイスの第１基本構造及び動作原理〉図１
は本発明の実施例１に係る量子効果デバイスの第１基本
構造を説明する平面図、図２はポテンシャルエネルギと
の関係で表した基本構造モデル化図である。
は本発明の実施例１に係る量子効果デバイスの第１基本
構造を説明する平面図、図２はポテンシャルエネルギと
の関係で表した基本構造モデル化図である。
【００２９】図１及び図２に示すように、量子効果デバ
イス（量子効果素子）は電子導波路１、分岐電子導波路
２、ソース領域（Ｓ）３、第１ドレイン領域（Ｄ１）
４、第２ドレイン領域（Ｄ２）５、ゲート領域（制御領
域）６及び電子注入領域（電子注入構造）１３を主体に
構成される。
イス（量子効果素子）は電子導波路１、分岐電子導波路
２、ソース領域（Ｓ）３、第１ドレイン領域（Ｄ１）
４、第２ドレイン領域（Ｄ２）５、ゲート領域（制御領
域）６及び電子注入領域（電子注入構造）１３を主体に
構成される。
【００３０】この量子効果デバイスは本実施例において
ＧａＡｓ及びＡｌＧａＡｓを材料として構成される。前
記電子導波路１、分岐電子導波路２は各々ＧａＡｓとＡ
ｌＧａＡｓとの間のヘテロ接合界面付近に生成される二
次元電子ガス系の電子移動層によって形成される。電子
（少数キャリア）の有効質量は０. ０６７ｍｅである。
また、各領域の電極は極低温領域よりも高い温度領域に
設定される。例えば量子効果デバイスは液体窒素温度で
冷却され、各領域の電極は７７度Ｋの温度に設定され
る。
ＧａＡｓ及びＡｌＧａＡｓを材料として構成される。前
記電子導波路１、分岐電子導波路２は各々ＧａＡｓとＡ
ｌＧａＡｓとの間のヘテロ接合界面付近に生成される二
次元電子ガス系の電子移動層によって形成される。電子
（少数キャリア）の有効質量は０. ０６７ｍｅである。
また、各領域の電極は極低温領域よりも高い温度領域に
設定される。例えば量子効果デバイスは液体窒素温度で
冷却され、各領域の電極は７７度Ｋの温度に設定され
る。
【００３１】前記電子導波路１の一端はソース領域３に
連結される。電子導波路１の他端は第１ドレイン領域４
に連結される。この電子導波路１の中央部分は分岐さ
れ、分岐電子導波路２の一端が分岐された部分に連結さ
れる。分岐電子導波路２の他端は第２ドレイン領域５に
連結される。本実施例の量子効果デバイスにおいては、
分岐電子導波路２の中心軸が前記電子導波路１の中心軸
に対して垂直の角度（９０度）をなして配置され（電子
導波路１に対して分岐電子導波路２が垂直に分岐さ
れ）、Ｔ字型形状で構成される。
連結される。電子導波路１の他端は第１ドレイン領域４
に連結される。この電子導波路１の中央部分は分岐さ
れ、分岐電子導波路２の一端が分岐された部分に連結さ
れる。分岐電子導波路２の他端は第２ドレイン領域５に
連結される。本実施例の量子効果デバイスにおいては、
分岐電子導波路２の中心軸が前記電子導波路１の中心軸
に対して垂直の角度（９０度）をなして配置され（電子
導波路１に対して分岐電子導波路２が垂直に分岐さ
れ）、Ｔ字型形状で構成される。
【００３２】前記ゲート領域６は電子導波路１の分岐電
子導波路２との分岐部分に構成される。このゲート領域
６においては図２に示すように印加される電圧によって
ゲートポテンシャル障壁Ｇｐの制御が行える。ゲートポ
テンシャル障壁Ｇｐが低く制御された場合には、ソース
領域３から電子注入領域１３を通して注入される電子流
（電子波）１０がゲートポテンシャル障壁Ｇｐを越え、
電子導波路１を通過電子流１１として伝達し第１ドレイ
ン領域４から電子が放出される。また、ゲートポテンシ
ャル障壁Ｇｐが高く制御された場合には、ゲートポテン
シャル障壁Ｇｐによる量子力学的反射によって注入され
た電子流１０が反射され、反射電子流１２として分岐電
子導波路２を通して第２ドレイン領域５から電子が放出
される。ゲートポテンシャル障壁Ｇｐによって形成され
る量子力学的反射面ＧＦにおいては注入される電子流１
０とのなす入射角、反射電子流１２とのなす反射角がい
ずれも４５度又は１３５度になる。
子導波路２との分岐部分に構成される。このゲート領域
６においては図２に示すように印加される電圧によって
ゲートポテンシャル障壁Ｇｐの制御が行える。ゲートポ
テンシャル障壁Ｇｐが低く制御された場合には、ソース
領域３から電子注入領域１３を通して注入される電子流
（電子波）１０がゲートポテンシャル障壁Ｇｐを越え、
電子導波路１を通過電子流１１として伝達し第１ドレイ
ン領域４から電子が放出される。また、ゲートポテンシ
ャル障壁Ｇｐが高く制御された場合には、ゲートポテン
シャル障壁Ｇｐによる量子力学的反射によって注入され
た電子流１０が反射され、反射電子流１２として分岐電
子導波路２を通して第２ドレイン領域５から電子が放出
される。ゲートポテンシャル障壁Ｇｐによって形成され
る量子力学的反射面ＧＦにおいては注入される電子流１
０とのなす入射角、反射電子流１２とのなす反射角がい
ずれも４５度又は１３５度になる。
【００３３】前記ゲート領域６の電子導波路１と重複す
る部分の形状はゲートポテンシャル障壁Ｇｐによる量子
力学的反射面ＧＦを生成する傾斜辺６Ｆを含む三角形で
構成される。前記ゲート領域６が三角形で構成された場
合には電子導波路１から分岐電子導波路２に通じる導波
路幅（分岐部分の導波路幅）が充分に確保できる。つま
り、ゲートポテンシャル障壁Ｇｐによる量子力学的反射
で電子導波路１から分岐電子導波路２に流れる電子流が
流れ易くできるので、電流分岐比が向上できる。
る部分の形状はゲートポテンシャル障壁Ｇｐによる量子
力学的反射面ＧＦを生成する傾斜辺６Ｆを含む三角形で
構成される。前記ゲート領域６が三角形で構成された場
合には電子導波路１から分岐電子導波路２に通じる導波
路幅（分岐部分の導波路幅）が充分に確保できる。つま
り、ゲートポテンシャル障壁Ｇｐによる量子力学的反射
で電子導波路１から分岐電子導波路２に流れる電子流が
流れ易くできるので、電流分岐比が向上できる。
【００３４】さらに、前記ゲート領域６においては、ゲ
ートポテンシャル障壁Ｇｐによる量子力学的反射面ＧＦ
が電子導波路１内において分岐電子導波路２の幅内に配
置される。ゲートポテンシャル障壁Ｇｐによる量子力学
的反射面ＧＦを生成する電圧がゲート領域６に印加され
ることで分岐点において電子導波路１に流れる電子流１
０が分岐電子導波路２に導かれるので、量子効果デバイ
スにおいては電圧制御で電流変調特性が得られる。
ートポテンシャル障壁Ｇｐによる量子力学的反射面ＧＦ
が電子導波路１内において分岐電子導波路２の幅内に配
置される。ゲートポテンシャル障壁Ｇｐによる量子力学
的反射面ＧＦを生成する電圧がゲート領域６に印加され
ることで分岐点において電子導波路１に流れる電子流１
０が分岐電子導波路２に導かれるので、量子効果デバイ
スにおいては電圧制御で電流変調特性が得られる。
【００３５】前記電子注入領域１３は電子導波路１にお
いてソース領域３からゲート領域６までの間に構成され
る。電子注入領域１３は単一のポテンシャル障壁を利用
して形成され、例えばポテンシャル障壁が０. １ｅＶ
に、幅Ｐｗが４ｎｍに各々設定される。電子注入領域１
３においては、ポテンシャル障壁で低いエネルギを有す
る電子が排除され、高いエネルギを有するバリスティッ
クな電子がトンネル注入により（トンネル電流として又
は注入された電子流１０として）ゲート領域６に注入さ
れる。
いてソース領域３からゲート領域６までの間に構成され
る。電子注入領域１３は単一のポテンシャル障壁を利用
して形成され、例えばポテンシャル障壁が０. １ｅＶ
に、幅Ｐｗが４ｎｍに各々設定される。電子注入領域１
３においては、ポテンシャル障壁で低いエネルギを有す
る電子が排除され、高いエネルギを有するバリスティッ
クな電子がトンネル注入により（トンネル電流として又
は注入された電子流１０として）ゲート領域６に注入さ
れる。
【００３６】量子効果デバイスのデバイス寸法が充分に
小さいので、前記電子注入領域１３によりバリスティッ
クな高エネルギの電子流１０がゲート領域６に注入でき
る。この結果、１０〜１００ｍｅＶの比較的高いエネル
ギの電子がソース領域３から注入された場合においても
ゲート領域６における光学フォノンによる非弾性散乱、
及び電子−電子間の非弾性散乱を受ける確率が小さい。
したがって、電子波（電子流）がゲート領域６に渡って
コヒーレントであるように、温度制御などにより位相破
壊時間を制御することによって（本実施例では位相破壊
時間を１．０ｐｓｅｃに制御することによって）デバイ
スに流れる電子波（電子流）が制御できる。
小さいので、前記電子注入領域１３によりバリスティッ
クな高エネルギの電子流１０がゲート領域６に注入でき
る。この結果、１０〜１００ｍｅＶの比較的高いエネル
ギの電子がソース領域３から注入された場合においても
ゲート領域６における光学フォノンによる非弾性散乱、
及び電子−電子間の非弾性散乱を受ける確率が小さい。
したがって、電子波（電子流）がゲート領域６に渡って
コヒーレントであるように、温度制御などにより位相破
壊時間を制御することによって（本実施例では位相破壊
時間を１．０ｐｓｅｃに制御することによって）デバイ
スに流れる電子波（電子流）が制御できる。
【００３７】本実施例の量子効果デバイスにおいては、
例えば図２に示す電子導波路１の導波路長Ｌｔが４０ｎ
ｍに、電子導波路１の導波路幅（ゲート領域６の幅）Ｌ
ｗが１０ｎｍに、ゲート領域６の最大長さＬｇが１０ｎ
ｍに各々設定される。量子効果デバイスが室温（約３０
０度Ｋ）において動作し得るコヒーレント長の範囲内に
ゲート長を設定するためには、電子導波路１の導波路長
Ｌｔは１００ｎｍ以下に、電子導波路１の導波路幅Ｌｗ
は１００ｎｍ以下に各々設定される。なお、図２中、符
号Ｂｐはバイアスポテンシャルである。
例えば図２に示す電子導波路１の導波路長Ｌｔが４０ｎ
ｍに、電子導波路１の導波路幅（ゲート領域６の幅）Ｌ
ｗが１０ｎｍに、ゲート領域６の最大長さＬｇが１０ｎ
ｍに各々設定される。量子効果デバイスが室温（約３０
０度Ｋ）において動作し得るコヒーレント長の範囲内に
ゲート長を設定するためには、電子導波路１の導波路長
Ｌｔは１００ｎｍ以下に、電子導波路１の導波路幅Ｌｗ
は１００ｎｍ以下に各々設定される。なお、図２中、符
号Ｂｐはバイアスポテンシャルである。
【００３８】次に、前記量子効果デバイスの動作原理に
ついて説明する。 （１）量子効果デバイスのソース領域３から電子導波路
１を通してゲート領域６に高いエネルギをもった電子が
注入される。 （２）注入された電子（電子流１０）の一部は電子導波
路１の分岐部分つまり分岐電子導波路２との交差部にお
いてゲートポテンシャル障壁による量子力学的反射によ
って反射（屈折）される。 （３）このとき、ゲート領域６の最大長さＬｇが例えば
１０ｎｍ程度の大きさに設定された場合には電子流１０
はバリスティックな伝導が支配的になる。つまり、ゲー
トポテンシャル障壁Ｇｐが低いときには電子導波路１か
ら分岐電子導波路２へ進路を変える電子が少なく、電子
の大半がゲートポテンシャル障壁Ｇｐを越え、通過電子
流１１として第１ドレイン領域４から電子が放出され
る。 （４）また、ゲートポテンシャル障壁Ｇｐを高めるにし
たがって、電子導波路１から分岐電子導波路２へ進路を
切り替える電子が増加する。つまり、電子導波路１に注
入された電子流１０はゲートポテンシャル障壁Ｇｐによ
る量子力学的反射によって分岐電子導波路２側に反射さ
れ、反射電子流１２として第２ドレイン領域５から電子
が放出される。 （５）さらに、ゲートポテンシャル障壁Ｇｐが充分に高
くなるとほとんどの電子が量子力学的反射で反射され、
電子導波路１から分岐電子導波路２へ電子の進路が切り
替わり、反射電子流１２として第２ドレイン領域５から
電子が放出される。このとき、反射される電子数は飽和
し、電流値も飽和する。
ついて説明する。 （１）量子効果デバイスのソース領域３から電子導波路
１を通してゲート領域６に高いエネルギをもった電子が
注入される。 （２）注入された電子（電子流１０）の一部は電子導波
路１の分岐部分つまり分岐電子導波路２との交差部にお
いてゲートポテンシャル障壁による量子力学的反射によ
って反射（屈折）される。 （３）このとき、ゲート領域６の最大長さＬｇが例えば
１０ｎｍ程度の大きさに設定された場合には電子流１０
はバリスティックな伝導が支配的になる。つまり、ゲー
トポテンシャル障壁Ｇｐが低いときには電子導波路１か
ら分岐電子導波路２へ進路を変える電子が少なく、電子
の大半がゲートポテンシャル障壁Ｇｐを越え、通過電子
流１１として第１ドレイン領域４から電子が放出され
る。 （４）また、ゲートポテンシャル障壁Ｇｐを高めるにし
たがって、電子導波路１から分岐電子導波路２へ進路を
切り替える電子が増加する。つまり、電子導波路１に注
入された電子流１０はゲートポテンシャル障壁Ｇｐによ
る量子力学的反射によって分岐電子導波路２側に反射さ
れ、反射電子流１２として第２ドレイン領域５から電子
が放出される。 （５）さらに、ゲートポテンシャル障壁Ｇｐが充分に高
くなるとほとんどの電子が量子力学的反射で反射され、
電子導波路１から分岐電子導波路２へ電子の進路が切り
替わり、反射電子流１２として第２ドレイン領域５から
電子が放出される。このとき、反射される電子数は飽和
し、電流値も飽和する。
【００３９】前記量子効果デバイスにおいてシミュレー
ションにより得られた電流−電圧特性（Ｉ−Ｖ特性）を
図３及び図４に示す。図３にはゲート領域６に印加され
る電圧（ゲート電圧）値に対するソース領域３−第２ド
レイン領域５間電流（ソース−ドレイン間電流）値を示
す。図４にはゲート領域６に印加される電圧値に対する
ソース領域３−第１ドレイン領域４間電流値を示す。
ションにより得られた電流−電圧特性（Ｉ−Ｖ特性）を
図３及び図４に示す。図３にはゲート領域６に印加され
る電圧（ゲート電圧）値に対するソース領域３−第２ド
レイン領域５間電流（ソース−ドレイン間電流）値を示
す。図４にはゲート領域６に印加される電圧値に対する
ソース領域３−第１ドレイン領域４間電流値を示す。
【００４０】図３に示すように、量子効果デバイスにお
いては、電圧の増加とともに量子力学的反射に起因して
電流が増加する非線形領域と、電圧が増加しても電流が
増加しない飽和領域とを有する特性が得られる。この点
において、量子効果デバイスはＭＯＳＦＥＴ（Ｍetal
Ｏxide Ｓemiconductor Ｆield Ｅffect Ｔransisto
r ）、ＭＥＳＦＥＴ等のスイッチング素子に近似する動
作特性が得られる。
いては、電圧の増加とともに量子力学的反射に起因して
電流が増加する非線形領域と、電圧が増加しても電流が
増加しない飽和領域とを有する特性が得られる。この点
において、量子効果デバイスはＭＯＳＦＥＴ（Ｍetal
Ｏxide Ｓemiconductor Ｆield Ｅffect Ｔransisto
r ）、ＭＥＳＦＥＴ等のスイッチング素子に近似する動
作特性が得られる。
【００４１】さらに、図４に示すように、量子効果デバ
イスにおいては、電圧の増加とともに電流が減少し、量
子力学的に反射が行われている事実が確認できる。
イスにおいては、電圧の増加とともに電流が減少し、量
子力学的に反射が行われている事実が確認できる。
【００４２】図５は前記量子効果デバイスにおいてデバ
イス中の電流分布の一部のみを取り出した電流分布図で
ある。なお、図５に示す矢印は電子の流れを表してお
り、電流の流れる方向は電子の流れと反対方向になる。
イス中の電流分布の一部のみを取り出した電流分布図で
ある。なお、図５に示す矢印は電子の流れを表してお
り、電流の流れる方向は電子の流れと反対方向になる。
【００４３】前記量子効果デバイスにおいてはＦ. Ｓol
s 等によるＱ. Ｍ. Ｔ（ＱuantumＭodulated Ｔransis
tor ）型量子効果デバイスに構造が類似している。しか
しながら、Ｑ. Ｍ. Ｔ型量子効果デバイスは分岐電子導
波路２に相当する導波路の末端が空乏領域になっており
電流が流れない構造の点及び動作原理が相違する点にお
いて前記量子効果デバイスとはまったく異なる。
s 等によるＱ. Ｍ. Ｔ（ＱuantumＭodulated Ｔransis
tor ）型量子効果デバイスに構造が類似している。しか
しながら、Ｑ. Ｍ. Ｔ型量子効果デバイスは分岐電子導
波路２に相当する導波路の末端が空乏領域になっており
電流が流れない構造の点及び動作原理が相違する点にお
いて前記量子効果デバイスとはまったく異なる。
【００４４】このように、量子効果デバイスにおいて
は、ゲートポテンシャル障壁Ｇｐによる電子の量子力学
的反射効果が使用され、動作に必要な可干渉距離がゲー
ト領域６の最大長さＬｇ程度、具体的には１０ｎｍ程度
に短くできるので、かなりの高温領域（７７Ｋ以上）で
の動作が行える。
は、ゲートポテンシャル障壁Ｇｐによる電子の量子力学
的反射効果が使用され、動作に必要な可干渉距離がゲー
ト領域６の最大長さＬｇ程度、具体的には１０ｎｍ程度
に短くできるので、かなりの高温領域（７７Ｋ以上）で
の動作が行える。
【００４５】さらに、量子効果デバイスにおいては、電
子波が単色である必要性もないので、電子波の単色化の
ための付加的な構造の必要性がない。
子波が単色である必要性もないので、電子波の単色化の
ための付加的な構造の必要性がない。
【００４６】〈量子効果デバイスの第２基本構造及び動
作原理〉次に、量子効果デバイスの第２基本構造につい
て図６を使用し説明する。図６はポテンシャルエネルギ
との関係で表した基本構造モデル化図である。この第２
基本構造の量子効果デバイスは動作電流が増加できる特
徴を有する。
作原理〉次に、量子効果デバイスの第２基本構造につい
て図６を使用し説明する。図６はポテンシャルエネルギ
との関係で表した基本構造モデル化図である。この第２
基本構造の量子効果デバイスは動作電流が増加できる特
徴を有する。
【００４７】図６に示すように、量子効果デバイスにお
いては前述の第１基本構造と基本的には同一の構造を有
するが、電子導波路１のソース領域３側の電子注入領域
１３が省略され、量子効果デバイスは簡易な構造で構成
される。前記電子注入領域１３はポテンシャル障壁で形
成され、トンネル効果でゲート領域６に電子（電子流１
０）が注入されるが、電子注入領域１３が省略されると
量子効果デバイスの動作電流が増加できる。つまり、こ
の第２基本構造で形成される量子効果デバイスは動作電
流が増加できるので、次段のデバイスの駆動能力（ドラ
イバビリティ）が向上できる。また、量子効果デバイス
においては次段デバイスの動作速度の高速化が図れる。
いては前述の第１基本構造と基本的には同一の構造を有
するが、電子導波路１のソース領域３側の電子注入領域
１３が省略され、量子効果デバイスは簡易な構造で構成
される。前記電子注入領域１３はポテンシャル障壁で形
成され、トンネル効果でゲート領域６に電子（電子流１
０）が注入されるが、電子注入領域１３が省略されると
量子効果デバイスの動作電流が増加できる。つまり、こ
の第２基本構造で形成される量子効果デバイスは動作電
流が増加できるので、次段のデバイスの駆動能力（ドラ
イバビリティ）が向上できる。また、量子効果デバイス
においては次段デバイスの動作速度の高速化が図れる。
【００４８】前記第２基本構造で形成される量子効果デ
バイスについて、シミュレーションにより得られた電流
−電圧特性（Ｉ−Ｖ特性）を図７に示す。図７にはゲー
ト領域６に印加される電圧（ゲート電圧）値に対するソ
ース領域３−第２ドレイン領域５間電流（ソース−ドレ
イン間電流）値を示す。第２基本構造で形成される量子
効果デバイスにおいては前記第１基本構造で形成される
量子効果デバイスの動作電流に対して動作電流が数十倍
程度増加できる。
バイスについて、シミュレーションにより得られた電流
−電圧特性（Ｉ−Ｖ特性）を図７に示す。図７にはゲー
ト領域６に印加される電圧（ゲート電圧）値に対するソ
ース領域３−第２ドレイン領域５間電流（ソース−ドレ
イン間電流）値を示す。第２基本構造で形成される量子
効果デバイスにおいては前記第１基本構造で形成される
量子効果デバイスの動作電流に対して動作電流が数十倍
程度増加できる。
【００４９】〈量子効果デバイスの動作特性改善〉前述
の第１基本構造で形成される量子効果デバイス、第２基
本構造で形成される量子効果デバイスにおいては各々ゲ
ート領域６に印加される電圧（ゲート電圧）が０Ｖにお
いてもオフセット電流が存在する。このオフセット電流
を減少する対策としては、デバイスの構造の各種寸法、
注入する電子のエネルギ量（バイアス電圧）が各々最適
化される。
の第１基本構造で形成される量子効果デバイス、第２基
本構造で形成される量子効果デバイスにおいては各々ゲ
ート領域６に印加される電圧（ゲート電圧）が０Ｖにお
いてもオフセット電流が存在する。このオフセット電流
を減少する対策としては、デバイスの構造の各種寸法、
注入する電子のエネルギ量（バイアス電圧）が各々最適
化される。
【００５０】前記第２基本構造で形成される量子効果デ
バイスにおいて、ゲート電圧を０Ｖとし、バイアス電圧
の変化（注入される電子のエネルギの変化）に対する分
岐電子導波路２を流れる電流／トータルの電流の電流比
の変化を図８に示す。図８に示すように、バイアス電圧
が増加していくと電流比が０. １５程度で飽和する傾向
がみられる。また、バイアス電圧が減少し０Ｖになると
電流比が０. ４に収束し、電流比は０. ５にならない。
このような特性は量子力学的効果と考えられる。この電
流比をより小さく制御することにより、量子効果デバイ
スにおいてオフセット電流が防止できる。
バイスにおいて、ゲート電圧を０Ｖとし、バイアス電圧
の変化（注入される電子のエネルギの変化）に対する分
岐電子導波路２を流れる電流／トータルの電流の電流比
の変化を図８に示す。図８に示すように、バイアス電圧
が増加していくと電流比が０. １５程度で飽和する傾向
がみられる。また、バイアス電圧が減少し０Ｖになると
電流比が０. ４に収束し、電流比は０. ５にならない。
このような特性は量子力学的効果と考えられる。この電
流比をより小さく制御することにより、量子効果デバイ
スにおいてオフセット電流が防止できる。
【００５１】〈量子効果デバイスの具体的構造〉図９は
前記第２基本構造に基づいて形成された具体的な量子効
果デバイスの平面図、図１０は断面図である。
前記第２基本構造に基づいて形成された具体的な量子効
果デバイスの平面図、図１０は断面図である。
【００５２】図９及び図１０に示すように、量子効果デ
バイスにおいてはＧａＡｓ基板からなる半絶縁性基板２
０が使用される。半絶縁性基板２０上にはノンドープＧ
ａＡｓ２１、ｎ型ＡｌＧａＡｓ２２が順次積層される。
ノンドープＧａＡｓ２１とｎ型ＡｌＧａＡｓ２２との間
のヘテロ接合界面付近には二次元電子ガス系の電子移動
層２３が形成される。この電子移動層２３は量子効果デ
バイスの電子導波路１及び分岐電子導波路２を構成す
る。
バイスにおいてはＧａＡｓ基板からなる半絶縁性基板２
０が使用される。半絶縁性基板２０上にはノンドープＧ
ａＡｓ２１、ｎ型ＡｌＧａＡｓ２２が順次積層される。
ノンドープＧａＡｓ２１とｎ型ＡｌＧａＡｓ２２との間
のヘテロ接合界面付近には二次元電子ガス系の電子移動
層２３が形成される。この電子移動層２３は量子効果デ
バイスの電子導波路１及び分岐電子導波路２を構成す
る。
【００５３】ＧａＡｓ系の化合物半導体の製造プロセス
はある程度確立されており、結晶欠陥がきわめて少ない
良質なヘテロ接合界面が形成できるので、二次元電子ガ
ス系の電子移動層２３において電子の散乱が減少でき
る。さらに、二次元電子ガス系の電子移動層２３が電子
導波路１及び分岐電子導波路２に使用されるので高い電
子のモビリティが得られ、量子効果デバイスにおいては
バリスティックな電子が利用できる。
はある程度確立されており、結晶欠陥がきわめて少ない
良質なヘテロ接合界面が形成できるので、二次元電子ガ
ス系の電子移動層２３において電子の散乱が減少でき
る。さらに、二次元電子ガス系の電子移動層２３が電子
導波路１及び分岐電子導波路２に使用されるので高い電
子のモビリティが得られ、量子効果デバイスにおいては
バリスティックな電子が利用できる。
【００５４】特に化合物半導体のなかでもＧａＡｓ、Ａ
ｌＧａＡｓはいずれも製造プロセスがかなり確立されて
おり、結晶欠陥がきわめて少なく良質で安定なバンドギ
ャップを有するヘテロ接合界面が形成できるので、二次
元電子ガス系の電子移動層２３において電子の散乱がか
なり減少できる。さらに、二次元電子ガス系の電子移動
層２３においては比較的高い電子のモビリティが得られ
る。
ｌＧａＡｓはいずれも製造プロセスがかなり確立されて
おり、結晶欠陥がきわめて少なく良質で安定なバンドギ
ャップを有するヘテロ接合界面が形成できるので、二次
元電子ガス系の電子移動層２３において電子の散乱がか
なり減少できる。さらに、二次元電子ガス系の電子移動
層２３においては比較的高い電子のモビリティが得られ
る。
【００５５】さらに、前記電子導波路１、分岐電子導波
路２はいずれもノンドープＧａＡｓ２１とｎ型ＡｌＧａ
Ａｓ２２との間のヘテロ接合界面近傍において二次元電
子ガス系の電子移動層２３に形成され、電子導波路１及
び分岐電子導波路２は同一の水平面に構成される。半導
体製造プロセスで形成される良質な１つの結晶層つまり
ノンドープＧａＡｓ２１中に電子導波路１及び分岐電子
導波路２が形成されるので、電子導波路１及び分岐電子
導波路２においては電子の散乱が減少でき、電子のバリ
スティック特性が向上できる。
路２はいずれもノンドープＧａＡｓ２１とｎ型ＡｌＧａ
Ａｓ２２との間のヘテロ接合界面近傍において二次元電
子ガス系の電子移動層２３に形成され、電子導波路１及
び分岐電子導波路２は同一の水平面に構成される。半導
体製造プロセスで形成される良質な１つの結晶層つまり
ノンドープＧａＡｓ２１中に電子導波路１及び分岐電子
導波路２が形成されるので、電子導波路１及び分岐電子
導波路２においては電子の散乱が減少でき、電子のバリ
スティック特性が向上できる。
【００５６】前記電子導波路１、分岐電子導波路２の周
囲には各々ショットキー接合構造が構成される。詳細に
は電子導波路１の幅を決定する周囲に及び分岐電子導波
路２の幅を決定する周囲において各々ショットキー接合
構造が構成される。ショットキー接合構造はｎ型ＡｌＧ
ａＡｓ２２及びこのｎ型ＡｌＧａＡｓ２２上に配置され
たショットキー制御電極２４で構成される。ショットキ
ー接合構造においてはｎ型ＡｌＧａＡｓ２２とショット
キー制御電極２４との界面からｎ型ＡｌＧａＡｓ２２側
に空乏領域２５が形成でき、この空乏領域２５が電子導
波路１、分岐電子導波路２の各々の幅を決定する。空乏
領域２５においては、物理的加工法で微小な凹凸が発生
する加工ではなく電子導波路１、分岐電子導波路２の各
々（電子移動層２３）と滑らかな界面で接触し、電子導
波路１、分岐電子導波路２の各々の幅が決定される。つ
まり、電子導波路１、分岐電子導波路２の各々において
電子の散乱が減少できる。
囲には各々ショットキー接合構造が構成される。詳細に
は電子導波路１の幅を決定する周囲に及び分岐電子導波
路２の幅を決定する周囲において各々ショットキー接合
構造が構成される。ショットキー接合構造はｎ型ＡｌＧ
ａＡｓ２２及びこのｎ型ＡｌＧａＡｓ２２上に配置され
たショットキー制御電極２４で構成される。ショットキ
ー接合構造においてはｎ型ＡｌＧａＡｓ２２とショット
キー制御電極２４との界面からｎ型ＡｌＧａＡｓ２２側
に空乏領域２５が形成でき、この空乏領域２５が電子導
波路１、分岐電子導波路２の各々の幅を決定する。空乏
領域２５においては、物理的加工法で微小な凹凸が発生
する加工ではなく電子導波路１、分岐電子導波路２の各
々（電子移動層２３）と滑らかな界面で接触し、電子導
波路１、分岐電子導波路２の各々の幅が決定される。つ
まり、電子導波路１、分岐電子導波路２の各々において
電子の散乱が減少できる。
【００５７】前記量子効果デバイスのソース領域３、第
１ドレイン領域４、第２ドレイン領域５には各々オーミ
ック電極（ソース電極、第１ドレイン電極及び第２ドレ
イン電極）２６が構成される。オーミック電極２６はｎ
型ＡｌＧａＡｓ２２上に直接接触され、オーミック電極
２６はｎ型ＡｌＧａＡｓ２２の表面から半絶縁性基板２
０に達するコンタクト領域（半導体領域）２７に電気的
に接続される。コンタクト領域２７は例えばイオン打込
み法で不純物イオンを導入し導入された不純物イオンを
活性化することにより形成される。
１ドレイン領域４、第２ドレイン領域５には各々オーミ
ック電極（ソース電極、第１ドレイン電極及び第２ドレ
イン電極）２６が構成される。オーミック電極２６はｎ
型ＡｌＧａＡｓ２２上に直接接触され、オーミック電極
２６はｎ型ＡｌＧａＡｓ２２の表面から半絶縁性基板２
０に達するコンタクト領域（半導体領域）２７に電気的
に接続される。コンタクト領域２７は例えばイオン打込
み法で不純物イオンを導入し導入された不純物イオンを
活性化することにより形成される。
【００５８】前記ゲート領域６はゲート電極（反射ゲー
ト）２８で構成される。ゲート電極２８は電子導波路１
の領域内（電子導波路１の領域上）においてｎ型ＡｌＧ
ａＡｓ２２に直接接触させたショットキー制御電極で構
成される。ゲート電極２８は電子導波路１の周囲におい
てショットキー制御電極２４上に引き出される。ゲート
電極２８とショットキー制御電極２４との間においては
絶縁層２９が形成され、両者間の絶縁分離がなされてい
る。
ト）２８で構成される。ゲート電極２８は電子導波路１
の領域内（電子導波路１の領域上）においてｎ型ＡｌＧ
ａＡｓ２２に直接接触させたショットキー制御電極で構
成される。ゲート電極２８は電子導波路１の周囲におい
てショットキー制御電極２４上に引き出される。ゲート
電極２８とショットキー制御電極２４との間においては
絶縁層２９が形成され、両者間の絶縁分離がなされてい
る。
【００５９】前記ソース領域３と第２ドレイン領域５と
の間、第１ドレイン領域４と第２ドレイン領域５との間
には各々アイソレーション領域３０が構成される。アイ
ソレーション領域３０は半導体領域又は絶縁体で構成さ
れ、電子の漏れの原因になる導通経路（リークパス）を
なくすことができる。
の間、第１ドレイン領域４と第２ドレイン領域５との間
には各々アイソレーション領域３０が構成される。アイ
ソレーション領域３０は半導体領域又は絶縁体で構成さ
れ、電子の漏れの原因になる導通経路（リークパス）を
なくすことができる。
【００６０】実施例２ 本実施例２は量子効果デバイスにおいて電子導波路から
傾斜角度をもって分岐電子導波路が分岐される本発明の
第２実施例である。
傾斜角度をもって分岐電子導波路が分岐される本発明の
第２実施例である。
【００６１】図１１は本発明の実施例２に係る量子効果
デバイスの平面図である。図１１に示すように、量子効
果デバイスにおいては、電子導波路１から傾斜角度をも
って分岐電子導波路２が分岐される。つまり、電子導波
路１に対して分岐電子導波路２が必ずしも直交しなくて
もよいので、量子効果デバイスの基本的動作特性に影響
を与えることなく量子効果デバイスのデザインルールの
許容度が大きくできる。
デバイスの平面図である。図１１に示すように、量子効
果デバイスにおいては、電子導波路１から傾斜角度をも
って分岐電子導波路２が分岐される。つまり、電子導波
路１に対して分岐電子導波路２が必ずしも直交しなくて
もよいので、量子効果デバイスの基本的動作特性に影響
を与えることなく量子効果デバイスのデザインルールの
許容度が大きくできる。
【００６２】さらに、前記分岐電子導波路２はソース領
域３側に（電子が注入される側に）９０度未満の鋭角の
傾斜角度をもって電子導波路１から分岐される。このよ
うに構成される量子効果デバイスにおいては、電子導波
路１の第１ドレイン領域４側に鋭角の傾斜角度をもって
分岐電子導波路２が分岐された場合に比べてゲート領域
６にゼロバイアスを加えた時の電流分岐比が向上でき
る。
域３側に（電子が注入される側に）９０度未満の鋭角の
傾斜角度をもって電子導波路１から分岐される。このよ
うに構成される量子効果デバイスにおいては、電子導波
路１の第１ドレイン領域４側に鋭角の傾斜角度をもって
分岐電子導波路２が分岐された場合に比べてゲート領域
６にゼロバイアスを加えた時の電流分岐比が向上でき
る。
【００６３】実施例３ 本実施例３は量子効果デバイスにおいて電子導波路及び
分岐電子導波路が同一の垂直面に構成される本発明の第
３実施例である。
分岐電子導波路が同一の垂直面に構成される本発明の第
３実施例である。
【００６４】図１２は本発明の実施例３に係る量子効果
デバイスの斜視図である。図１２に示すように、量子効
果デバイスにおいては電子導波路１及び分岐電子導波路
２が同一の垂直面に構成される。つまり、垂直面として
形成されたノンドープＧａＡｓ２１の両面がｎ型ＡｌＧ
ａＡｓ２２で挟み込まれ、この挟み込まれたノンドープ
ＧａＡｓ２１に二次元電子ガス系の電子移動層２３が形
成され、この電子移動層２３で電子導波路１及び分岐電
子導波路２が構成される。
デバイスの斜視図である。図１２に示すように、量子効
果デバイスにおいては電子導波路１及び分岐電子導波路
２が同一の垂直面に構成される。つまり、垂直面として
形成されたノンドープＧａＡｓ２１の両面がｎ型ＡｌＧ
ａＡｓ２２で挟み込まれ、この挟み込まれたノンドープ
ＧａＡｓ２１に二次元電子ガス系の電子移動層２３が形
成され、この電子移動層２３で電子導波路１及び分岐電
子導波路２が構成される。
【００６５】ノンドープＧａＡｓ２１の膜厚が例えば１
０ｎｍ程度に薄く設定される場合にはノンドープＧａＡ
ｓ２１自体が二次元電子ガス系の電子移動層２３として
機能する。半絶縁性基板２０上にノンドープＧａＡｓ２
１、ｎ型ＡｌＧａＡｓ２２が順次積層される構造と異な
り、ノンドープＧａＡｓ２１の両面がｎ型ＡｌＧａＡｓ
２２で挟み込まれる特殊な構造においては電子導波路１
の両側にゲート領域６が各々の配置でき、この両側のゲ
ート領域６で電子流１０が制御できる。
０ｎｍ程度に薄く設定される場合にはノンドープＧａＡ
ｓ２１自体が二次元電子ガス系の電子移動層２３として
機能する。半絶縁性基板２０上にノンドープＧａＡｓ２
１、ｎ型ＡｌＧａＡｓ２２が順次積層される構造と異な
り、ノンドープＧａＡｓ２１の両面がｎ型ＡｌＧａＡｓ
２２で挟み込まれる特殊な構造においては電子導波路１
の両側にゲート領域６が各々の配置でき、この両側のゲ
ート領域６で電子流１０が制御できる。
【００６６】実施例４ 本実施例４は量子効果デバイスにおいて量子細線導波路
構造が採用される本発明の第４実施例である。
構造が採用される本発明の第４実施例である。
【００６７】図１３は本発明の実施例４に係る量子細線
構造が採用される量子効果デバイスの斜視図である。図
１３に示すように、量子細線構造が採用される量子効果
デバイスは第１導波路体３１、制御領域体３２、第２導
波路体３３及び量子細線導波路体３４で構成される。
構造が採用される量子効果デバイスの斜視図である。図
１３に示すように、量子細線構造が採用される量子効果
デバイスは第１導波路体３１、制御領域体３２、第２導
波路体３３及び量子細線導波路体３４で構成される。
【００６８】第１導波路体３１は電子導波路１のゲート
領域６から第１ドレイン領域４までの間の導波路を構成
し、この第１導波路体３１は化合物半導体基板又は基板
上に積層された化合物半導体薄膜で構成される。制御領
域体３２はゲート領域６を構成し、制御領域体３２は第
１導波路体３１上に形成される。第２導波路体３３は分
岐電子導波路２を構成し、第２導波路体３３は制御領域
体３２上に形成される。量子細線導波路体３４は電子導
波路１のソース領域３からゲート領域６までの領域を構
成し、量子細線導波路体３４は第２導波路体３３上に形
成される。
領域６から第１ドレイン領域４までの間の導波路を構成
し、この第１導波路体３１は化合物半導体基板又は基板
上に積層された化合物半導体薄膜で構成される。制御領
域体３２はゲート領域６を構成し、制御領域体３２は第
１導波路体３１上に形成される。第２導波路体３３は分
岐電子導波路２を構成し、第２導波路体３３は制御領域
体３２上に形成される。量子細線導波路体３４は電子導
波路１のソース領域３からゲート領域６までの領域を構
成し、量子細線導波路体３４は第２導波路体３３上に形
成される。
【００６９】このように第２導波路体３３に量子細線導
波路体３４を接続する簡易な構造で、しかも第２導波路
体３３に対して例えば垂直方向に量子細線導波路体３４
としての線材を引き出す簡易な構造で形成できるので、
量子細線構造を有する量子効果デバイスが簡易に実現で
きる。
波路体３４を接続する簡易な構造で、しかも第２導波路
体３３に対して例えば垂直方向に量子細線導波路体３４
としての線材を引き出す簡易な構造で形成できるので、
量子細線構造を有する量子効果デバイスが簡易に実現で
きる。
【００７０】実施例５ 本実施例５は量子効果デバイスにおいて分岐電子導波路
が複数本構成される本発明の第５実施例である。
が複数本構成される本発明の第５実施例である。
【００７１】図１４は本発明の実施例５に係る量子効果
デバイスの平面図である。図１４に示すように、量子効
果デバイスにおいては、電子導波路１から分岐電子導波
路２が複数本の分岐電子導波路２Ａ、２Ｂ及び２Ｃとし
て並列に分岐され、この複数本の分岐電子導波路２Ａ、
２Ｂ及び２Ｃの各分岐部分には共通に又は各々独立にポ
テンシャル障壁が制御できるゲート領域６Ａ、６Ｂ及び
６Ｃが構成される。
デバイスの平面図である。図１４に示すように、量子効
果デバイスにおいては、電子導波路１から分岐電子導波
路２が複数本の分岐電子導波路２Ａ、２Ｂ及び２Ｃとし
て並列に分岐され、この複数本の分岐電子導波路２Ａ、
２Ｂ及び２Ｃの各分岐部分には共通に又は各々独立にポ
テンシャル障壁が制御できるゲート領域６Ａ、６Ｂ及び
６Ｃが構成される。
【００７２】このように構成される量子効果デバイスに
おいては、分岐電子導波路２Ａの分岐部分つまり電子導
波路１のソース領域３側の前段の分岐部分においてポテ
ンシャル障壁による量子力学的反射で分岐電子導波路２
Ａに導かれずにポテンシャル障壁を超えた電子が後段の
分岐部分において量子力学的反射で分岐電子導波路２Ｂ
に導かれる。同様に分岐電子導波路２Ｂの分岐部分にお
いてポテンシャル障壁による量子力学的反射で分岐電子
導波路２Ｂに導かれずにポテンシャル障壁を超えた電子
が後段の分岐部分において量子力学的反射で分岐電子導
波路２Ｃに導かれる。すなわち、第２ドレイン領域５か
ら放出される合計の電子数が増加できるので、量子効果
デバイスの電流分岐比が合計的には向上でき、ドライバ
ビリティが向上できる。この結果、量子効果デバイスは
低電圧動作を実現できる。
おいては、分岐電子導波路２Ａの分岐部分つまり電子導
波路１のソース領域３側の前段の分岐部分においてポテ
ンシャル障壁による量子力学的反射で分岐電子導波路２
Ａに導かれずにポテンシャル障壁を超えた電子が後段の
分岐部分において量子力学的反射で分岐電子導波路２Ｂ
に導かれる。同様に分岐電子導波路２Ｂの分岐部分にお
いてポテンシャル障壁による量子力学的反射で分岐電子
導波路２Ｂに導かれずにポテンシャル障壁を超えた電子
が後段の分岐部分において量子力学的反射で分岐電子導
波路２Ｃに導かれる。すなわち、第２ドレイン領域５か
ら放出される合計の電子数が増加できるので、量子効果
デバイスの電流分岐比が合計的には向上でき、ドライバ
ビリティが向上できる。この結果、量子効果デバイスは
低電圧動作を実現できる。
【００７３】実施例６ 本実施例６は量子効果デバイスの導波路に最適な材料に
ついて説明する本発明の第６実施例である。図１５乃至
図１８は各々本発明の実施例６に係る量子効果デバイス
の導波路の断面図である。量子効果デバイスにおいて
は、電子導波路１及び分岐電子導波路２がIII −Ｖ族化
合物半導体のヘテロ接合界面近傍に形成される二次元電
子ガス系の電子移動層２３で形成される。化合物半導体
においては電子密度が適当な値に制御でき、結晶欠陥が
きわめて少ない単結晶薄膜が形成できるので、量子効果
デバイスの動作に必要な位相緩和時間、コヒーレント長
がいずれも充分に確保できる。
ついて説明する本発明の第６実施例である。図１５乃至
図１８は各々本発明の実施例６に係る量子効果デバイス
の導波路の断面図である。量子効果デバイスにおいて
は、電子導波路１及び分岐電子導波路２がIII −Ｖ族化
合物半導体のヘテロ接合界面近傍に形成される二次元電
子ガス系の電子移動層２３で形成される。化合物半導体
においては電子密度が適当な値に制御でき、結晶欠陥が
きわめて少ない単結晶薄膜が形成できるので、量子効果
デバイスの動作に必要な位相緩和時間、コヒーレント長
がいずれも充分に確保できる。
【００７４】一方、IV族半導体つまりシリコンにおいて
は液体窒素温度以上の高温度で動作させるのに必要充分
なコヒーレント長が充分に確保できない。さらに、金属
においては、電子密度が高く、電子間の非弾性衝突のレ
ートが大きく、位相緩和時間が短く、しかもコヒーレン
ト長が短いので、電子の波動性が利用される量子効果デ
バイスには不適当である。金属は量子効果デバイスに使
用できないことはないが、液体ヘリウム温度以下の極低
温での冷却が必要であり、実用的には金属は使用できな
い。金属においてはまた単結晶薄膜を形成することが難
しく、多結晶若しくは非晶質状態では転位、結晶欠陥等
が多発し、電子の散乱の要因になるので実用的には金属
が使用できない。これらの理由からも量子効果デバイス
には化合物半導体が使用される。
は液体窒素温度以上の高温度で動作させるのに必要充分
なコヒーレント長が充分に確保できない。さらに、金属
においては、電子密度が高く、電子間の非弾性衝突のレ
ートが大きく、位相緩和時間が短く、しかもコヒーレン
ト長が短いので、電子の波動性が利用される量子効果デ
バイスには不適当である。金属は量子効果デバイスに使
用できないことはないが、液体ヘリウム温度以下の極低
温での冷却が必要であり、実用的には金属は使用できな
い。金属においてはまた単結晶薄膜を形成することが難
しく、多結晶若しくは非晶質状態では転位、結晶欠陥等
が多発し、電子の散乱の要因になるので実用的には金属
が使用できない。これらの理由からも量子効果デバイス
には化合物半導体が使用される。
【００７５】図１５に示す量子効果デバイスにおいては
ＧａＡｓ（ＧａＡｓ基板又はＧａＡｓ薄膜）２１及びｎ
型ＡｌＧａＡｓ２２が使用される。二次元電子ガス系の
電子移動層２３はＧａＡｓ２１とｎ型ＡｌＧａＡｓ２２
との間のヘテロ接合界面近傍に形成され、この電子移動
層２３で電子導波路１及び分岐電子導波路２が形成され
る。前述の実施例１において説明したようにＧａＡｓ系
の化合物半導体の製造プロセスはかなり確立されてお
り、高温動作環境下（液体窒素温度から室温までの温度
範囲）においてバンドギャップの大きさ、モビリティの
大きさ、結晶作成の容易さ等の点からＧａＡｓ系の化合
物半導体は量子効果デバイスに最適である。
ＧａＡｓ（ＧａＡｓ基板又はＧａＡｓ薄膜）２１及びｎ
型ＡｌＧａＡｓ２２が使用される。二次元電子ガス系の
電子移動層２３はＧａＡｓ２１とｎ型ＡｌＧａＡｓ２２
との間のヘテロ接合界面近傍に形成され、この電子移動
層２３で電子導波路１及び分岐電子導波路２が形成され
る。前述の実施例１において説明したようにＧａＡｓ系
の化合物半導体の製造プロセスはかなり確立されてお
り、高温動作環境下（液体窒素温度から室温までの温度
範囲）においてバンドギャップの大きさ、モビリティの
大きさ、結晶作成の容易さ等の点からＧａＡｓ系の化合
物半導体は量子効果デバイスに最適である。
【００７６】図１６に示す量子効果デバイスにおいては
ＩｎＧａＡｓ（ＩｎＧａＡｓ基板又はＩｎＧａＡｓ薄
膜）３５及びｎ型ＩｎＰ３６が使用される。二次元電子
ガス系の電子移動層２３はＩｎＧａＡｓ３５とｎ型Ｉｎ
Ｐ３６との間のヘテロ接合界面近傍に形成され、この電
子移動層２３で電子導波路１及び分岐電子導波路２が形
成される。ＩｎＧａＡｓ３５及びｎ型ＩｎＰ３６で構成
されるヘテロ接合においては格子整合する点やバンドギ
ャップがＧａＡｓ系の化合物半導体と同様の関係にある
ので、量子効果デバイスに最適な特性が得られる。つま
り、ＩｎＧａＡｓ３５、ｎ型ＩｎＰ３６はいずれも製造
プロセスがかなり確立されており、結晶欠陥がきわめて
少なく良質で安定なバンドギャップを有するヘテロ接合
界面が形成できるので、二次元電子ガス系の電子移動層
２３において電子の散乱がかなり減少できる。さらに、
二次元電子ガス系の電子移動層２３においてはＧａＡｓ
系の化合物半導体に比べて高い電子のモビリティが得ら
れる。
ＩｎＧａＡｓ（ＩｎＧａＡｓ基板又はＩｎＧａＡｓ薄
膜）３５及びｎ型ＩｎＰ３６が使用される。二次元電子
ガス系の電子移動層２３はＩｎＧａＡｓ３５とｎ型Ｉｎ
Ｐ３６との間のヘテロ接合界面近傍に形成され、この電
子移動層２３で電子導波路１及び分岐電子導波路２が形
成される。ＩｎＧａＡｓ３５及びｎ型ＩｎＰ３６で構成
されるヘテロ接合においては格子整合する点やバンドギ
ャップがＧａＡｓ系の化合物半導体と同様の関係にある
ので、量子効果デバイスに最適な特性が得られる。つま
り、ＩｎＧａＡｓ３５、ｎ型ＩｎＰ３６はいずれも製造
プロセスがかなり確立されており、結晶欠陥がきわめて
少なく良質で安定なバンドギャップを有するヘテロ接合
界面が形成できるので、二次元電子ガス系の電子移動層
２３において電子の散乱がかなり減少できる。さらに、
二次元電子ガス系の電子移動層２３においてはＧａＡｓ
系の化合物半導体に比べて高い電子のモビリティが得ら
れる。
【００７７】図１７に示す量子効果デバイスにおいては
ＩｎＰからなる半絶縁性基板３７上に順次積層されたノ
ンドープＩｎＧａＡｓ３５及びｎ型ＩｎＰ３６が使用さ
れる。二次元電子ガス系の電子移動層２３はノンドープ
ＩｎＧａＡｓ３５とｎ型ＩｎＰ３６との間のヘテロ接合
界面近傍に形成され、この電子移動層２３で電子導波路
１及び分岐電子導波路２が形成される。
ＩｎＰからなる半絶縁性基板３７上に順次積層されたノ
ンドープＩｎＧａＡｓ３５及びｎ型ＩｎＰ３６が使用さ
れる。二次元電子ガス系の電子移動層２３はノンドープ
ＩｎＧａＡｓ３５とｎ型ＩｎＰ３６との間のヘテロ接合
界面近傍に形成され、この電子移動層２３で電子導波路
１及び分岐電子導波路２が形成される。
【００７８】図１８に示す量子効果デバイスにおいては
前述の実施例３で説明した量子効果デバイスと同様にノ
ンドープＩｎＧａＡｓ３５及びこのノンドープＩｎＧａ
Ａｓ３５の両面を挟み込むｎ型ＩｎＰ３６が使用され
る。本実施例においては一方（図１８中、下側）のｎ型
ＩｎＰ３６は基板として使用されるが、基本的にはｎ型
ＩｎＰ３６は薄膜として形成してもよい。中間層のノン
ドープＩｎＧａＡｓ３５の膜厚が厚い場合、二次元電子
ガス系の電子移動層２３はノンドープＩｎＧａＡｓ３５
と上側のｎ型ＩｎＰ３６との間のヘテロ接合界面近傍に
形成される。中間層のノンドープＩｎＧａＡｓ３５の膜
厚が薄い場合、二次元電子ガス系の電子移動層２３は実
質的にノンドープＩｎＧａＡｓ３５自体で形成される。
前述の実施例３で説明した量子効果デバイスと同様にノ
ンドープＩｎＧａＡｓ３５及びこのノンドープＩｎＧａ
Ａｓ３５の両面を挟み込むｎ型ＩｎＰ３６が使用され
る。本実施例においては一方（図１８中、下側）のｎ型
ＩｎＰ３６は基板として使用されるが、基本的にはｎ型
ＩｎＰ３６は薄膜として形成してもよい。中間層のノン
ドープＩｎＧａＡｓ３５の膜厚が厚い場合、二次元電子
ガス系の電子移動層２３はノンドープＩｎＧａＡｓ３５
と上側のｎ型ＩｎＰ３６との間のヘテロ接合界面近傍に
形成される。中間層のノンドープＩｎＧａＡｓ３５の膜
厚が薄い場合、二次元電子ガス系の電子移動層２３は実
質的にノンドープＩｎＧａＡｓ３５自体で形成される。
【００７９】実施例７ 本実施例７は量子効果デバイスの導波路幅を決定する最
適な構造について説明する本発明の第７実施例である。
図１９乃至図２１は各々本発明の実施例７に係る量子効
果デバイスの導波路の断面図である。
適な構造について説明する本発明の第７実施例である。
図１９乃至図２１は各々本発明の実施例７に係る量子効
果デバイスの導波路の断面図である。
【００８０】図１９に示す量子効果デバイスにおいて
は、電子導波路１及び分岐電子導波路２の周囲にＭＩＳ
容量構造が構成される。詳細にはＭＩＳ容量構造は電子
導波路１の両側及び分岐電子導波路２の両側に沿って配
置され、ＭＩＳ容量構造で形成される空乏領域２５で電
子移動層２３の幅が決定され、結果的に電子導波路１及
び分岐電子導波路２の幅が決定される。本実施例におい
てはｎ型ＡｌＧａＡｓ２２上に絶縁層４１、容量電極４
０が順次積層され、ＭＩＳ容量構造は前記容量電極４
０、絶縁層４１及びｎ型ＡｌＧａＡｓ２２（ノンドープ
ＧａＡｓ２１を含む）で構成される。
は、電子導波路１及び分岐電子導波路２の周囲にＭＩＳ
容量構造が構成される。詳細にはＭＩＳ容量構造は電子
導波路１の両側及び分岐電子導波路２の両側に沿って配
置され、ＭＩＳ容量構造で形成される空乏領域２５で電
子移動層２３の幅が決定され、結果的に電子導波路１及
び分岐電子導波路２の幅が決定される。本実施例におい
てはｎ型ＡｌＧａＡｓ２２上に絶縁層４１、容量電極４
０が順次積層され、ＭＩＳ容量構造は前記容量電極４
０、絶縁層４１及びｎ型ＡｌＧａＡｓ２２（ノンドープ
ＧａＡｓ２１を含む）で構成される。
【００８１】このように構成される量子効果デバイスに
おいては、物理的加工法で微小な凹凸が発生する加工で
はなく、電子導波路１、分岐電子導波路２の各々と滑ら
かな界面を構成する空乏領域２５で電子導波路１、分岐
電子導波路２の幅が各々形成される。この結果、量子効
果デバイスにおいては電子導波路１、分岐電子導波路２
の各々で電子の散乱が減少できる。
おいては、物理的加工法で微小な凹凸が発生する加工で
はなく、電子導波路１、分岐電子導波路２の各々と滑ら
かな界面を構成する空乏領域２５で電子導波路１、分岐
電子導波路２の幅が各々形成される。この結果、量子効
果デバイスにおいては電子導波路１、分岐電子導波路２
の各々で電子の散乱が減少できる。
【００８２】図２０に示す量子効果デバイスにおいて
は、電子導波路１、分岐電子導波路２の周囲が各々凹状
部に形成され、電子導波路１及び分岐電子導波路２が凸
状部（島領域）４３として構成される。凸状部４３の形
成にはエッチングされた壁面に少なくとも結晶損傷領域
（エッチングダメージ領域）が発生するエッチング、例
えばプラズマエッチング、中性粒子ビームエッチング等
が使用される。つまり、凸状部４３の壁面には結晶損傷
領域により形成される空乏領域２５で電子導波路１、分
岐電子導波路２の幅（電子移動層２３の幅）が各々決定
される。
は、電子導波路１、分岐電子導波路２の周囲が各々凹状
部に形成され、電子導波路１及び分岐電子導波路２が凸
状部（島領域）４３として構成される。凸状部４３の形
成にはエッチングされた壁面に少なくとも結晶損傷領域
（エッチングダメージ領域）が発生するエッチング、例
えばプラズマエッチング、中性粒子ビームエッチング等
が使用される。つまり、凸状部４３の壁面には結晶損傷
領域により形成される空乏領域２５で電子導波路１、分
岐電子導波路２の幅（電子移動層２３の幅）が各々決定
される。
【００８３】このように構成される量子効果デバイスに
おいては、前記凸状部４３の壁面に結晶損傷領域により
形成される空乏領域２５で電子導波路１、分岐電子導波
路２の各々と滑らかな界面が構成される。したがって、
量子効果デバイスにおいては前記電子導波路１、分岐電
子導波路２の各々で電子の散乱が減少できる。
おいては、前記凸状部４３の壁面に結晶損傷領域により
形成される空乏領域２５で電子導波路１、分岐電子導波
路２の各々と滑らかな界面が構成される。したがって、
量子効果デバイスにおいては前記電子導波路１、分岐電
子導波路２の各々で電子の散乱が減少できる。
【００８４】図２１に示す量子効果デバイスにおいて
は、電子導波路１及び分岐電子導波路２の周囲に不純物
４４Ａが導入され、結晶損傷領域４４が形成される。不
純物４４Ａの導入にはイオン打込み法が使用される。結
晶損傷領域４４が形成されると空乏領域２５が電子移動
層２３側に形成され、電子導波路１、分岐電子導波路２
の幅が各々決定される。
は、電子導波路１及び分岐電子導波路２の周囲に不純物
４４Ａが導入され、結晶損傷領域４４が形成される。不
純物４４Ａの導入にはイオン打込み法が使用される。結
晶損傷領域４４が形成されると空乏領域２５が電子移動
層２３側に形成され、電子導波路１、分岐電子導波路２
の幅が各々決定される。
【００８５】このように構成される量子効果デバイスに
おいては、結晶損傷領域４４により形成される空乏領域
２５で電子導波路１、分岐電子導波路２の各々と滑らか
な界面が構成される。したがって、量子効果デバイスに
おいては電子導波路１、分岐電子導波路２の各々で電子
の散乱が減少できる。さらに、物理的加工法で電子導波
路１、分岐電子導波路２の各々の周囲が加工されるので
はなく不純物４４Ａの導入で結晶損傷領域４４を形成し
電子導波路１、分岐電子導波路２が各々形成されるの
で、量子効果デバイスにおいて表面の平坦化が促進でき
る。
おいては、結晶損傷領域４４により形成される空乏領域
２５で電子導波路１、分岐電子導波路２の各々と滑らか
な界面が構成される。したがって、量子効果デバイスに
おいては電子導波路１、分岐電子導波路２の各々で電子
の散乱が減少できる。さらに、物理的加工法で電子導波
路１、分岐電子導波路２の各々の周囲が加工されるので
はなく不純物４４Ａの導入で結晶損傷領域４４を形成し
電子導波路１、分岐電子導波路２が各々形成されるの
で、量子効果デバイスにおいて表面の平坦化が促進でき
る。
【００８６】図２２及び図２３は各々本発明の実施例７
に係る他の例を示す量子効果デバイスの導波路の断面図
であり、図２２は量子効果デバイスのエッチング製造工
程での断面図、図２３は埋込み製造工程での断面図であ
る。
に係る他の例を示す量子効果デバイスの導波路の断面図
であり、図２２は量子効果デバイスのエッチング製造工
程での断面図、図２３は埋込み製造工程での断面図であ
る。
【００８７】図２２に示す量子効果デバイスにおいては
電子導波路１、分岐電子導波路２の各々の周囲に凹状部
が形成され、結果的に電子導波路１、分岐電子導波路２
の各々が凸状部（島領域）４３として形成される。この
凸状部４３の形成には例えばプラズマエッチング等の異
方性エッチングが使用される。この後、図２３に示すよ
うに量子効果デバイスにおいては前記凹状部に埋込み部
材４５が充填される。充填される埋込み部材４５には基
本的に凸状部４３と同質の材料例えば化合物半導体が使
用される。埋込み部材４５が充填された後には通常凸状
部４３の少なくとも壁面の結晶の損傷が回復できるアニ
ールが行われる。
電子導波路１、分岐電子導波路２の各々の周囲に凹状部
が形成され、結果的に電子導波路１、分岐電子導波路２
の各々が凸状部（島領域）４３として形成される。この
凸状部４３の形成には例えばプラズマエッチング等の異
方性エッチングが使用される。この後、図２３に示すよ
うに量子効果デバイスにおいては前記凹状部に埋込み部
材４５が充填される。充填される埋込み部材４５には基
本的に凸状部４３と同質の材料例えば化合物半導体が使
用される。埋込み部材４５が充填された後には通常凸状
部４３の少なくとも壁面の結晶の損傷が回復できるアニ
ールが行われる。
【００８８】このように構成される量子効果デバイスに
おいては、凹状部の形成で電子導波路１、分岐電子導波
路２の各々の露出された壁面が埋込み部材４５の充填で
バルクに近い形で復元されるので、電子導波路１、分岐
電子導波路２の各々の壁面部分の結晶表面準位が安定化
され、電子導波路１、分岐電子導波路２の各々で導電性
が回復できる。埋込み部材４５として電子導波路１、分
岐電子導波路２のいずれかと同質の材料例えば化合物半
導体が使用され、さらに前記化合物半導体を埋込み部材
４５として充填した後に結晶損傷領域が回復できるアニ
ールが行われた場合には電子導波路１、分岐電子導波路
２の各々の導電性の回復する割合がより一層向上でき
る。
おいては、凹状部の形成で電子導波路１、分岐電子導波
路２の各々の露出された壁面が埋込み部材４５の充填で
バルクに近い形で復元されるので、電子導波路１、分岐
電子導波路２の各々の壁面部分の結晶表面準位が安定化
され、電子導波路１、分岐電子導波路２の各々で導電性
が回復できる。埋込み部材４５として電子導波路１、分
岐電子導波路２のいずれかと同質の材料例えば化合物半
導体が使用され、さらに前記化合物半導体を埋込み部材
４５として充填した後に結晶損傷領域が回復できるアニ
ールが行われた場合には電子導波路１、分岐電子導波路
２の各々の導電性の回復する割合がより一層向上でき
る。
【００８９】実施例８ 本実施例８は量子効果デバイスにおいてゲート領域の他
の構造を説明する本発明の第８実施例である。図２４乃
至図２６は各々本発明の実施例８に係る量子効果デバイ
スの導波路の平面図である。
の構造を説明する本発明の第８実施例である。図２４乃
至図２６は各々本発明の実施例８に係る量子効果デバイ
スの導波路の平面図である。
【００９０】図２４に示す量子効果デバイスにおいて
は、前述の実施例１に係る量子効果デバイスと同様にゲ
ート領域６の電子導波路１と重複する部分の形状がポテ
ンシャル障壁による量子力学的反射面を生成する傾斜辺
を含む三角形で構成される。しかし、図２４に示すゲー
ト領域６のサイズが若干小さく、三角形というよりは台
形に近い形状でゲート領域６が構成される。
は、前述の実施例１に係る量子効果デバイスと同様にゲ
ート領域６の電子導波路１と重複する部分の形状がポテ
ンシャル障壁による量子力学的反射面を生成する傾斜辺
を含む三角形で構成される。しかし、図２４に示すゲー
ト領域６のサイズが若干小さく、三角形というよりは台
形に近い形状でゲート領域６が構成される。
【００９１】このように構成される量子効果デバイスに
おいては電子導波路１から分岐電子導波路２に通じる導
波路の幅が充分に確保できるので、ポテンシャル障壁に
よる量子力学的反射で電子導波路１から分岐電子導波路
２に電子が流れ易くできる。この結果、量子効果デバイ
スにおいては電流分岐比が向上できる。
おいては電子導波路１から分岐電子導波路２に通じる導
波路の幅が充分に確保できるので、ポテンシャル障壁に
よる量子力学的反射で電子導波路１から分岐電子導波路
２に電子が流れ易くできる。この結果、量子効果デバイ
スにおいては電流分岐比が向上できる。
【００９２】図２５に示す量子効果デバイスにおいて
は、ゲート領域６の電子導波路１と重複する部分の形状
が四角形で構成される。このように構成される量子効果
デバイスにおいては、電子導波路１の長さ方向にゲート
領域６の長さが確保できるので、ポテンシャル障壁によ
る量子力学的反射で電子導波路１から分岐電子導波路２
に電子を流す際の電子の第１ドレイン領域４側への突き
抜けが減少できる。この結果、量子効果デバイスにおい
ては電流分岐比が向上できる。
は、ゲート領域６の電子導波路１と重複する部分の形状
が四角形で構成される。このように構成される量子効果
デバイスにおいては、電子導波路１の長さ方向にゲート
領域６の長さが確保できるので、ポテンシャル障壁によ
る量子力学的反射で電子導波路１から分岐電子導波路２
に電子を流す際の電子の第１ドレイン領域４側への突き
抜けが減少できる。この結果、量子効果デバイスにおい
ては電流分岐比が向上できる。
【００９３】図２６に示す量子効果デバイスにおいて
は、ゲート領域６の電子導波路１と重複する部分の形状
がポテンシャル障壁による量子力学的反射面を生成する
傾斜辺６Ｆを含む台形で構成される。このゲート領域６
の台形の上辺に相当する部分は電子導波路１の長さ方向
に所定長さを有する。このように構成される量子効果デ
バイスにおいては、前述の実施例１、図２４に各々示す
量子効果デバイスと同様に電子導波路１から分岐電子導
波路２に通じる導波路の幅が充分に確保できるので、ポ
テンシャル障壁による量子力学的反射で電子導波路１か
ら分岐電子導波路２に電子が流れ易くできる。さらに、
電子導波路１の長さ方向にゲート領域６の長さが確保で
きるので、ポテンシャル障壁による量子力学的反射で電
子導波路１から分岐電子導波路２に電子を流す際の電子
の第１ドレイン領域４側への突き抜けが減少できる。こ
の結果、量子効果デバイスにおいてはより一層電流分岐
比が向上できる。
は、ゲート領域６の電子導波路１と重複する部分の形状
がポテンシャル障壁による量子力学的反射面を生成する
傾斜辺６Ｆを含む台形で構成される。このゲート領域６
の台形の上辺に相当する部分は電子導波路１の長さ方向
に所定長さを有する。このように構成される量子効果デ
バイスにおいては、前述の実施例１、図２４に各々示す
量子効果デバイスと同様に電子導波路１から分岐電子導
波路２に通じる導波路の幅が充分に確保できるので、ポ
テンシャル障壁による量子力学的反射で電子導波路１か
ら分岐電子導波路２に電子が流れ易くできる。さらに、
電子導波路１の長さ方向にゲート領域６の長さが確保で
きるので、ポテンシャル障壁による量子力学的反射で電
子導波路１から分岐電子導波路２に電子を流す際の電子
の第１ドレイン領域４側への突き抜けが減少できる。こ
の結果、量子効果デバイスにおいてはより一層電流分岐
比が向上できる。
【００９４】実施例９ 本実施例９は量子効果デバイスにおいてダイオード特性
に類似した電圧電流特性が得られる本発明の第９実施例
である。
に類似した電圧電流特性が得られる本発明の第９実施例
である。
【００９５】図２７は本発明の実施例９に係る量子効果
デバイスの基本構造を説明する基本構造の平面図、図２
８はポテンシャルエネルギとの関係で表した基本構造モ
デル化図である。
デバイスの基本構造を説明する基本構造の平面図、図２
８はポテンシャルエネルギとの関係で表した基本構造モ
デル化図である。
【００９６】図２７及び図２８に示す量子効果デバイス
においては、ゲート領域６で生成されるポテンシャル障
壁による量子力学的反射面ＧＦが電子導波路１内におい
て分岐電子導波路２の幅外で前記電子導波路１の第１ド
レイン領域４側に配置される。量子力学的反射面ＧＦは
電子流１０の流れの方向に対して垂直な面に設定され
る。
においては、ゲート領域６で生成されるポテンシャル障
壁による量子力学的反射面ＧＦが電子導波路１内におい
て分岐電子導波路２の幅外で前記電子導波路１の第１ド
レイン領域４側に配置される。量子力学的反射面ＧＦは
電子流１０の流れの方向に対して垂直な面に設定され
る。
【００９７】前記量子効果デバイスにおいてシミュレー
ションにより得られた電流−電圧特性（Ｉ−Ｖ特性）を
図２９に示す。図２９にはゲート領域６に印加される電
圧（ゲート電圧）値に対するソース領域３−第２ドレイ
ン領域５間電流（ソース−ドレイン間電流）値を示す。
図２９に示すように、量子効果デバイスにおいては、ゲ
ート電圧が増加しても電流が増加しない領域と、ゲート
電圧の増加とともに量子力学的反射に起因して電流が増
加する非線形領域と、ゲート電圧が増加しても電流が増
加しない飽和領域とを有する特性が得られる。ゲート電
圧が低い領域においては、電子導波路１と分岐電子導波
路２との分岐部分を一旦通過した電子がゲート領域６で
生成されるポテンシャル障壁を突き抜ける確率が高くな
り、第２ドレイン領域４から電子が放出されると考えら
れる。したがって、分岐電子導波路２に導かれる電子数
が減少する。ソース−ドレイン間電流量が増加すれば単
純に分岐電子導波路２に導かれる電子数が増加できる。
ションにより得られた電流−電圧特性（Ｉ−Ｖ特性）を
図２９に示す。図２９にはゲート領域６に印加される電
圧（ゲート電圧）値に対するソース領域３−第２ドレイ
ン領域５間電流（ソース−ドレイン間電流）値を示す。
図２９に示すように、量子効果デバイスにおいては、ゲ
ート電圧が増加しても電流が増加しない領域と、ゲート
電圧の増加とともに量子力学的反射に起因して電流が増
加する非線形領域と、ゲート電圧が増加しても電流が増
加しない飽和領域とを有する特性が得られる。ゲート電
圧が低い領域においては、電子導波路１と分岐電子導波
路２との分岐部分を一旦通過した電子がゲート領域６で
生成されるポテンシャル障壁を突き抜ける確率が高くな
り、第２ドレイン領域４から電子が放出されると考えら
れる。したがって、分岐電子導波路２に導かれる電子数
が減少する。ソース−ドレイン間電流量が増加すれば単
純に分岐電子導波路２に導かれる電子数が増加できる。
【００９８】このように量子効果デバイスにおいては、
電子導波路１と分岐電子導波路２との分岐部分を一旦通
過した電子がゲート領域６で生成されるポテンシャル障
壁による量子力学的反射面に達する。量子力学的反射面
で反射され分岐電子導波路２に導かれる電子が存在する
ものの、ゲート領域６で生成されるポテンシャル障壁を
突き抜け電子導波路１を直進し第１ドレイン領域４から
放出される電子数が増加する。つまり、量子効果デバイ
スにおいては、スイッチング特性が得られるものの、ダ
イオード（Ｄiode）の電圧電流特性に類似した電圧電流
特性が得られる。詳細にはＭＯＳＦＥＴやＭＥＳＦＥＴ
の電圧電流特性よりはダイオードの電圧電流特性に近い
電圧電流特性が得られる。
電子導波路１と分岐電子導波路２との分岐部分を一旦通
過した電子がゲート領域６で生成されるポテンシャル障
壁による量子力学的反射面に達する。量子力学的反射面
で反射され分岐電子導波路２に導かれる電子が存在する
ものの、ゲート領域６で生成されるポテンシャル障壁を
突き抜け電子導波路１を直進し第１ドレイン領域４から
放出される電子数が増加する。つまり、量子効果デバイ
スにおいては、スイッチング特性が得られるものの、ダ
イオード（Ｄiode）の電圧電流特性に類似した電圧電流
特性が得られる。詳細にはＭＯＳＦＥＴやＭＥＳＦＥＴ
の電圧電流特性よりはダイオードの電圧電流特性に近い
電圧電流特性が得られる。
【００９９】なお、本発明は、前記実施例に限定される
ものではなく、その要旨を逸脱しない範囲において、種
々変更できる。
ものではなく、その要旨を逸脱しない範囲において、種
々変更できる。
【０１００】例えば、本発明においては、前記実施例１
乃至実施例９に係る量子効果デバイスのうち少なくとも
２以上の特徴的事項を組み合わせた量子効果デバイスを
構成することができる。
乃至実施例９に係る量子効果デバイスのうち少なくとも
２以上の特徴的事項を組み合わせた量子効果デバイスを
構成することができる。
【０１０１】
【発明の効果】以上説明したように、本発明に係る量子
効果デバイスにおいては、第１に、ゲートポテンシャル
障壁による電子の量子力学的反射効果が使用されるの
で、動作に必要な可干渉距離が短くでき、高温領域での
動作が実現できる。第２に、本発明に係る量子効果デバ
イスにおいては、電子波が単色である必要性がなくな
る。第３に、本発明に係る量子効果デバイスにおいて
は、動作電流が増加でき、次段デバイスのドライバビリ
ティが向上できる。第４に、本発明に係る量子効果デバ
イスにおいては、第１導波路の第１領域と制御領域との
間にポテンシャル障壁によるキャリア注入領域が設けら
れたので、バリスティックなキャリアがトンネル注入に
より制御領域に注入でき、動作速度が高速化できる。
効果デバイスにおいては、第１に、ゲートポテンシャル
障壁による電子の量子力学的反射効果が使用されるの
で、動作に必要な可干渉距離が短くでき、高温領域での
動作が実現できる。第２に、本発明に係る量子効果デバ
イスにおいては、電子波が単色である必要性がなくな
る。第３に、本発明に係る量子効果デバイスにおいて
は、動作電流が増加でき、次段デバイスのドライバビリ
ティが向上できる。第４に、本発明に係る量子効果デバ
イスにおいては、第１導波路の第１領域と制御領域との
間にポテンシャル障壁によるキャリア注入領域が設けら
れたので、バリスティックなキャリアがトンネル注入に
より制御領域に注入でき、動作速度が高速化できる。
【図１】本発明の実施例１に係る量子効果デバイスの第
１基本構造の平面図である。
１基本構造の平面図である。
【図２】前記量子効果デバイスの基本構造モデル化図で
ある。
ある。
【図３】前記量子効果デバイスの電圧−電流特性図であ
る。
る。
【図４】前記量子効果デバイスの電圧−電流特性図であ
る。
る。
【図５】前記量子効果デバイスのデバイス中の電流分布
図である。
図である。
【図６】前記量子効果デバイスの第２基本構造の基本構
造モデル化図である。
造モデル化図である。
【図７】前記量子効果デバイスの電圧−電流特性図であ
る。
る。
【図８】前記量子効果デバイスのバイアス電圧と電流比
との関係図である。
との関係図である。
【図９】前記量子効果デバイスの具体的構造を示す平面
図である。
図である。
【図１０】前記量子効果デバイスの具体的構造を示す断
面図である。
面図である。
【図１１】本発明の実施例２に係る量子効果デバイスの
平面図である。
平面図である。
【図１２】本発明の実施例３に係る量子効果デバイスの
斜視図である。
斜視図である。
【図１３】本発明の実施例４に係る量子効果デバイスの
斜視図である。
斜視図である。
【図１４】本発明の実施例５に係る量子効果デバイスの
平面図である。
平面図である。
【図１５】本発明の実施例６に係る量子効果デバイスの
断面図である。
断面図である。
【図１６】前記量子効果デバイスの他の例を示す断面図
である。
である。
【図１７】前記量子効果デバイスの他の例を示す断面図
である。
である。
【図１８】前記量子効果デバイスの他の例を示す断面図
である。
である。
【図１９】本発明の実施例７に係る量子効果デバイスの
断面図である。
断面図である。
【図２０】前記量子効果デバイスの他の例を示す断面図
である。
である。
【図２１】前記量子効果デバイスの他の例を示す断面図
である。
である。
【図２２】前記量子効果デバイスの他の例を示す断面図
である。
である。
【図２３】前記量子効果デバイスの他の例を示す断面図
である。
である。
【図２４】本発明の実施例８に係る量子効果デバイスの
平面図である。
平面図である。
【図２５】前記量子効果デバイスの他の例を示す平面図
である。
である。
【図２６】前記量子効果デバイスの他の例を示す平面図
である。
である。
【図２７】本発明の実施例９に係る量子効果デバイスの
平面図である。
平面図である。
【図２８】前記量子効果デバイスの基本構造モデル化図
である。
である。
【図２９】前記量子効果デバイスの電圧−電流特性図で
ある。
ある。
１ 電子導波路 ２、２Ａ〜２Ｃ 分岐電子導波路 ３ ソース領域 ４，５ ドレイン領域 ６、６Ａ〜６Ｃ ゲート領域 １０，１１，１２ 電子流 １３ 電子注入領域 ２０ 半絶縁性基板 ２１ ＧａＡｓ ２２ ＡｌＧａＡｓ ２３ 電子移動層 ２４、２８ ショットキー制御電極 ２５ 空乏領域 ２６ オーミック電極 ２７ コンタクト領域 ３１、３３ 導波路体 ３２ 制御領域体 ３４ 量子細線導波路体 ４０ 容量電極 ４１ 絶縁層 ４３ 凸状部 ４４ 結晶損傷領域 ４５ 埋込み部材
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 29/778 21/338 29/812
Claims (23)
- 【請求項１】 下記構成（１）乃至構成（３）を具備し
たことを特徴とする量子効果デバイス。 （１）キャリアが注入される第１領域と前記注入された
キャリアが放出される第２領域との間を連結する第１導
波路。 （２）前記第１導波路の中央部から分岐され、前記注入
されたキャリアが放出される第３領域に連結された第２
導波路。 （３）前記第１導波路の第２導波路との分岐部分に構成
され、ポテンシャル障壁を制御する制御領域。前記制御
領域は、前記ポテンシャル障壁が低いときに前記第１導
波路を通して第２領域からキャリアを放出し、前記ポテ
ンシャル障壁が高いときに量子力学的反射によって前記
第１導波路から第２導波路にキャリアを導き第３領域か
ら前記キャリアを放出する。 - 【請求項２】 前記請求項１に記載される量子効果デバ
イスにおいて、 前記第１導波路に対して傾斜角度を有し前記第２導波路
が分岐されることを特徴とする量子効果デバイス。 - 【請求項３】 前記請求項１又は請求項２に記載される
量子効果デバイスにおいて、 前記第１導波路のキャリアが注入される側に鋭角の傾斜
角度を有し前記第２導波路が分岐されることを特徴とす
る量子効果デバイス。 - 【請求項４】 前記請求項１又は請求項２に記載される
量子効果デバイスにおいて、 前記第１導波路に対して垂直に前記第２導波路が分岐さ
れることを特徴とする量子効果デバイス。 - 【請求項５】 前記請求項２又は請求項４に記載される
量子効果デバイスにおいて、 前記第１導波路及び前記第２導波路は同一の水平面に構
成されることを特徴とする量子効果デバイス。 - 【請求項６】 前記請求項２又は請求項４に記載される
量子効果デバイスにおいて、 前記第１導波路及び前記第２導波路は同一の垂直面に構
成されることを特徴とする量子効果デバイス。 - 【請求項７】 前記請求項１乃至請求項４のいずれかに
記載される量子効果デバイスにおいて、 前記第１導波路の前記制御領域から第２領域までの領域
を構成し、基板又は薄膜で形成される第１導波路体と、 前記制御領域を構成し、前記第１導波路体上に形成され
る制御領域体と、 前記第２導波路を構成し、前記制御領域体上に形成され
た第２導波路体と、 前記第１導波路の前記第１領域から制御領域までの領域
を構成し、前記第２導波路体上に形成される量子細線導
波路体と、 を備えたことを特徴とする量子効果デバイス。 - 【請求項８】 前記請求項１乃至請求項４のいずれかに
記載される量子効果デバイスにおいて、 前記第１導波路から前記第２導波路が複数本並列に分岐
され、 前記複数本の第２導波路の各分岐部分に各々独立にポテ
ンシャル障壁を制御する制御領域が構成されることを特
徴とする量子効果デバイス。 - 【請求項９】 前記請求項１乃至請求項４のいずれかに
記載される量子効果デバイスにおいて、 前記第１導波路、第２導波路が各々化合物半導体のヘテ
ロ接合の界面に形成される二次元電子ガス系の電子移動
層で構成されることを特徴とする量子効果デバイス。 - 【請求項１０】 前記請求項９に記載される量子効果デ
バイスにおいて、 前記第１導波路、第２導波路が各々ＧａＡｓとＡｌＧａ
Ａｓとのヘテロ接合の界面に形成される二次元電子ガス
系の電子移動層で構成されることを特徴とする量子効果
デバイス。 - 【請求項１１】 前記請求項９に記載される量子効果デ
バイスにおいて、 前記第１導波路、第２導波路が各々ＩｎＧａＡｓとＩｎ
Ｐとのヘテロ接合の界面に形成される二次元電子ガス系
の電子移動層で構成されることを特徴とする量子効果デ
バイス。 - 【請求項１２】 前記請求項９乃至請求項１１のいずれ
かに記載される量子効果デバイスにおいて、 前記第１導波路、第２導波路の周囲にショットキー接合
構造又はＭＩＳ（Ｍetal Ｉnsulator Ｓemiconducto
r）容量構造が構成され、前記ショットキー接合構造又
はＭＩＳ容量構造で形成される空乏領域で前記第１導波
路、第２導波路の幅が各々決定されることを特徴とする
量子効果デバイス。 - 【請求項１３】 前記請求項９乃至請求項１１のいずれ
かに記載される量子効果デバイスにおいて、 エッチングされた壁面に結晶損傷領域が発生するエッチ
ングで前記第１導波路及び第２導波路の周囲が凹状部に
形成され、前記凹状部の壁面に結晶損傷領域により形成
される空乏領域で前記第１導波路、第２導波路の幅が各
々決定されることを特徴とする量子効果デバイス。 - 【請求項１４】 前記請求項９乃至請求項１１のいずれ
かに記載される量子効果デバイスにおいて、 前記第１導波路及び第２導波路の周囲に凹状部が形成さ
れ、 前記凹状部には埋込み部材が充填されることを特徴とす
る量子効果デバイス。 - 【請求項１５】 前記請求項９乃至請求項１１のいずれ
かに記載される量子効果デバイスにおいて、 前記第１導波路及び第２導波路の周囲に不純物導入で結
晶損傷領域が形成され、前記結晶損傷領域で形成される
空乏領域により前記第１導波路、第２導波路の幅が各々
決定されることを特徴とする量子効果デバイス。 - 【請求項１６】 前記請求項１乃至請求項４のいずれか
に記載される量子効果デバイスにおいて、 前記制御領域の前記第１導波路と重複する部分の形状が
ポテンシャル障壁による量子力学的反射面を生成する傾
斜辺を含む三角形で構成されることを特徴とする量子効
果デバイス。 - 【請求項１７】 前記請求項１乃至請求項４のいずれか
に記載される量子効果デバイスにおいて、 前記制御領域の前記第１導波路と重複する部分の形状が
四角形で構成されることを特徴とする量子効果デバイ
ス。 - 【請求項１８】 前記請求項１乃至請求項４のいずれか
に記載される量子効果デバイスにおいて、 前記制御領域の前記第１導波路と重複する部分の形状が
ポテンシャル障壁による量子力学的反射面を生成する傾
斜辺を含む台形で構成されることを特徴とする量子効果
デバイス。 - 【請求項１９】 前記請求項１、請求項２、請求項４、
請求項１６、請求項１７、請求項１８のいずれかに記載
される量子効果デバイスにおいて、 前記制御領域で生成されるポテンシャル障壁による量子
力学的反射面が第１導波路内において前記第２導波路の
幅内に配置されることを特徴とする量子効果デバイス。 - 【請求項２０】 前記請求項１、請求項２、請求項４、
請求項１７のいずれかに記載される量子効果デバイスに
おいて、 前記制御領域で生成されるポテンシャル障壁による量子
力学的反射面が第１導波路内において前記第２導波路の
幅外で前記第１導波路の第２領域側に配置されることを
特徴とする量子効果デバイス。 - 【請求項２１】 前記請求項１、請求項２、請求項４、
請求項８、請求項９、請求項１９、請求項２０のいずれ
かに記載される量子効果デバイスにおいて、 前記第１導波路の全長が１００ｎｍ以下のサイズに設定
され、 前記第１導波路の幅が１００ｎｍ以下のサイズに設定さ
れることを特徴とする量子効果デバイス。 - 【請求項２２】 前記請求項１、請求項２、請求項４、
請求項８、請求項９、請求項１６、請求項１７、請求項
１８、請求項１９、請求項２０、請求項２１のいずれか
に記載される量子効果デバイスにおいて、 前記制御領域にはバリスティック（ballistic ）なキャ
リアが注入されることを特徴とする量子効果デバイス。 - 【請求項２３】 前記請求項１、請求項２、請求項４、
請求項８、請求項９、請求項１６、請求項１７、請求項
１８、請求項１９、請求項２０、請求項２１、請求項２
２のいずれかに記載される量子効果デバイスにおいて、 前記第１導波路の第１領域から前記制御領域までの間に
構成され、単一のポテンシャル障壁又は共鳴トンネル構
造で形成されるキャリア注入領域を備え、 前記キャリア注入領域はバリスティックなキャリアをト
ンネル注入により制御領域に注入することを特徴とする
量子効果デバイス。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18743594A JP3748905B2 (ja) | 1993-08-27 | 1994-08-09 | 量子効果デバイス |
| US08/296,319 US5640022A (en) | 1993-08-27 | 1994-08-25 | Quantum effect device |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21294793 | 1993-08-27 | ||
| JP5-212947 | 1993-08-27 | ||
| JP18743594A JP3748905B2 (ja) | 1993-08-27 | 1994-08-09 | 量子効果デバイス |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07115207A true JPH07115207A (ja) | 1995-05-02 |
| JP3748905B2 JP3748905B2 (ja) | 2006-02-22 |
Family
ID=26504347
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18743594A Expired - Fee Related JP3748905B2 (ja) | 1993-08-27 | 1994-08-09 | 量子効果デバイス |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5640022A (ja) |
| JP (1) | JP3748905B2 (ja) |
Families Citing this family (45)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100233833B1 (ko) * | 1996-10-28 | 1999-12-01 | 정선종 | 양자 회절 트랜지스터 및 그 제조 방법 |
| US5903010A (en) * | 1997-10-29 | 1999-05-11 | Hewlett-Packard Company | Quantum wire switch and switching method |
| US6512242B1 (en) * | 1998-01-12 | 2003-01-28 | Massachusetts Institute Of Technology | Resonant-tunneling electronic transportors |
| US20020100042A1 (en) * | 2000-01-19 | 2002-07-25 | Denis Khoo | Method and system for providing intelligent advertisement placement in a motion picture |
| US20040193488A1 (en) * | 2000-01-19 | 2004-09-30 | Denis Khoo | Method and system for advertising over a data network |
| US6735778B2 (en) * | 2000-01-19 | 2004-05-11 | Denis Khoo | Method and system for providing home shopping programs |
| WO2001088953A2 (en) * | 2000-05-17 | 2001-11-22 | Auckland Uniservices Limited | A quantum domain relay |
| KR100403674B1 (ko) * | 2002-01-19 | 2003-10-30 | 한국전자통신연구원 | 급속 냉각에 의한 고출력 고주파수 고전자이동도트랜지스터 제조방법 |
| WO2004013899A2 (en) * | 2002-08-02 | 2004-02-12 | Arizona Board Of Regents | Semiconductor quantum cryptographic device and method |
| US20050035198A1 (en) * | 2003-01-23 | 2005-02-17 | Wilensky Craig A. | Mobile wireless computer system including devices and methods related thereto |
| US6844566B2 (en) * | 2003-05-30 | 2005-01-18 | Texas Instruments Incorporated | Suspended gate single-electron device |
| KR101161046B1 (ko) * | 2004-06-15 | 2012-06-28 | 파나소닉 에이비아닉스 코포레이션 | 이동하는 동안 시청 컨텐츠를 상연하기 위한 휴대용 미디어장치 및 방법 |
| EP2595176B1 (en) * | 2005-05-17 | 2020-01-01 | Taiwan Semiconductor Manufacturing Company, Ltd. | Lattice-mismatched semiconductor structures with reduced dislocation defect densities and related methods for device fabrication |
| US8324660B2 (en) | 2005-05-17 | 2012-12-04 | Taiwan Semiconductor Manufacturing Company, Ltd. | Lattice-mismatched semiconductor structures with reduced dislocation defect densities and related methods for device fabrication |
| US9153645B2 (en) * | 2005-05-17 | 2015-10-06 | Taiwan Semiconductor Manufacturing Company, Ltd. | Lattice-mismatched semiconductor structures with reduced dislocation defect densities and related methods for device fabrication |
| US20070267722A1 (en) * | 2006-05-17 | 2007-11-22 | Amberwave Systems Corporation | Lattice-mismatched semiconductor structures with reduced dislocation defect densities and related methods for device fabrication |
| WO2007014294A2 (en) * | 2005-07-26 | 2007-02-01 | Amberwave Systems Corporation | Solutions integrated circuit integration of alternative active area materials |
| US7638842B2 (en) * | 2005-09-07 | 2009-12-29 | Amberwave Systems Corporation | Lattice-mismatched semiconductor structures on insulators |
| WO2007112066A2 (en) | 2006-03-24 | 2007-10-04 | Amberwave Systems Corporation | Lattice-mismatched semiconductor structures and related methods for device fabrication |
| WO2008030574A1 (en) | 2006-09-07 | 2008-03-13 | Amberwave Systems Corporation | Defect reduction using aspect ratio trapping |
| WO2008036256A1 (en) * | 2006-09-18 | 2008-03-27 | Amberwave Systems Corporation | Aspect ratio trapping for mixed signal applications |
| US7875958B2 (en) | 2006-09-27 | 2011-01-25 | Taiwan Semiconductor Manufacturing Company, Ltd. | Quantum tunneling devices and circuits with lattice-mismatched semiconductor structures |
| WO2008039495A1 (en) | 2006-09-27 | 2008-04-03 | Amberwave Systems Corporation | Tri-gate field-effect transistors formed by aspect ratio trapping |
| US20080187018A1 (en) * | 2006-10-19 | 2008-08-07 | Amberwave Systems Corporation | Distributed feedback lasers formed via aspect ratio trapping |
| US8237151B2 (en) | 2009-01-09 | 2012-08-07 | Taiwan Semiconductor Manufacturing Company, Ltd. | Diode-based devices and methods for making the same |
| US8304805B2 (en) | 2009-01-09 | 2012-11-06 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor diodes fabricated by aspect ratio trapping with coalesced films |
| US7825328B2 (en) | 2007-04-09 | 2010-11-02 | Taiwan Semiconductor Manufacturing Company, Ltd. | Nitride-based multi-junction solar cell modules and methods for making the same |
| WO2008124154A2 (en) | 2007-04-09 | 2008-10-16 | Amberwave Systems Corporation | Photovoltaics on silicon |
| US8329541B2 (en) | 2007-06-15 | 2012-12-11 | Taiwan Semiconductor Manufacturing Company, Ltd. | InP-based transistor fabrication |
| WO2009035746A2 (en) | 2007-09-07 | 2009-03-19 | Amberwave Systems Corporation | Multi-junction solar cells |
| US8183667B2 (en) | 2008-06-03 | 2012-05-22 | Taiwan Semiconductor Manufacturing Co., Ltd. | Epitaxial growth of crystalline material |
| FI122219B (fi) * | 2008-06-23 | 2011-10-14 | Pekka Neittaanmaeki | Järjestely aaltojohdinhaarassa elektronivirran kanavoimiseksi ja vastaava menetelmä |
| US8274097B2 (en) | 2008-07-01 | 2012-09-25 | Taiwan Semiconductor Manufacturing Company, Ltd. | Reduction of edge effects from aspect ratio trapping |
| US8981427B2 (en) | 2008-07-15 | 2015-03-17 | Taiwan Semiconductor Manufacturing Company, Ltd. | Polishing of small composite semiconductor materials |
| US20100072515A1 (en) | 2008-09-19 | 2010-03-25 | Amberwave Systems Corporation | Fabrication and structures of crystalline material |
| WO2010033813A2 (en) | 2008-09-19 | 2010-03-25 | Amberwave System Corporation | Formation of devices by epitaxial layer overgrowth |
| US8253211B2 (en) | 2008-09-24 | 2012-08-28 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor sensor structures with reduced dislocation defect densities |
| SG171987A1 (en) | 2009-04-02 | 2011-07-28 | Taiwan Semiconductor Mfg | Devices formed from a non-polar plane of a crystalline material and method of making the same |
| US8975617B2 (en) * | 2013-06-03 | 2015-03-10 | Dan Berco | Quantum interference device |
| WO2016157184A1 (en) * | 2015-03-30 | 2016-10-06 | Yeda Research And Development Co. Ltd. | All-optical single-atom photon router controlled by a single photon |
| IT201800004306A1 (it) * | 2018-04-09 | 2019-10-09 | Dispositivo di trasporto balistico e componente corrispondente | |
| US11133409B2 (en) * | 2018-10-17 | 2021-09-28 | The Research Foundation For The State University Of New York | Ballistic field-effect transistors based on Bloch resonance and methods of operating a transistor |
| US11552186B2 (en) * | 2020-03-04 | 2023-01-10 | Mitsubishi Electric Research Laboratoriesm Inc. | Inverter based on electron interference |
| KR20240004640A (ko) | 2021-04-27 | 2024-01-11 | 퀀텀 소스 랩스 엘티디. | 양자 컴퓨테이션 |
| CN117616434A (zh) | 2021-04-27 | 2024-02-27 | 量子源实验室有限公司 | 量子计算 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5350931A (en) * | 1991-07-29 | 1994-09-27 | The United States Of America As Represented By The Secretary Of The Army | Double barrier resonant propagation filter |
| JPH05315598A (ja) * | 1992-05-08 | 1993-11-26 | Fujitsu Ltd | 半導体装置 |
-
1994
- 1994-08-09 JP JP18743594A patent/JP3748905B2/ja not_active Expired - Fee Related
- 1994-08-25 US US08/296,319 patent/US5640022A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP3748905B2 (ja) | 2006-02-22 |
| US5640022A (en) | 1997-06-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3748905B2 (ja) | 量子効果デバイス | |
| US4236166A (en) | Vertical field effect transistor | |
| US5825049A (en) | Resonant tunneling device with two-dimensional quantum well emitter and base layers | |
| JP3194941B2 (ja) | 半導体装置 | |
| US9647097B2 (en) | Vertical tunnel field effect transistor (FET) | |
| US6753593B1 (en) | Quantum wire field-effect transistor and method of making the same | |
| Morkoc et al. | Strained layer heterostructures, and their applications to MODFETs, HBTs, and lasers | |
| US4721983A (en) | Three terminal tunneling device | |
| US6498360B1 (en) | Coupled-well structure for transport channel in field effect transistors | |
| US3263095A (en) | Heterojunction surface channel transistors | |
| US4959696A (en) | Three terminal tunneling device and method | |
| Chaney et al. | Gallium nitride tunneling field-effect transistors exploiting polarization fields | |
| US20200335606A1 (en) | Vertical tunneling field-effect transistor and method of fabricating the same | |
| US5059545A (en) | Three terminal tunneling device and method | |
| Mensz et al. | Real‐space transfer in three‐terminal InGaAs/InAlAs/InGaAs heterostructure devices | |
| JP2722885B2 (ja) | 電界効果トランジスタ | |
| Shilla et al. | Effect of band to band tunnelling (BTBT) on multi-gate Tunnel field effect transistors (TFETs)-A Review | |
| JPS59184573A (ja) | 電界効果トランジスタ | |
| JP7794309B2 (ja) | 電界効果トランジスタ | |
| JPH0654786B2 (ja) | ヘテロ接合半導体デバイス | |
| JP3086350B2 (ja) | 電子波素子 | |
| JP2611741B2 (ja) | 電子波方向性結合素子 | |
| JP4528398B2 (ja) | 負性抵抗電界効果トランジスタ | |
| Eastman | Compound‐Semiconductor Transistors | |
| US5436469A (en) | Band minima transistor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20051115 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20051130 |
|
| LAPS | Cancellation because of no payment of annual fees |