JPH0711543B2 - レベルメータ回路 - Google Patents
レベルメータ回路Info
- Publication number
- JPH0711543B2 JPH0711543B2 JP58077906A JP7790683A JPH0711543B2 JP H0711543 B2 JPH0711543 B2 JP H0711543B2 JP 58077906 A JP58077906 A JP 58077906A JP 7790683 A JP7790683 A JP 7790683A JP H0711543 B2 JPH0711543 B2 JP H0711543B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- current
- circuit
- base
- collector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000003321 amplification Effects 0.000 description 3
- 238000003199 nucleic acid amplification method Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 239000002131 composite material Substances 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
Landscapes
- Measurement Of Current Or Voltage (AREA)
Description
【発明の詳細な説明】 この発明は、信号レベルを表示するレベルメータ回路に
関する。
関する。
従来、ラジオ受信機やテープレコーダ等において、信号
強度レベルや録音信号レベルを表示する場合、その信号
系回路とは別に表示素子用のドライブ回路を構成してい
るため、回路構成が複雑化する欠点があった。
強度レベルや録音信号レベルを表示する場合、その信号
系回路とは別に表示素子用のドライブ回路を構成してい
るため、回路構成が複雑化する欠点があった。
そこで、この発明は、信号系の増幅回路を表示素子の駆
動に兼用することにより、回路構成の簡略化を図ったレ
ベルメータ回路を提供することを目的とする。
動に兼用することにより、回路構成の簡略化を図ったレ
ベルメータ回路を提供することを目的とする。
即ち、この発明のレベルメータ回路は、第１図に例示す
るように、エミッタを共通にした第１及び第２のトラン
ジスタ（10、12）を備え、前記第１のトランジスタのベ
ースに一定のバイアス電圧とともに入力信号、前記第２
のトランジスタのベースに前記バイアス電圧とともに出
力部側から帰還回路（22）を通して出力信号が帰還され
る差動増幅器（２）と、定電流を発生する定電流源（3
2）と、この定電流源にベース・コレクタが接続されて
定電流を受ける第３のトランジスタ（36）、この第３の
トランジスタのベースコレクタに第４及び第５のトラン
ジスタ（38、40）のベースを接続し、前記第３のトラン
ジスタに流れる前記定電流に応じて前記第４のトランジ
スタに前記第１及び第２のトランジスタのエミッタ側か
ら定電流を引き込むことにより前記第１及び第２のトラ
ンジスタに動作電流を流すとともに前記第５のトランジ
スタに定電流を引き込む第１の電流反転回路（４）と、
前記差動増幅器の第１のトランジスタのコレクタ側に第
６のトランジスタ（44）のベース・コレクタを共通に接
続し、この第６のトランジスタのベース・コレクタに第
７及び第８のトランジスタ（48、50）のベースを接続
し、前記第７及び第８のトランジスタを通して前記第１
のトランジスタ側に流れる電流を個別に取り出し、前記
第７のトランジスタを通して前記帰還回路側に前記電流
を流し込むとともに、前記第８のトランジスタを前記第
５のトランジスタに直列に接続し、前記第５のトランジ
スタ側に前記第１のトランジスタに流れる前記電流に応
じた電流を流し込み、この電流と前記第５のトランジス
タに引き込まれる定電流との差電流からなる出力電流を
前記出力信号とは別に発生させる第２の電流反転回路
（６）と、前記差動増幅器の第２のトランジスタのコレ
クタ側に第９のトランジスタ（46）のベース・コレクタ
を接続し、この第９のトランジスタのベース・コレクタ
に第10のトランジスタ（52）のベースを接続し、前記第
２のトランジスタ側に流れる前記電流を前記第10のトラ
ンジスタによって取り出す第３の電流反転回路（42）
と、この第３の電流反転回路の前記第10のトランジスタ
のコレクタ側に第11のトランジスタ（56）のベース・コ
レクタを接続し、この第11のトランジスタのベース・コ
レクタに第12のトランジスタ（58）のベースを接続し、
前記第３の電流反転回路を通して取り出された前記電流
を前記第２の電流反転回路の前記第７のトランジスタ及
び前記帰還回路側から前記第12のトランジスタ側に引き
込むことにより、前記出力信号を発生させる第４の電流
反転回路（54）と、前記第５のトランジスタに並列に接
続されて前記出力電流が供給されて発光し、前記入力信
号のレベルを表す発光ダイオード（８）とを備えたこと
を特徴とする。
るように、エミッタを共通にした第１及び第２のトラン
ジスタ（10、12）を備え、前記第１のトランジスタのベ
ースに一定のバイアス電圧とともに入力信号、前記第２
のトランジスタのベースに前記バイアス電圧とともに出
力部側から帰還回路（22）を通して出力信号が帰還され
る差動増幅器（２）と、定電流を発生する定電流源（3
2）と、この定電流源にベース・コレクタが接続されて
定電流を受ける第３のトランジスタ（36）、この第３の
トランジスタのベースコレクタに第４及び第５のトラン
ジスタ（38、40）のベースを接続し、前記第３のトラン
ジスタに流れる前記定電流に応じて前記第４のトランジ
スタに前記第１及び第２のトランジスタのエミッタ側か
ら定電流を引き込むことにより前記第１及び第２のトラ
ンジスタに動作電流を流すとともに前記第５のトランジ
スタに定電流を引き込む第１の電流反転回路（４）と、
前記差動増幅器の第１のトランジスタのコレクタ側に第
６のトランジスタ（44）のベース・コレクタを共通に接
続し、この第６のトランジスタのベース・コレクタに第
７及び第８のトランジスタ（48、50）のベースを接続
し、前記第７及び第８のトランジスタを通して前記第１
のトランジスタ側に流れる電流を個別に取り出し、前記
第７のトランジスタを通して前記帰還回路側に前記電流
を流し込むとともに、前記第８のトランジスタを前記第
５のトランジスタに直列に接続し、前記第５のトランジ
スタ側に前記第１のトランジスタに流れる前記電流に応
じた電流を流し込み、この電流と前記第５のトランジス
タに引き込まれる定電流との差電流からなる出力電流を
前記出力信号とは別に発生させる第２の電流反転回路
（６）と、前記差動増幅器の第２のトランジスタのコレ
クタ側に第９のトランジスタ（46）のベース・コレクタ
を接続し、この第９のトランジスタのベース・コレクタ
に第10のトランジスタ（52）のベースを接続し、前記第
２のトランジスタ側に流れる前記電流を前記第10のトラ
ンジスタによって取り出す第３の電流反転回路（42）
と、この第３の電流反転回路の前記第10のトランジスタ
のコレクタ側に第11のトランジスタ（56）のベース・コ
レクタを接続し、この第11のトランジスタのベース・コ
レクタに第12のトランジスタ（58）のベースを接続し、
前記第３の電流反転回路を通して取り出された前記電流
を前記第２の電流反転回路の前記第７のトランジスタ及
び前記帰還回路側から前記第12のトランジスタ側に引き
込むことにより、前記出力信号を発生させる第４の電流
反転回路（54）と、前記第５のトランジスタに並列に接
続されて前記出力電流が供給されて発光し、前記入力信
号のレベルを表す発光ダイオード（８）とを備えたこと
を特徴とする。
以下、この発明を図面に示した実施例を参照して詳細に
説明する。
説明する。
第１図はこの発明のレベルメータ回路の実施例を示して
いる。図において、このレベルメータ回路はレベル表示
すべき信号を増幅する増幅系統との関連において構成さ
れ、その前段には差動増幅器２が設置されるとともに、
この差動増幅器２の動作電流を決定する第１の電流反転
回路４と前記差動増幅器２の出力を取出すための第２の
電流反転回路６の各出力電流の合成によって表示素子、
例えば、発光ダイオード８を駆動するように構成されて
いる。即ち、前記差動増幅器２はエミッタを共通に接続
した第１及び第２のトランジスタ10、12で構成され、ト
ランジスタ10のベースには抵抗14を介して入力信号が与
えられる入力端子16が形成されているとともに、バイア
ス入力端子18から抵抗20を介して一定の直流バイアスが
設定されている。一方、トランジスタ12のベースには出
力点との間に帰還回路22が形成されている。即ち、トラ
ンジスタ12のベースと出力点との間には抵抗24が接続さ
れているとともに、ベースにはバイアス入力端子26から
抵抗28を介して一定の直流バイアスが設定されるものと
する。
いる。図において、このレベルメータ回路はレベル表示
すべき信号を増幅する増幅系統との関連において構成さ
れ、その前段には差動増幅器２が設置されるとともに、
この差動増幅器２の動作電流を決定する第１の電流反転
回路４と前記差動増幅器２の出力を取出すための第２の
電流反転回路６の各出力電流の合成によって表示素子、
例えば、発光ダイオード８を駆動するように構成されて
いる。即ち、前記差動増幅器２はエミッタを共通に接続
した第１及び第２のトランジスタ10、12で構成され、ト
ランジスタ10のベースには抵抗14を介して入力信号が与
えられる入力端子16が形成されているとともに、バイア
ス入力端子18から抵抗20を介して一定の直流バイアスが
設定されている。一方、トランジスタ12のベースには出
力点との間に帰還回路22が形成されている。即ち、トラ
ンジスタ12のベースと出力点との間には抵抗24が接続さ
れているとともに、ベースにはバイアス入力端子26から
抵抗28を介して一定の直流バイアスが設定されるものと
する。
また、トランジスタ10、12のエミッタと、基準電位端子
30を介して接地される基準電位ラインとの間には、定電
流源32から定電流を差動増幅器２に流すとともに、その
定電流を発光ダイオード８側に取出す第１の電流反転回
路４が設置されている。即ち、電源端子34から駆動電圧
Vccが印加される電源ラインと、基準電位ラインとの間
に、定電流源32がベース・コレクタを共通にしてダイオ
ードとして構成された第３のトランジスタ36が接続さ
れ、このトランジスタ36のベース・コレクタには第４及
び第５のトランジスタ38、40のベースが接続されてい
る。トランジスタ38はトランジスタ10、12のエミッタと
基準電位ラインとの間にエミッタを基準電位ライン側に
して接続され、動作電流がトランジスタ40を流れる電流
の２倍になるように、エミッタ面積がトランジスタ36の
それより２倍の大きさに設定されている。
30を介して接地される基準電位ラインとの間には、定電
流源32から定電流を差動増幅器２に流すとともに、その
定電流を発光ダイオード８側に取出す第１の電流反転回
路４が設置されている。即ち、電源端子34から駆動電圧
Vccが印加される電源ラインと、基準電位ラインとの間
に、定電流源32がベース・コレクタを共通にしてダイオ
ードとして構成された第３のトランジスタ36が接続さ
れ、このトランジスタ36のベース・コレクタには第４及
び第５のトランジスタ38、40のベースが接続されてい
る。トランジスタ38はトランジスタ10、12のエミッタと
基準電位ラインとの間にエミッタを基準電位ライン側に
して接続され、動作電流がトランジスタ40を流れる電流
の２倍になるように、エミッタ面積がトランジスタ36の
それより２倍の大きさに設定されている。
また、差動増幅器２の出力は各トランジスタ10、12のコ
レクタ側から取出され、各トランジスタ10、12のコレク
タと電源ラインとの間には第２及び第３の電流反転回路
６、42が設置されている。各トランジスタ10、12のコレ
クタと電源ラインとの間には各電流反転回路６、42のベ
ース・コレクタを共通に接続したダイオードとしての第
６及び第９のトランジスタ44、46がそれぞれ接続され、
トランジスタ44のベース・コレクタには第７及び第８の
トランジスタ48、50のベースが共通に接続され、また、
トランジスタ46のベース・コレクタには第10のトランジ
スタ52のベースが接続されている。トランジスタ48、5
0、52のエミッタは電源ラインに共通に接続され、トラ
ンジスタ52、48のコレクタと基準電位ラインとの間には
第４の電流反転回路54が設置されている。即ちトランジ
スタ52、48のコレクタ基準電位ラインとの間には、第11
及び第12のトランジスタ56、58が個別に接続され、トラ
ンジスタ56のベース・コレクタとトランジスタ58のベー
スは共通に接続されている。第２、第３及び第４の電流
反転回路６、42、54は、差動増幅器２の出力電流を合成
して取出す出力回路を構成しており、トランジスタ48、
58のコレクタには出力端子60が形成され、この出力端子
60から増幅出力を取出すことができる。
レクタ側から取出され、各トランジスタ10、12のコレク
タと電源ラインとの間には第２及び第３の電流反転回路
６、42が設置されている。各トランジスタ10、12のコレ
クタと電源ラインとの間には各電流反転回路６、42のベ
ース・コレクタを共通に接続したダイオードとしての第
６及び第９のトランジスタ44、46がそれぞれ接続され、
トランジスタ44のベース・コレクタには第７及び第８の
トランジスタ48、50のベースが共通に接続され、また、
トランジスタ46のベース・コレクタには第10のトランジ
スタ52のベースが接続されている。トランジスタ48、5
0、52のエミッタは電源ラインに共通に接続され、トラ
ンジスタ52、48のコレクタと基準電位ラインとの間には
第４の電流反転回路54が設置されている。即ちトランジ
スタ52、48のコレクタ基準電位ラインとの間には、第11
及び第12のトランジスタ56、58が個別に接続され、トラ
ンジスタ56のベース・コレクタとトランジスタ58のベー
スは共通に接続されている。第２、第３及び第４の電流
反転回路６、42、54は、差動増幅器２の出力電流を合成
して取出す出力回路を構成しており、トランジスタ48、
58のコレクタには出力端子60が形成され、この出力端子
60から増幅出力を取出すことができる。
そして、第１の電流反転回路４のトランジスタ40及び第
２の電流反転回路６のトランジスタ50は、電源ラインと
基準電位ラインとの間に直列に接続され、トランジスタ
40、50のコレクタには出力端子62が形成され、この出力
端子62と基準電位端子30との間には表示素子としての発
光ダイオード８が基準電位側をカソードにして接続され
ている。即ち、発光ダイオード８を駆動するための駆動
回路は、差動増幅器２の動作電流を設定するための第１
の電流反転回路４と、差動増幅器２の出力を取出すため
の第２の電流反転回路６とにおけるその構成素子である
トランジスタ40、50によって構成され、発光ダイオード
８にはトランジスタ40、50間を流れる電流の差電流を流
して駆動するように構成されている。
２の電流反転回路６のトランジスタ50は、電源ラインと
基準電位ラインとの間に直列に接続され、トランジスタ
40、50のコレクタには出力端子62が形成され、この出力
端子62と基準電位端子30との間には表示素子としての発
光ダイオード８が基準電位側をカソードにして接続され
ている。即ち、発光ダイオード８を駆動するための駆動
回路は、差動増幅器２の動作電流を設定するための第１
の電流反転回路４と、差動増幅器２の出力を取出すため
の第２の電流反転回路６とにおけるその構成素子である
トランジスタ40、50によって構成され、発光ダイオード
８にはトランジスタ40、50間を流れる電流の差電流を流
して駆動するように構成されている。
以上の構成に基づきその動作を説明する。入力端子16に
与えられた信号電圧はさ差動増幅器２で増幅された後、
出力端子60から取出すことができる。この増幅動作にお
いて、入力端子16に与えられる入力信号電圧をVINと
し、その変化をΔVIN、トランジスタ10に流れる電流をI
1、トランジスタ12に流れる電流をI2、その合成電流で
あるトランジスタ38に流れる電流をI3、この電流I3を与
えるための定電流源32の出力電流をI4とすると、トラン
ジスタ48のコレクタには電流I01が流れ、トランジスタ5
8には電流I02が流れる。この場合、トランジスタ50に流
れる電流をI03、定電流源32によって与えられるトラン
ジスタ40に流れる電流をI04とすると、発光ダイオード
８に流れる駆動電流ILは、 IL＝I03−I04 ・・・（１） となり、式（１）において、電流I03は、 I03＝11 ＝I3/2＝I4 ・・・（２） であり、前記電流I04はI04＝I4であり、ΔVINによるΔI
1の増加分ΔI1により、式（１）は、 IL＝（ΔI1＋I1）−I04 ＝ΔI1 ・・・（３） となる。即ち、発光ダイオード８を流れる駆動電流I
Lは、入力信号電圧に対応した値となり、発光ダイオー
ド８の発光量は入力信号電圧の変化に追従することにな
る。
与えられた信号電圧はさ差動増幅器２で増幅された後、
出力端子60から取出すことができる。この増幅動作にお
いて、入力端子16に与えられる入力信号電圧をVINと
し、その変化をΔVIN、トランジスタ10に流れる電流をI
1、トランジスタ12に流れる電流をI2、その合成電流で
あるトランジスタ38に流れる電流をI3、この電流I3を与
えるための定電流源32の出力電流をI4とすると、トラン
ジスタ48のコレクタには電流I01が流れ、トランジスタ5
8には電流I02が流れる。この場合、トランジスタ50に流
れる電流をI03、定電流源32によって与えられるトラン
ジスタ40に流れる電流をI04とすると、発光ダイオード
８に流れる駆動電流ILは、 IL＝I03−I04 ・・・（１） となり、式（１）において、電流I03は、 I03＝11 ＝I3/2＝I4 ・・・（２） であり、前記電流I04はI04＝I4であり、ΔVINによるΔI
1の増加分ΔI1により、式（１）は、 IL＝（ΔI1＋I1）−I04 ＝ΔI1 ・・・（３） となる。即ち、発光ダイオード８を流れる駆動電流I
Lは、入力信号電圧に対応した値となり、発光ダイオー
ド８の発光量は入力信号電圧の変化に追従することにな
る。
このようにこのレベルメータ回路では、信号系に設置さ
れた増幅器の一部の回路を共通化し、しかも特別な回路
を設置することなく電流の増幅関係を検出して駆動電流
を得ている。その駆動電流の変化が入力信号電圧に対応
していることから、発光ダイオード８の発光電流は、入
力信号レベルに応じたものとなる。特に、発光ダイオー
ド８の発光状況は、増幅器２の増幅出力と連動している
ために、別の回路を設置したことによる信号レベルの表
示誤差の発生を防止することができる。
れた増幅器の一部の回路を共通化し、しかも特別な回路
を設置することなく電流の増幅関係を検出して駆動電流
を得ている。その駆動電流の変化が入力信号電圧に対応
していることから、発光ダイオード８の発光電流は、入
力信号レベルに応じたものとなる。特に、発光ダイオー
ド８の発光状況は、増幅器２の増幅出力と連動している
ために、別の回路を設置したことによる信号レベルの表
示誤差の発生を防止することができる。
第２図はこの発明の他の実施例を示し、この実施例は前
記トランジスタ50のエミッタ側に出力電流を抑制する限
流素子としての抵抗64を挿入したものである。トランジ
スタ40、50に流れる電流の比率を抵抗64によって調整す
ることにより、発光ダイオード８に流れる駆動電流の値
を自由に設定することができ、例えば、発光ダイオード
８の発光状況を入力信号レベルが低いときにはそのレベ
ル変化に対応して変化させ、一定のレベルを超えたとき
には、一定状態にするような発光状態を得ることができ
る。
記トランジスタ50のエミッタ側に出力電流を抑制する限
流素子としての抵抗64を挿入したものである。トランジ
スタ40、50に流れる電流の比率を抵抗64によって調整す
ることにより、発光ダイオード８に流れる駆動電流の値
を自由に設定することができ、例えば、発光ダイオード
８の発光状況を入力信号レベルが低いときにはそのレベ
ル変化に対応して変化させ、一定のレベルを超えたとき
には、一定状態にするような発光状態を得ることができ
る。
前記実施例では表示素子として発光ダイオードを用いた
場合を例に取って説明したが、表示素子は、指示計器或
いは発光ダイオード以外の発光素子を用いても同様の効
果が期待できる。
場合を例に取って説明したが、表示素子は、指示計器或
いは発光ダイオード以外の発光素子を用いても同様の効
果が期待できる。
以上説明したように、この発明によれば、信号系の増幅
回路を表示出力用回路に兼用させて入力信号に応じた出
力信号の取り出しとは別に入力信号レベルに応じた出力
電流を取り出して発光ダイオードに流し、発光ダイオー
ドの発光によって入力信号レベルを表示するようにした
ので、信号レベルの表示精度を向上させることができ、
しかも、信号系回路と表示系回路とを別個に構成する必
要がなく、回路構成の簡略化とともに製造コストの低減
を図ることができる。
回路を表示出力用回路に兼用させて入力信号に応じた出
力信号の取り出しとは別に入力信号レベルに応じた出力
電流を取り出して発光ダイオードに流し、発光ダイオー
ドの発光によって入力信号レベルを表示するようにした
ので、信号レベルの表示精度を向上させることができ、
しかも、信号系回路と表示系回路とを別個に構成する必
要がなく、回路構成の簡略化とともに製造コストの低減
を図ることができる。
第１図はこの発明のレベルメータ回路の実施例を示す回
路図、第２図はこの発明の他の実施例を示す回路図であ
る。 ２……差動増幅器 ４……第１の電流反転回路 ６……第２の電流反転回路 ８……発光ダイオード 10……第１のトランジスタ 12……第２のトランジスタ 22……帰還回路 32……定電流源 36……第３のトランジスタ 38……第４のトランジスタ 40……第５のトランジスタ 42……第３の電流反転回路 44……第６のトランジスタ 46……第９のトランジスタ 48……第７のトランジスタ 50……第８のトランジスタ 52……第10のトランジスタ 54……第４の電流反転回路 56……第11のトランジスタ 58……第12のトランジスタ
路図、第２図はこの発明の他の実施例を示す回路図であ
る。 ２……差動増幅器 ４……第１の電流反転回路 ６……第２の電流反転回路 ８……発光ダイオード 10……第１のトランジスタ 12……第２のトランジスタ 22……帰還回路 32……定電流源 36……第３のトランジスタ 38……第４のトランジスタ 40……第５のトランジスタ 42……第３の電流反転回路 44……第６のトランジスタ 46……第９のトランジスタ 48……第７のトランジスタ 50……第８のトランジスタ 52……第10のトランジスタ 54……第４の電流反転回路 56……第11のトランジスタ 58……第12のトランジスタ
Claims (1)
- 【請求項１】エミッタを共通にした第１及び第２のトラ
ンジスタを備え、前記第１のトランジスタのベースに一
定のバイアス電圧とともに入力信号、前記第２のトラン
ジスタのベースに前記バイアス電圧とともに出力部側か
ら帰還回路を通して出力信号が帰還される差動増幅器
と、 定電流を発生する定電流源と、 この定電流源にベース・コレクタが接続されて定電流を
受ける第３のトランジスタ、この第３のトランジスタの
ベース・コレクタに第４及び第５のトランジスタのベー
スを接続し、前記第３のトランジスタに流れる前記定電
流に応じて前記第４のトランジスタに前記第１及び第２
のトランジスタのエミッタ側から定電流を引き込むこと
により前記第１及び第２のトランジスタに動作電流を流
すとともに前記第５のトランジスタに定電流を引き込む
第１の電流反転回路と、 前記差動増幅器の第１のトランジスタのコレクタ側に第
６のトランジスタのベース・コレクタを共通に接続し、
この第６のトランジスタのベース・コレクタに第７及び
第８のトランジスタのベースを接続し、前記第７及び第
８のトランジスタを通して前記第１のトランジスタ側に
流れる電流を個別に取り出し、前記第７のトランジスタ
を通して前記帰還回路側に前記電流を流し込むととも
に、前記第８のトランジスタを前記第５のトランジスタ
に直列に接続し、前記第５のトランジスタ側に前記第１
のトランジスタに流れる前記電流に応じた電流を流し込
み、この電流と前記第５のトランジスタに引き込まれる
定電流との差電流からなる出力電流を前記出力信号とは
別に発生させる第２の電流反転回路と、 前記差動増幅器の第２のトランジスタのコレクタ側に第
９のトランジスタのベース・コレクタを接続し、この第
９のトランジスタのベース・コレクタに第10のトランジ
スタのベースを接続し、前記第２のトランジスタ側に流
れる前記電流を前記第10のトランジスタによって取り出
す第３の電流反転回路と、 この第３の電流反転回路の前記第10のトランジスタのコ
レクタ側に第11のトランジスタのベース・コレクタを接
続し、この第11のトランジスタのベース・コレクタに第
12のトランジスタのベースを接続し、前記第３の電流反
転回路を通して取り出された前記電流を前記第２の電流
反転回路の前記第７のトランジスタ及び前記帰還回路側
から前記第12のトランジスタ側に引き込むことにより、
前記出力信号を発生させる第４の電流反転回路と、 前記第５のトランジスタに並列に接続されて前記出力電
流が供給されて発光し、前記入力信号のレベルを表す発
光ダイオードと、 を備えたことを特徴とするレベルメータ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58077906A JPH0711543B2 (ja) | 1983-05-02 | 1983-05-02 | レベルメータ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58077906A JPH0711543B2 (ja) | 1983-05-02 | 1983-05-02 | レベルメータ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59202069A JPS59202069A (ja) | 1984-11-15 |
| JPH0711543B2 true JPH0711543B2 (ja) | 1995-02-08 |
Family
ID=13647112
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58077906A Expired - Lifetime JPH0711543B2 (ja) | 1983-05-02 | 1983-05-02 | レベルメータ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0711543B2 (ja) |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5840845B2 (ja) * | 1976-04-12 | 1983-09-08 | パイオニア株式会社 | 電子回路 |
| JPS5335465A (en) * | 1976-09-14 | 1978-04-01 | Sony Corp | Differential input type trigger circuit |
| JPS56168168A (en) * | 1980-05-29 | 1981-12-24 | Toshiba Corp | Window comparator circuit |
-
1983
- 1983-05-02 JP JP58077906A patent/JPH0711543B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS59202069A (ja) | 1984-11-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4462005A (en) | Current mirror circuit | |
| JPS6142965B2 (ja) | ||
| US5929623A (en) | Regulated power supply circuit | |
| US4723111A (en) | Amplifier arrangement | |
| US4228404A (en) | Low voltage compound inverter buffer circuit | |
| JPH0656570B2 (ja) | カスコード接続電流源回路配置 | |
| US4217555A (en) | Amplifier circuit arrangement with stabilized power-supply current | |
| GB1467058A (en) | Amplifier and bias circuitry therefor | |
| JPH0450765B2 (ja) | ||
| JPH0711543B2 (ja) | レベルメータ回路 | |
| JPH0732329B2 (ja) | 電力増幅器の出力段 | |
| JPH0362042B2 (ja) | ||
| JPH0669140B2 (ja) | レベルシフト回路 | |
| JP2547896B2 (ja) | 電流反転回路 | |
| JPH07229928A (ja) | 電流検出装置 | |
| JPH07112137B2 (ja) | ベース電流補償回路 | |
| JPH0411042B2 (ja) | ||
| JP3087352B2 (ja) | 非反転増幅器 | |
| JP2566941B2 (ja) | 集積回路の直流オフセツト電圧補償回路 | |
| JP3509167B2 (ja) | カレントミラー装置 | |
| JPH0347010B2 (ja) | ||
| JPH0648280B2 (ja) | 電流検出回路 | |
| KR830001980B1 (ko) | 전력 증폭 회로 | |
| SU1653129A1 (ru) | Составной транзистор | |
| JP3534275B2 (ja) | 電流源及び集積回路 |