JPH07117562B2 - スペクトラムアナライザ - Google Patents
スペクトラムアナライザInfo
- Publication number
- JPH07117562B2 JPH07117562B2 JP63260574A JP26057488A JPH07117562B2 JP H07117562 B2 JPH07117562 B2 JP H07117562B2 JP 63260574 A JP63260574 A JP 63260574A JP 26057488 A JP26057488 A JP 26057488A JP H07117562 B2 JPH07117562 B2 JP H07117562B2
- Authority
- JP
- Japan
- Prior art keywords
- level
- stored
- signal
- frequency
- addresses
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000001228 spectrum Methods 0.000 title claims description 17
- 238000001514 detection method Methods 0.000 claims description 2
- 238000005070 sampling Methods 0.000 description 12
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 2
- 206010047571 Visual impairment Diseases 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000013256 coordination polymer Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R23/00—Arrangements for measuring frequencies; Arrangements for analysing frequency spectra
- G01R23/16—Spectrum analysis; Fourier analysis
Landscapes
- Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- General Physics & Mathematics (AREA)
- Measuring Frequencies, Analyzing Spectra (AREA)
- Indication And Recording Devices For Special Purposes And Tariff Metering Devices (AREA)
Description
【発明の詳細な説明】 （産業上の利用分野） この発明は音響機器等に設けられるスペクトラムアナラ
イザに関する。
イザに関する。
（従来技術） 従来のこの種のスペクトラムアナライザは第５図に示す
如く、入力信号を中心周波を異にする複数のバンドパス
フィルタ21〜27に供給し、バンドパスフィルタ21〜27の
出力を夫々対応させた整流回路28〜34に供給して整流
し、タイミング信号発生回路35からのタイミング信号に
ともなってアナログスイッチ回路36を切替えることで、
整流された各バンドパスフィルタ21〜27からの出力を順
次サンプリングし、A/D変換器37でデジタルデータに変
換し、アナログスイッチ回路36の切替タイミングに同期
したタイミングで、レベル表示器38にバーグラフ表示す
ることによって、周波数スペクトラムの表示を行なって
いる。なお第５図において39はレベルメータドライバ
を、40はタイミング信号発生回路35からのタイミング信
号を受けてレベル表示器38の各バーグラフ表示の切替タ
イミングを、アナログスイッチ回路36の切替タイミング
と同期をとるためのタイミングドライバを示している。
如く、入力信号を中心周波を異にする複数のバンドパス
フィルタ21〜27に供給し、バンドパスフィルタ21〜27の
出力を夫々対応させた整流回路28〜34に供給して整流
し、タイミング信号発生回路35からのタイミング信号に
ともなってアナログスイッチ回路36を切替えることで、
整流された各バンドパスフィルタ21〜27からの出力を順
次サンプリングし、A/D変換器37でデジタルデータに変
換し、アナログスイッチ回路36の切替タイミングに同期
したタイミングで、レベル表示器38にバーグラフ表示す
ることによって、周波数スペクトラムの表示を行なって
いる。なお第５図において39はレベルメータドライバ
を、40はタイミング信号発生回路35からのタイミング信
号を受けてレベル表示器38の各バーグラフ表示の切替タ
イミングを、アナログスイッチ回路36の切替タイミング
と同期をとるためのタイミングドライバを示している。
なお、第３図はバンドパスフィルタ21〜27の通過特性の
一例を示している。第４図は入力信号のレスポンス−周
波数特性の一例を示し、第５図に示すスペクトラムアナ
ライザへ入力される。
一例を示している。第４図は入力信号のレスポンス−周
波数特性の一例を示し、第５図に示すスペクトラムアナ
ライザへ入力される。
スペクトラムアナライザにおける周波数スペクトラムの
表示は人間の眼の残像効果を利用している。一般に一秒
間に数十回から数百回程度の周期でアナログスイッチ回
路36におけるサンプリングをして、表示をすれば一応の
周波数スペクトラムの表示ができる。
表示は人間の眼の残像効果を利用している。一般に一秒
間に数十回から数百回程度の周期でアナログスイッチ回
路36におけるサンプリングをして、表示をすれば一応の
周波数スペクトラムの表示ができる。
また、マイクロコンピュータ等を用いたものではA/D変
換したレベルデータを一時記憶装置に記憶させ、アナロ
グスイッチ回路36におけるサンプリングのタイミングと
別のタイミングで表示を行っているものもある。
換したレベルデータを一時記憶装置に記憶させ、アナロ
グスイッチ回路36におけるサンプリングのタイミングと
別のタイミングで表示を行っているものもある。
（発明が解決しようとする課題） 上記したような従来例のスペクトラムアナライザによれ
ばレベル表示器に表示される周波数カーブ、すなわち表
示されるレスポンス−周波数カーブを滑らかに見せるた
めには、周波数の分割数を多くしなければならない。こ
のためにバンドパスフィルタの数が増加し、整流回路、
アナログスイッチ回路も増加する。このためスペクトラ
ムアナライザに必要とする空間が増大するほか、価格的
にも高価なものとなる問題点がある。
ばレベル表示器に表示される周波数カーブ、すなわち表
示されるレスポンス−周波数カーブを滑らかに見せるた
めには、周波数の分割数を多くしなければならない。こ
のためにバンドパスフィルタの数が増加し、整流回路、
アナログスイッチ回路も増加する。このためスペクトラ
ムアナライザに必要とする空間が増大するほか、価格的
にも高価なものとなる問題点がある。
本発明は少ないバンドパスフィルタの数で、より多くの
周波数分割がされたスペクトラムアナライザを提供する
ことを目的とする。
周波数分割がされたスペクトラムアナライザを提供する
ことを目的とする。
（課題を解決するための手段） この発明のスペクトラムアナライザは、中心周波数がそ
れぞれ異なる複数のバンドパスフィルタと、それぞれの
バンドパスフィルタを通過した信号のレベルを検出する
検出手段と、中心周波数が隣接するバンドパスフィルタ
を通過した信号レベルの補間値を演算する演算手段と、
上記複数のバンドパスフィルタからの各信号レベルおよ
び上記演算手段により演算された各補間値をそれぞれ記
憶する記憶装置と、該記憶装置に記憶された信号レベル
をそれぞれの周波数に応じたレベル表示としてバンドパ
スフィルタの中心周波数の増加方向にしたがって並べて
表示し、かつ補間値のレベルを演算の基礎となった信号
レベルの表示位置間に表示するレベル表示器とを備え、
演算された補間値のレベルを含めて入力信号のレベル−
周波数分布を表すようにしたスペクトラムアナライザで
あって、 上記記憶装置は、空きアドレスを介して上記複数のバン
ドパスフィルタの中心周波数順にアドレスを対応させて
上記複数のバンドパスフィルタの中心周波数順に対応す
る信号レベルをそれぞれ記憶させ、補間値を補間値演算
の基礎となった信号レベルが記憶されるアドレス間に設
けられた空きアドレスにそれぞれ記憶させるようにした
ものである。
れぞれ異なる複数のバンドパスフィルタと、それぞれの
バンドパスフィルタを通過した信号のレベルを検出する
検出手段と、中心周波数が隣接するバンドパスフィルタ
を通過した信号レベルの補間値を演算する演算手段と、
上記複数のバンドパスフィルタからの各信号レベルおよ
び上記演算手段により演算された各補間値をそれぞれ記
憶する記憶装置と、該記憶装置に記憶された信号レベル
をそれぞれの周波数に応じたレベル表示としてバンドパ
スフィルタの中心周波数の増加方向にしたがって並べて
表示し、かつ補間値のレベルを演算の基礎となった信号
レベルの表示位置間に表示するレベル表示器とを備え、
演算された補間値のレベルを含めて入力信号のレベル−
周波数分布を表すようにしたスペクトラムアナライザで
あって、 上記記憶装置は、空きアドレスを介して上記複数のバン
ドパスフィルタの中心周波数順にアドレスを対応させて
上記複数のバンドパスフィルタの中心周波数順に対応す
る信号レベルをそれぞれ記憶させ、補間値を補間値演算
の基礎となった信号レベルが記憶されるアドレス間に設
けられた空きアドレスにそれぞれ記憶させるようにした
ものである。
（作 用） したがって、中心周波数が隣接するバンドパスフィルタ
を通過した信号レベルから補間値が演算手段により演算
され、レベル表示器に検出手段により検出された信号レ
ベルがそれぞれの周波数に応じたレベル表示としてバン
ドパスフィルタの中心周波数の増加方向にしたがって順
次表示されると共に、補間値のレベルが補間値演算の基
礎となった信号レベル表示位置の間の位置に表示され
る。
を通過した信号レベルから補間値が演算手段により演算
され、レベル表示器に検出手段により検出された信号レ
ベルがそれぞれの周波数に応じたレベル表示としてバン
ドパスフィルタの中心周波数の増加方向にしたがって順
次表示されると共に、補間値のレベルが補間値演算の基
礎となった信号レベル表示位置の間の位置に表示され
る。
この結果、バンドパスフィルタの数をｎ個としたとき、
補間値の数は（ｎ−１）個となる。そこでレベル表示器
からみれば周波数分割数は最大（2n−１）であるが、こ
のために必要とするバンドパスフィルタの数はｎ個です
むことになる。
補間値の数は（ｎ−１）個となる。そこでレベル表示器
からみれば周波数分割数は最大（2n−１）であるが、こ
のために必要とするバンドパスフィルタの数はｎ個です
むことになる。
（実施例） 以下、この発明を実施例により説明する。
第１図はこの発明の一実施例の構成を示すブロック図で
ある。
ある。
入力信号は、それぞれ中心周波数60Hz,125Hz,250Hz,500
Hz,1kHz,3.5kHz,10kHzのバンドパスフィルタ21,22,23,2
4,25,26,27に供給して分離し、バンドパスフィルタ21,2
2,23,24,25,26,27からの出力はそれぞれ整流回路28,29,
30,31,32,33,34に供給し、整流回路28,29,30,31,32,33,
34によってそれぞれ直流電圧として出力される。
Hz,1kHz,3.5kHz,10kHzのバンドパスフィルタ21,22,23,2
4,25,26,27に供給して分離し、バンドパスフィルタ21,2
2,23,24,25,26,27からの出力はそれぞれ整流回路28,29,
30,31,32,33,34に供給し、整流回路28,29,30,31,32,33,
34によってそれぞれ直流電圧として出力される。
ここで入力信号のレスポンス−周波数特性はたとえば第
４図に示す如くであり、バンドパスフィルタ21〜27の通
過特性はたとえば第３図に示す如くである。
４図に示す如くであり、バンドパスフィルタ21〜27の通
過特性はたとえば第３図に示す如くである。
整流回路28〜34からの出力はアナログスイッチ回路36に
入力し、アナログスイッチ回路36により整流回路28〜34
にてそれぞれ整流されたバンドパスフィルタ21〜27の出
力を順次選択して出力する。アナログスイッチ回路36か
らの出力はアナログ／デジタル（A/Dと記す）変換器37
に供給してデジタルデータに変換する。
入力し、アナログスイッチ回路36により整流回路28〜34
にてそれぞれ整流されたバンドパスフィルタ21〜27の出
力を順次選択して出力する。アナログスイッチ回路36か
らの出力はアナログ／デジタル（A/Dと記す）変換器37
に供給してデジタルデータに変換する。
40はマイクロコンピュータであって、中央処理装置（CP
U）40-1、プログラムを記憶させたROM40-2、データを記
憶するRAM40-3および入出力ポート40-4を備えており、
入出力ポート40-4を介してアナログスイッチ回路36に切
替信号を出力し、A/D変換器37からのデジタルデータを
読み込みRAM40-3の所定のアドレス、たとえばアドレス
“0"〜“12"間の偶数アドレスに、バンドパスフィルタ2
1〜27のそれぞれの出力に対応するデータを順次記憶す
る。またCPU40-1はROM40-2に記憶のプログラムの制御の
もとに、“0"〜“12"の隣接する偶数アドレスに記憶の
データの平均値を演算し、演算結果を“0"〜“12"間の
奇数アドレスに記憶させる。第１図におけるRAM40-3に
おいて“ ”内の数字はアドレス番号を示し、（ ）内
はバンドパスフィルタの出力データをバンドパスフィル
タの中心周波数で表示してある。なお、アドレス“0"〜
“12"間の奇数アドレスに対応するバンドパスフィルタ
は設けられてはおらず、奇数アドレスを挟む偶数アドレ
スに記憶されているデータに対応するバンドパスフィル
タの中心周波数の概略平均周波数を（ ）内に示してあ
る。RAM-3のアドレス“0"〜“12"から読み出されたアド
レス“0"〜“12"の記憶内容はレベルメータドライバ39
に入出力ポート40-4を介して供給され、さらに入出力ポ
ート40-4を介して出力される表示タイミング信号は表示
タイミングドライバ42に供給されて、レベル表示器41に
RAM40-3のアドレス“0"〜“12"に記憶の記憶データに対
応したレベル表示がなされる。この場合、周波数の分割
数は“13"分割となる。
U）40-1、プログラムを記憶させたROM40-2、データを記
憶するRAM40-3および入出力ポート40-4を備えており、
入出力ポート40-4を介してアナログスイッチ回路36に切
替信号を出力し、A/D変換器37からのデジタルデータを
読み込みRAM40-3の所定のアドレス、たとえばアドレス
“0"〜“12"間の偶数アドレスに、バンドパスフィルタ2
1〜27のそれぞれの出力に対応するデータを順次記憶す
る。またCPU40-1はROM40-2に記憶のプログラムの制御の
もとに、“0"〜“12"の隣接する偶数アドレスに記憶の
データの平均値を演算し、演算結果を“0"〜“12"間の
奇数アドレスに記憶させる。第１図におけるRAM40-3に
おいて“ ”内の数字はアドレス番号を示し、（ ）内
はバンドパスフィルタの出力データをバンドパスフィル
タの中心周波数で表示してある。なお、アドレス“0"〜
“12"間の奇数アドレスに対応するバンドパスフィルタ
は設けられてはおらず、奇数アドレスを挟む偶数アドレ
スに記憶されているデータに対応するバンドパスフィル
タの中心周波数の概略平均周波数を（ ）内に示してあ
る。RAM-3のアドレス“0"〜“12"から読み出されたアド
レス“0"〜“12"の記憶内容はレベルメータドライバ39
に入出力ポート40-4を介して供給され、さらに入出力ポ
ート40-4を介して出力される表示タイミング信号は表示
タイミングドライバ42に供給されて、レベル表示器41に
RAM40-3のアドレス“0"〜“12"に記憶の記憶データに対
応したレベル表示がなされる。この場合、周波数の分割
数は“13"分割となる。
さらにRAM40-3には計数値出力がアナログスイッチ回路3
6の切替信号として作用するサンプリングアドレスカウ
ンタ領域、計数値出力がレベル表示器41における表示周
波数位置を指定する指定信号として作用するデジットカ
ウント（DCと略記する）領域、アドレス指定がアドレス
“12"になったときリセットされ、かつサンプリングア
ドレスカウンタ領域の内容がリセットされたときセット
されるフラグ領域とを備えている。
6の切替信号として作用するサンプリングアドレスカウ
ンタ領域、計数値出力がレベル表示器41における表示周
波数位置を指定する指定信号として作用するデジットカ
ウント（DCと略記する）領域、アドレス指定がアドレス
“12"になったときリセットされ、かつサンプリングア
ドレスカウンタ領域の内容がリセットされたときセット
されるフラグ領域とを備えている。
上記の本発明の一実施例の作用をROMに記憶してあるプ
ログラムにしたがって、第２図のフローチャートにより
説明する。
ログラムにしたがって、第２図のフローチャートにより
説明する。
第２図（ａ）はメインルーチン中の平均値処理を、第２
図（ｂ）はサンプリングタイミング割込み処理を、第２
図（ｃ）は表示タイミング割込み処理を示すフローチャ
ートである。
図（ｂ）はサンプリングタイミング割込み処理を、第２
図（ｃ）は表示タイミング割込み処理を示すフローチャ
ートである。
メインルーチン実行中にサンプリングタイミング割込み
があると、アナログスイッチ回路36へサンプリングアド
レスカウンタ領域の計数値がアナログスイッチ回路36へ
切替信号として送出される（ステップS1）。ステップS1
に続いてサンプリングアドレスカウンタ領域に記憶の計
数値（第２図においてはSACで示してある）を２倍した
データがRAM40-3のアドレスを指定するアドレスレジス
タに格納される（ステップS2）。ステップS2に続いてア
ナログスイッチ回路36からの出力をデジタル変換したデ
ジタルデータがアドレスレジスタの置数で指定されるア
ドレスに格納される（ステップS3）。ステップS3に続い
てサンプリングアドレスカウンタ領域に記憶の計数値に
“＋1"がされ（ステップS4）、サンプリングアドレスカ
ウンタ領域に記憶の計数値が“7"か否かチェックされる
（ステップS5）。ステップS5においてサンプリングアド
レスカウンタ領域に記憶の計数値が“7"と判別される
と、サンプリングアドレスカウンタ領域に記憶の計数値
がリセットされ（ステップS6）、続いてフラグ領域の内
容が“1"にセットされ（ステップS7）、リターンされ
る。ステップS5においてサンプリングアドレスカウンタ
領域に記憶の計数値が７未満のときはステップS5からリ
ターンされる。したがってステップS1〜S5が７回繰り返
されることによりRAM40-3のアドレス“0"〜“12"間の偶
数アドレスにバンドパスフィルタ21〜27の出力を整流し
た出力のデジタル変換データが順次記憶されることにな
る。
があると、アナログスイッチ回路36へサンプリングアド
レスカウンタ領域の計数値がアナログスイッチ回路36へ
切替信号として送出される（ステップS1）。ステップS1
に続いてサンプリングアドレスカウンタ領域に記憶の計
数値（第２図においてはSACで示してある）を２倍した
データがRAM40-3のアドレスを指定するアドレスレジス
タに格納される（ステップS2）。ステップS2に続いてア
ナログスイッチ回路36からの出力をデジタル変換したデ
ジタルデータがアドレスレジスタの置数で指定されるア
ドレスに格納される（ステップS3）。ステップS3に続い
てサンプリングアドレスカウンタ領域に記憶の計数値に
“＋1"がされ（ステップS4）、サンプリングアドレスカ
ウンタ領域に記憶の計数値が“7"か否かチェックされる
（ステップS5）。ステップS5においてサンプリングアド
レスカウンタ領域に記憶の計数値が“7"と判別される
と、サンプリングアドレスカウンタ領域に記憶の計数値
がリセットされ（ステップS6）、続いてフラグ領域の内
容が“1"にセットされ（ステップS7）、リターンされ
る。ステップS5においてサンプリングアドレスカウンタ
領域に記憶の計数値が７未満のときはステップS5からリ
ターンされる。したがってステップS1〜S5が７回繰り返
されることによりRAM40-3のアドレス“0"〜“12"間の偶
数アドレスにバンドパスフィルタ21〜27の出力を整流し
た出力のデジタル変換データが順次記憶されることにな
る。
平均値演算処理は、フラグ領域の記憶内容が“1"か否か
がチェックされ（ステップS8）、ステップS8においてフ
ラグ領域の記憶内容が“1"と判別されたときはステップ
S8に続いて、アドレスレジスタの置数内容がリセットさ
れる（ステップS9）。ステップS9に続いてアドレスレジ
スタに置数されていRAM40-3のアドレスに記憶されてい
る内容と、アドレスレジスタの置数に“＋2"したRAM40
-3アドレスに記憶されている内容とが相加平均される
（ステップS10）。ステップS10にて演算された相加平均
値がアドレスレジスタの置数に“＋1"したRAM40-2のア
ドレスに格納される（ステップS11）。ステップS11に続
いてアドレスレジスタの置数に“＋2"がされ（ステップ
S12）、続いてアドレスレジスタの置数内容が“12"か否
かがチェックされる（ステップS13）。ステップS13にお
いてアドレスレジスタの置数内容が“12"未満のとき
は、置数内容が“12"になるまでステップS10〜S13が繰
り返される。したがってアドレスレジスタの置数内容が
“12"になったときはRAM40-3“0"〜“12"間の偶数アド
レス間に位置する奇数アドレスに、奇数アドレスに隣接
する偶数アドレスの記憶内容を相加平均したデータが記
憶されることになる。
がチェックされ（ステップS8）、ステップS8においてフ
ラグ領域の記憶内容が“1"と判別されたときはステップ
S8に続いて、アドレスレジスタの置数内容がリセットさ
れる（ステップS9）。ステップS9に続いてアドレスレジ
スタに置数されていRAM40-3のアドレスに記憶されてい
る内容と、アドレスレジスタの置数に“＋2"したRAM40
-3アドレスに記憶されている内容とが相加平均される
（ステップS10）。ステップS10にて演算された相加平均
値がアドレスレジスタの置数に“＋1"したRAM40-2のア
ドレスに格納される（ステップS11）。ステップS11に続
いてアドレスレジスタの置数に“＋2"がされ（ステップ
S12）、続いてアドレスレジスタの置数内容が“12"か否
かがチェックされる（ステップS13）。ステップS13にお
いてアドレスレジスタの置数内容が“12"未満のとき
は、置数内容が“12"になるまでステップS10〜S13が繰
り返される。したがってアドレスレジスタの置数内容が
“12"になったときはRAM40-3“0"〜“12"間の偶数アド
レス間に位置する奇数アドレスに、奇数アドレスに隣接
する偶数アドレスの記憶内容を相加平均したデータが記
憶されることになる。
ステップS13においてアドレスレジスタの置数内容が“1
2"であると判別されると、ステップS13に続いてフラグ
領域の内容がリセットされ（ステップS14）、メインル
ーチンが続いて実行される。ステップS8においてフラグ
領域の内容がリセットされていると判別されたときもス
テップS8に続いてメインルーチンが実行される。
2"であると判別されると、ステップS13に続いてフラグ
領域の内容がリセットされ（ステップS14）、メインル
ーチンが続いて実行される。ステップS8においてフラグ
領域の内容がリセットされていると判別されたときもス
テップS8に続いてメインルーチンが実行される。
表示タイミング割り込みがあると、レベルメータドライ
バ39への出力が遮断され（ステップS15）、続いてデジ
ットカウンタ領域に記憶の計数値“＋1"され（ステップ
S16）、デジットカウンタの計数値が“13"か否かがチェ
ックされる（ステップS17）。ステップS17においてデジ
ットカウンタの計数値が“13"未満のときはステップS17
に続いてデジットカウンタ領域に記憶の計数値が表示タ
イミングドライバ42に出力される（ステップS18）。ス
テップS17においてデジットカウンタ領域に記憶の計数
値が“13"のときはステップS17に続いてデジットカウン
タ領域に記憶の計数値がリセットされ（ステップ
S19）、続いてステップS18が実行される。
バ39への出力が遮断され（ステップS15）、続いてデジ
ットカウンタ領域に記憶の計数値“＋1"され（ステップ
S16）、デジットカウンタの計数値が“13"か否かがチェ
ックされる（ステップS17）。ステップS17においてデジ
ットカウンタの計数値が“13"未満のときはステップS17
に続いてデジットカウンタ領域に記憶の計数値が表示タ
イミングドライバ42に出力される（ステップS18）。ス
テップS17においてデジットカウンタ領域に記憶の計数
値が“13"のときはステップS17に続いてデジットカウン
タ領域に記憶の計数値がリセットされ（ステップ
S19）、続いてステップS18が実行される。
ステップS18に続いて、デジットカウンタの計数値がア
ドレスレジスタに置数され（ステップS20）、続いてア
ドレスレジスタの置数値で指定されるアドレスの記憶内
容がレベルメータドライバ39に出力される（ステップS
21）。ステップS21の実行に続いてリターンされる。し
たがって、表示タイミング割込みがある度にRAM40-3の
アドレス“0"〜“12"の１つづつが順次指定されて、指
定されたアドレスの記憶内容がレベルメータドライバ39
に出力され、かつデジットカウンタの計数値が表示タイ
ミングドライバ42に出力される結果、60Hz,〔90Hz〕，
…,10kHzのバンドパスフィルタの｛〔 〕内は補間値に
対する概略平均周波数を示す｝出力に対応したレベルの
表示が、たとえばバンドパスフィルタの中心周波数の増
加方向にしたがって順次レベル表示器41に表示される。
ドレスレジスタに置数され（ステップS20）、続いてア
ドレスレジスタの置数値で指定されるアドレスの記憶内
容がレベルメータドライバ39に出力される（ステップS
21）。ステップS21の実行に続いてリターンされる。し
たがって、表示タイミング割込みがある度にRAM40-3の
アドレス“0"〜“12"の１つづつが順次指定されて、指
定されたアドレスの記憶内容がレベルメータドライバ39
に出力され、かつデジットカウンタの計数値が表示タイ
ミングドライバ42に出力される結果、60Hz,〔90Hz〕，
…,10kHzのバンドパスフィルタの｛〔 〕内は補間値に
対する概略平均周波数を示す｝出力に対応したレベルの
表示が、たとえばバンドパスフィルタの中心周波数の増
加方向にしたがって順次レベル表示器41に表示される。
したがって、７個のバンドパスフィルタを備えて、隣接
するバンドに対するレベルの表示間にあたかも平均値補
間したレベルが表示されることになって、13バンド分の
擬似的なスペクトラムアナライザ表示を得ることができ
る。
するバンドに対するレベルの表示間にあたかも平均値補
間したレベルが表示されることになって、13バンド分の
擬似的なスペクトラムアナライザ表示を得ることができ
る。
また上記した一実施例において相加平均値演算により演
算された相加平均値レベルで補間する場合を示したが、
相加平均値演算に代って相乗（幾何）平均値演算し、幾
何平均値レベルで補間するようにしてもよい。
算された相加平均値レベルで補間する場合を示したが、
相加平均値演算に代って相乗（幾何）平均値演算し、幾
何平均値レベルで補間するようにしてもよい。
（発明の効果） 以上説明した如くこの発明によれば、中心周波数が隣接
するバンドパスフィルタを通過した信号レベルから補間
値を演算し、レベル表示器に検出された信号レベルがそ
れぞれの周波数に応じたレベル表示としてバンドパスフ
ィルタの中心周波数の増加方向にしたがって順次表示す
ると共に、補間値のレベルが補間値演算の基礎となった
信号レベルの表示位置間に表示するようにしたため、バ
ンドパスフィルタの数をｎのしたとき最大（2n−１）の
周波数分割数による表示が行なえる。
するバンドパスフィルタを通過した信号レベルから補間
値を演算し、レベル表示器に検出された信号レベルがそ
れぞれの周波数に応じたレベル表示としてバンドパスフ
ィルタの中心周波数の増加方向にしたがって順次表示す
ると共に、補間値のレベルが補間値演算の基礎となった
信号レベルの表示位置間に表示するようにしたため、バ
ンドパスフィルタの数をｎのしたとき最大（2n−１）の
周波数分割数による表示が行なえる。
このため少ないバンドパスフィルタ数で、より多くの
（ほぼ２倍の）周波数分割されたスペクトラムアナライ
ザとなる。
（ほぼ２倍の）周波数分割されたスペクトラムアナライ
ザとなる。
記憶装置は、空きアドレスを介して上記複数のバンドパ
スフィルタの中心周波数順にアドレスを対応させて上記
複数のバンドパスフィルタの中心周波数順に対応する信
号レベルをそれぞれ記憶させ、補間値を補間値演算の基
礎となった信号レベルが記憶されるアドレス間に設けら
れた空きアドレスにそれぞれ記憶させるようにしたた
め、記憶装置のアドレス順に記憶装置の記憶内容を読み
出して表示器に供給すれば足りて、読み出しのためのア
ドレス指定が容易になる効果がある。
スフィルタの中心周波数順にアドレスを対応させて上記
複数のバンドパスフィルタの中心周波数順に対応する信
号レベルをそれぞれ記憶させ、補間値を補間値演算の基
礎となった信号レベルが記憶されるアドレス間に設けら
れた空きアドレスにそれぞれ記憶させるようにしたた
め、記憶装置のアドレス順に記憶装置の記憶内容を読み
出して表示器に供給すれば足りて、読み出しのためのア
ドレス指定が容易になる効果がある。
第１図はこの発明の一実施例の構成を示すブロック図、 第２図はこの発明の一実施例の作用の説明に供するフロ
ーチャート、 第３図はバンドパスフィルタ（21〜27）の通過特性の一
例を示す線図。 第４図は入力信号のレスポンス−周波数特性の一例を示
す線図。 第５図は従来例の構成を示すブロック図。 21〜27……バンドパスフィルタ、28〜34……整流回路、
36……アナログスイッチ回路、37……A/D変換器、39…
…レベルメータドライバ、40……マイクロコンピュー
タ、40-1……CPU、40-2……ROM、40-3……RAM、40-4…
…入出力ポート、41……レベル表示器、42……表示タイ
ミングドライバ。
ーチャート、 第３図はバンドパスフィルタ（21〜27）の通過特性の一
例を示す線図。 第４図は入力信号のレスポンス−周波数特性の一例を示
す線図。 第５図は従来例の構成を示すブロック図。 21〜27……バンドパスフィルタ、28〜34……整流回路、
36……アナログスイッチ回路、37……A/D変換器、39…
…レベルメータドライバ、40……マイクロコンピュー
タ、40-1……CPU、40-2……ROM、40-3……RAM、40-4…
…入出力ポート、41……レベル表示器、42……表示タイ
ミングドライバ。
Claims (1)
- 【請求項１】中心周波数がそれぞれ異なる複数のバンド
パスフィルタと、それぞれのバンドパスフィルタを通過
した信号のレベルを検出する検出手段と、中心周波数が
隣接するバンドパスフィルタを通過した信号レベルの補
間値を演算する演算手段と、上記複数のバンドパスフィ
ルタからの各信号レベルおよび上記演算手段により演算
された各補間値をそれぞれ記憶する記憶装置と、該記憶
装置に記憶された信号レベルをそれぞれの周波数に応じ
たレベル表示としてバンドパスフィルタの中心周波数の
増加方向にしたがって並べて表示し、かつ補間値のレベ
ルを演算の基礎となった信号レベルの表示位置間に表示
するレベル表示器とを備え、演算された補間値のレベル
を含めて入力信号のレベル−周波数分布を表すようにし
たスペクトラムアナライザであって、 上記記憶装置は、空きアドレスを介して上記複数のバン
ドパスフィルタの中心周波数順にアドレスを対応させて
上記複数のバンドパスフィルタの中心周波数順に対応す
る信号レベルをそれぞれ記憶させ、補間値を補間値演算
の基礎となった信号レベルが記憶されるアドレス間に設
けられた空きアドレスにそれぞれ記憶させるようにした
ことを特徴とするスペクトラムアナライザ。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63260574A JPH07117562B2 (ja) | 1988-10-18 | 1988-10-18 | スペクトラムアナライザ |
| US07/421,114 US5038097A (en) | 1988-10-18 | 1989-10-13 | Spectrum analyzer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63260574A JPH07117562B2 (ja) | 1988-10-18 | 1988-10-18 | スペクトラムアナライザ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02108978A JPH02108978A (ja) | 1990-04-20 |
| JPH07117562B2 true JPH07117562B2 (ja) | 1995-12-18 |
Family
ID=17349839
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63260574A Expired - Lifetime JPH07117562B2 (ja) | 1988-10-18 | 1988-10-18 | スペクトラムアナライザ |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5038097A (ja) |
| JP (1) | JPH07117562B2 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5262957A (en) * | 1990-11-09 | 1993-11-16 | Global Communications, Inc. | Inexpensive portable RF spectrum analyzer with calibration features |
| US5475315A (en) * | 1991-09-20 | 1995-12-12 | Audio Precision, Inc. | Method and apparatus for fast response and distortion measurement |
| US5351338A (en) * | 1992-07-06 | 1994-09-27 | Telefonaktiebolaget L M Ericsson | Time variable spectral analysis based on interpolation for speech coding |
| JP3747492B2 (ja) * | 1995-06-20 | 2006-02-22 | ソニー株式会社 | 音声信号の再生方法及び再生装置 |
| DE102004047042A1 (de) * | 2004-09-28 | 2006-04-06 | Rohde & Schwarz Gmbh & Co Kg | Verfahren und Vorrichtung zur Spektrumanalyse eines Nutz- oder Rauschsignals |
| US8816673B1 (en) * | 2011-05-24 | 2014-08-26 | Anritsu Company | Frequency extension module for microwave and millimeter wave spectrum analyzers |
| EP3502712B1 (en) * | 2017-12-22 | 2024-04-24 | Rohde & Schwarz GmbH & Co. KG | Signal post-processing method, signal post-processing circuit and oscilloscope |
| DE102020007046B3 (de) * | 2020-11-18 | 2022-04-07 | Aaronia Ag | Spektrumanalysator, System und Verfahren zum Ausleiten von Daten aus einem Spektrumanalysator |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3700801A (en) * | 1966-10-03 | 1972-10-24 | Trw Inc | Image analysis and correlation system and method |
| US3701091A (en) * | 1971-02-19 | 1972-10-24 | Mobil Oil Corp | Process of forming time-variant filters for filtering seismic data |
| JPS5744186A (en) * | 1980-08-29 | 1982-03-12 | Takeda Riken Ind Co Ltd | Waveform memory |
| US4455613A (en) * | 1981-11-25 | 1984-06-19 | Gould Inc. | Technique of reconstructing and displaying an analog waveform from a small number of magnitude samples |
| US4797923A (en) * | 1985-11-29 | 1989-01-10 | Clarke William L | Super resolving partial wave analyzer-transceiver |
| US4802098A (en) * | 1987-04-03 | 1989-01-31 | Tektronix, Inc. | Digital bandpass oscilloscope |
| JPH0743751Y2 (ja) * | 1987-08-31 | 1995-10-09 | シャープ株式会社 | スペクトル・アナライザ表示装置 |
| JPH01296169A (ja) * | 1988-05-24 | 1989-11-29 | Sony Corp | スペクトラムアナライザ |
| JPH0269678A (ja) * | 1988-09-05 | 1990-03-08 | Sony Corp | スペクトラムアナライザ装置 |
-
1988
- 1988-10-18 JP JP63260574A patent/JPH07117562B2/ja not_active Expired - Lifetime
-
1989
- 1989-10-13 US US07/421,114 patent/US5038097A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US5038097A (en) | 1991-08-06 |
| JPH02108978A (ja) | 1990-04-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5754440A (en) | Apparatus for harmonic analysis of waveforms in an AC electrical system | |
| JPH07117562B2 (ja) | スペクトラムアナライザ | |
| JP3236710B2 (ja) | 実効値等の測定装置 | |
| US4248316A (en) | Error detecting apparatus for a scale having a digital display | |
| JP3675559B2 (ja) | 測定データのベクトル表示方法 | |
| JPH08123618A (ja) | 座標入力装置の座標データ採取方法 | |
| JPH05273266A (ja) | 周波数偏差量測定装置 | |
| JP3142033B2 (ja) | Ｄ／ａ変換回路 | |
| GB2133164A (en) | Audio signal information display device | |
| JP3092729B2 (ja) | ロジックアナライザ | |
| JP3038613B2 (ja) | パワーアナライザ装置 | |
| KR950004833B1 (ko) | 전력계의 역률 계측 방법 및 그 장치 | |
| JP2537218Y2 (ja) | 体重計 | |
| JP2732419B2 (ja) | エイリアシング検出方法とその装置 | |
| JPH03178568A (ja) | 正弦波ｐｗｍ信号発生装置 | |
| JP2847937B2 (ja) | ディジタル交流電力計 | |
| JPH02188787A (ja) | カーソル表示制御装置 | |
| JP4048556B2 (ja) | ジッタアナライザ | |
| JPH0981112A (ja) | グラフ表示処理装置及びグラフ表示処理方法 | |
| JP2000338138A (ja) | 波形表示装置 | |
| JPH1049554A (ja) | 計量カウンタのデータ収集方式 | |
| JP3696721B2 (ja) | 測定器における測定値の表示方法 | |
| JP2614285B2 (ja) | 零相出力波形検出装置の残留出力波形除去方法 | |
| JPH0723899B2 (ja) | 電気諸量検出処理装置 | |
| JPH07101339B2 (ja) | 画像表示制御装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071218 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081218 Year of fee payment: 13 |
|
| EXPY | Cancellation because of completion of term |