JPH07118546B2 - ダイヤモンドヘテロ接合型ダイオード - Google Patents
ダイヤモンドヘテロ接合型ダイオードInfo
- Publication number
- JPH07118546B2 JPH07118546B2 JP3058914A JP5891491A JPH07118546B2 JP H07118546 B2 JPH07118546 B2 JP H07118546B2 JP 3058914 A JP3058914 A JP 3058914A JP 5891491 A JP5891491 A JP 5891491A JP H07118546 B2 JPH07118546 B2 JP H07118546B2
- Authority
- JP
- Japan
- Prior art keywords
- diamond
- type
- semiconductor layer
- diamond semiconductor
- junction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D8/00—Diodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
- H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
- H10D62/8303—Diamond
Description
【０００１】
【産業上の利用分野】この発明は、半導体整流素子とし
て用いられる、ダイヤモンドヘテロ接合型ダイオードに
関するものである。
て用いられる、ダイヤモンドヘテロ接合型ダイオードに
関するものである。
【０００２】
【従来の技術】ダイヤモンドは、高熱伝導率と優れた耐
熱性を有し、また、バンドギャップが大きく、電気的な
絶縁体でありながらドーピングすることにより半導体と
しての性質を示すものであることから、高温・大電力用
の半導体デバイスへの応用が期待されている。特に近年
の気相合成技術の進歩により、ＣＶＤ（Chemical Vapor
Deposition ）法によって薄膜ダイヤモンドが比較的容
易に合成できるようになり、Ｂ（ホウ素）をドープした
ｐ型ダイヤモンド半導体、Si、Ｐ（リン）などをドープ
したｎ型ダイヤモンド半導体が得られている。
熱性を有し、また、バンドギャップが大きく、電気的な
絶縁体でありながらドーピングすることにより半導体と
しての性質を示すものであることから、高温・大電力用
の半導体デバイスへの応用が期待されている。特に近年
の気相合成技術の進歩により、ＣＶＤ（Chemical Vapor
Deposition ）法によって薄膜ダイヤモンドが比較的容
易に合成できるようになり、Ｂ（ホウ素）をドープした
ｐ型ダイヤモンド半導体、Si、Ｐ（リン）などをドープ
したｎ型ダイヤモンド半導体が得られている。
【０００３】このようなダイヤモンド半導体を用いた半
導体デバイスの開発が進められており、整流素子として
のダイヤモンドｐｎ接合ダイオードもそのひとつであ
る。従来、ダイヤモンドｐｎ接合ダイオードの一例とし
ては、リンをドープしたダイヤモンド薄膜よりなるｎ型
ダイヤモンド半導体層と、Ｂをドープしたダイヤモンド
薄膜よりなるｐ型ダイヤモンド半導体層とを積層してｐ
ｎ接合を形成し、整流性が得られるようにしたものが文
献に開示されている（岩崎ほか，日本応用物理学会，19
90年春期講演会予稿集，30ａ−ＺＢ−10，p.388 ）。
導体デバイスの開発が進められており、整流素子として
のダイヤモンドｐｎ接合ダイオードもそのひとつであ
る。従来、ダイヤモンドｐｎ接合ダイオードの一例とし
ては、リンをドープしたダイヤモンド薄膜よりなるｎ型
ダイヤモンド半導体層と、Ｂをドープしたダイヤモンド
薄膜よりなるｐ型ダイヤモンド半導体層とを積層してｐ
ｎ接合を形成し、整流性が得られるようにしたものが文
献に開示されている（岩崎ほか，日本応用物理学会，19
90年春期講演会予稿集，30ａ−ＺＢ−10，p.388 ）。
【０００４】図５は従来のダイヤモンドｐｎ接合ダイオ
ードのエネルギーバンド図であって、同図の（ａ）は、
零バイアス状態（バイアス電圧Ｖ＝０）を示す図、その
（ｂ）は、ｐ型ダイヤモンド半導体層Ｐの側に正電圧を
かけた順バイアス状態（Ｖ＞０）を示す図、その（ｃ）
は、ｐ型ダイヤモンド半導体層Ｐの側に負電圧（ｎ型ダ
イヤモンド半導体層Ｎの側が正電位）をかけた逆バイア
ス状態（Ｖ＜０）を示す図である。ＥC は伝導帯下端の
エネルギーを、ＥV は価電子帯上端のエネルギーを、Ｅ
F はフェルミ準位を、それぞれ示している。
ードのエネルギーバンド図であって、同図の（ａ）は、
零バイアス状態（バイアス電圧Ｖ＝０）を示す図、その
（ｂ）は、ｐ型ダイヤモンド半導体層Ｐの側に正電圧を
かけた順バイアス状態（Ｖ＞０）を示す図、その（ｃ）
は、ｐ型ダイヤモンド半導体層Ｐの側に負電圧（ｎ型ダ
イヤモンド半導体層Ｎの側が正電位）をかけた逆バイア
ス状態（Ｖ＜０）を示す図である。ＥC は伝導帯下端の
エネルギーを、ＥV は価電子帯上端のエネルギーを、Ｅ
F はフェルミ準位を、それぞれ示している。
【０００５】
【発明が解決しようとする課題】ところで、現状では、
ｐ型のダイヤモンド半導体は約10Ω・cm程度の低抵抗の
ものが気相合成できるのに対して、ｎ型のダイヤモンド
半導体は、含まれる活性な不純物の量がすくなく抵抗率
が104 〜 106Ω・cmと高抵抗のものしか得られていな
い。そのために、従来のダイヤモンドｐｎ接合ダイオー
ドでは、ｐｎ接合部におけるｎ型ダイヤモンド半導体側
の空乏層が厚く、電子がｐｎ接合部に集まることにより
生じるエネルギーバンドの曲がりが弱く、図５に示すよ
うに、ｐｎ接合部において急峻な電位勾配が得られな
い。
ｐ型のダイヤモンド半導体は約10Ω・cm程度の低抵抗の
ものが気相合成できるのに対して、ｎ型のダイヤモンド
半導体は、含まれる活性な不純物の量がすくなく抵抗率
が104 〜 106Ω・cmと高抵抗のものしか得られていな
い。そのために、従来のダイヤモンドｐｎ接合ダイオー
ドでは、ｐｎ接合部におけるｎ型ダイヤモンド半導体側
の空乏層が厚く、電子がｐｎ接合部に集まることにより
生じるエネルギーバンドの曲がりが弱く、図５に示すよ
うに、ｐｎ接合部において急峻な電位勾配が得られな
い。
【０００６】その結果、順バイアス状態において、ｐ型
ダイヤモンド半導体層から正孔（ホール）がｎ型ダイヤ
モンド半導体層へ、またｎ型ダイヤモンド半導体層から
電子がｐ型ダイヤモンド半導体層に流れ込む場合、ｐｎ
接合部におけるこれらのキャリアの移動速度が遅くその
移動距離が長いため、途中でキャリアが格子欠陥やドー
パントなどに捕捉され再結合により消滅する確率が高く
なり、十分な電流が得られにくいことになる。また、一
般にｐｎ接合界面に原子レベルでの欠陥やアモルファス
層が形成されることから、逆バイアスでの障壁が小さく
なり、逆方向電流がある程度流れることになる。このた
め、気相合成によるダイヤモンド半導体を用いたダイオ
ードにおいてはその整流特性の改善が望まれている。
ダイヤモンド半導体層から正孔（ホール）がｎ型ダイヤ
モンド半導体層へ、またｎ型ダイヤモンド半導体層から
電子がｐ型ダイヤモンド半導体層に流れ込む場合、ｐｎ
接合部におけるこれらのキャリアの移動速度が遅くその
移動距離が長いため、途中でキャリアが格子欠陥やドー
パントなどに捕捉され再結合により消滅する確率が高く
なり、十分な電流が得られにくいことになる。また、一
般にｐｎ接合界面に原子レベルでの欠陥やアモルファス
層が形成されることから、逆バイアスでの障壁が小さく
なり、逆方向電流がある程度流れることになる。このた
め、気相合成によるダイヤモンド半導体を用いたダイオ
ードにおいてはその整流特性の改善が望まれている。
【０００７】この発明は、このような事情に鑑みてなさ
れたものであって、一方がｐ型ダイ ヤモンド半導体層で
なるｐｎ接合のｎ型半導体層として、ｎ型ダイヤモンド
半導体層に代えて、Siのような非ダイヤモンド半導体材
料よりなる低抵抗のｎ型非ダイヤモンド半導体層を有
し、かつ、順方向電流が大きく逆方向電流が小さい優れ
た整流特性を有するダイヤモンドヘテロ接合型ダイオー
ドを提供することを目的とする。
れたものであって、一方がｐ型ダイ ヤモンド半導体層で
なるｐｎ接合のｎ型半導体層として、ｎ型ダイヤモンド
半導体層に代えて、Siのような非ダイヤモンド半導体材
料よりなる低抵抗のｎ型非ダイヤモンド半導体層を有
し、かつ、順方向電流が大きく逆方向電流が小さい優れ
た整流特性を有するダイヤモンドヘテロ接合型ダイオー
ドを提供することを目的とする。
【０００８】
【課題を解決するための手段】上記の目的を達成するた
めに、この発明によるダイヤモンドヘテロ接合型ダイオ
ードは、ｐ型ダイヤモンド半導体層とｎ型非ダイヤモン
ド半導体層との間に、二酸化シリコン、炭化シリコン、
窒化シリコンから選ばれた一種よりなる厚み１μｍ以下
の絶縁層を挟んだ接合構造を備えたことを特徴とするも
のである。
めに、この発明によるダイヤモンドヘテロ接合型ダイオ
ードは、ｐ型ダイヤモンド半導体層とｎ型非ダイヤモン
ド半導体層との間に、二酸化シリコン、炭化シリコン、
窒化シリコンから選ばれた一種よりなる厚み１μｍ以下
の絶縁層を挟んだ接合構造を備えたことを特徴とするも
のである。
【０００９】
【作用】
上記構成になるこの発明によるダイヤモンドヘ
テロ接合型ダイオードは、そのエネルギーバンド図の図
３，図４に示すように、ダイヤモンドｐｎ接合ダイオー
ドとは全く異なるエネルギーバンド構造を持つものであ
る。ｐ型ダイヤモンド半導体層Ｐ、絶縁層Ｉ及びｎ型非
ダイヤモンド半導体層Ｎのそれぞれのバンドギャップ
を、Eg（Ｐ）、Eg（Ｉ）、Eg（Ｎ）とすると、バンドギ
ャップの大きさによって以下の２つの場合が考えられ
る。
テロ接合型ダイオードは、そのエネルギーバンド図の図
３，図４に示すように、ダイヤモンドｐｎ接合ダイオー
ドとは全く異なるエネルギーバンド構造を持つものであ
る。ｐ型ダイヤモンド半導体層Ｐ、絶縁層Ｉ及びｎ型非
ダイヤモンド半導体層Ｎのそれぞれのバンドギャップ
を、Eg（Ｐ）、Eg（Ｉ）、Eg（Ｎ）とすると、バンドギ
ャップの大きさによって以下の２つの場合が考えられ
る。
【００１０】なお、上記各図において、図の（ａ）は零
バイアス状態（バイアス電圧Ｖ＝０）を示す図、図の
（ｂ）はｐ型ダイヤモンド半導体層Ｐの側に正電圧をか
けた順バイアス状態（Ｖ＞０）を示す図、図の（ｃ）は
ｐ型ダイヤモンド半導体層Ｐの側に負電圧（ｎ型非ダイ
ヤモンド半導体層Ｎの側が正電位）をかけた逆バイアス
状態（Ｖ＜０）を示す図である。
バイアス状態（バイアス電圧Ｖ＝０）を示す図、図の
（ｂ）はｐ型ダイヤモンド半導体層Ｐの側に正電圧をか
けた順バイアス状態（Ｖ＞０）を示す図、図の（ｃ）は
ｐ型ダイヤモンド半導体層Ｐの側に負電圧（ｎ型非ダイ
ヤモンド半導体層Ｎの側が正電位）をかけた逆バイアス
状態（Ｖ＜０）を示す図である。
【００１１】そして、Ｅ C は伝導帯下端のエネルギー
を、Ｅ V は価電子帯上端のエネルギーを、Ｅ F はフェル
ミ準位を、それぞれ示している。
を、Ｅ V は価電子帯上端のエネルギーを、Ｅ F はフェル
ミ準位を、それぞれ示している。
【００１２】（１） Eg（Ｉ）＞Eg（Ｐ）＞Eg（Ｎ）の
場合 これは、ｐ型ダイヤモンド半導体層Ｐと、ダイヤモンド
よりもバンドギャップが小さい、例えばSiなどよりなる
ｎ型Si半導体層Ｎとの間に、SiO2（二酸化シリコン）薄
膜よりなるSiO2絶縁層Ｉを挟んだ接合構造のものに対応
する。この場合のエネルギーバンド図を図３に示す。
場合 これは、ｐ型ダイヤモンド半導体層Ｐと、ダイヤモンド
よりもバンドギャップが小さい、例えばSiなどよりなる
ｎ型Si半導体層Ｎとの間に、SiO2（二酸化シリコン）薄
膜よりなるSiO2絶縁層Ｉを挟んだ接合構造のものに対応
する。この場合のエネルギーバンド図を図３に示す。
【００１３】（２） Eg（Ｐ）＞Eg（Ｉ）＞Eg（Ｎ）の
場合 これは、ｐ型ダイヤモンド半導体層Ｐと、ダイヤモンド
よりもバンドギャップが小さい、例えばSiなどよりなる
ｎ型Si半導体層Ｎとの間に、SiＣ（炭化シリコン）薄膜
よりなるSiＣ絶縁層Ｉを挟んだ接合構造のものに対応す
る。この場合のエネルギーバンド図を図４に示す。
場合 これは、ｐ型ダイヤモンド半導体層Ｐと、ダイヤモンド
よりもバンドギャップが小さい、例えばSiなどよりなる
ｎ型Si半導体層Ｎとの間に、SiＣ（炭化シリコン）薄膜
よりなるSiＣ絶縁層Ｉを挟んだ接合構造のものに対応す
る。この場合のエネルギーバンド図を図４に示す。
【００１４】この発明によるダイヤモンドヘテロ接合型
ダイオードにおいては、ｐ型ダイヤモンド半導体層Ｐと
ｎ型の非ダイヤモンド半導体層Ｎとの間に絶縁層Ｉがあ
るため、外部電源による電界のほとんどがこの絶縁層Ｉ
にかかる。これにより、逆バイアス状態では、絶縁層Ｉ
をはさんでｐ型ダイヤモンド半導体層Ｐ側に正電荷が、
ｎ型非ダイヤモンド半導体層Ｎ側に負電荷が蓄積するた
めに、図３及び図４の各（ｃ）に示すように、エネルギ
ーバンドにくびれ（ノッチ）が生じる。このため、ｎ型
非ダイヤモンド半導体層Ｎ中の正孔がｐ型ダイヤモンド
半導体層Ｐへ移動することが妨げられることになる。な
お、ｐ型ダイヤモンド半導体層Ｐ内での自由に移動可能
な電子は少ないので、これについては無視できるもので
ある。その結果、ダイヤモンドｐｎ接合ダイオードに比
べて逆方向電流をより小さくすることができる。
ダイオードにおいては、ｐ型ダイヤモンド半導体層Ｐと
ｎ型の非ダイヤモンド半導体層Ｎとの間に絶縁層Ｉがあ
るため、外部電源による電界のほとんどがこの絶縁層Ｉ
にかかる。これにより、逆バイアス状態では、絶縁層Ｉ
をはさんでｐ型ダイヤモンド半導体層Ｐ側に正電荷が、
ｎ型非ダイヤモンド半導体層Ｎ側に負電荷が蓄積するた
めに、図３及び図４の各（ｃ）に示すように、エネルギ
ーバンドにくびれ（ノッチ）が生じる。このため、ｎ型
非ダイヤモンド半導体層Ｎ中の正孔がｐ型ダイヤモンド
半導体層Ｐへ移動することが妨げられることになる。な
お、ｐ型ダイヤモンド半導体層Ｐ内での自由に移動可能
な電子は少ないので、これについては無視できるもので
ある。その結果、ダイヤモンドｐｎ接合ダイオードに比
べて逆方向電流をより小さくすることができる。
【００１５】また、ダイヤモンドｐｎ接合ダイオードに
比べて、ｎ型半導体の電気抵抗が小さく、空乏層が短
い。そこで、電子や正孔などのキャリアが移動する場
合、接合部において再結合により消滅する確率が低くな
る。順バイアス状態では、絶縁層Ｉにかかる電界が電子
と正孔の移動を促進するように作用する。その結果、ｎ
型ダイヤモンド半導体層に代えて低抵抗のｎ型非ダイヤ
モンド半導体層を設けたこ とと相俟って、ダイヤモンド
ｐｎ接合ダイオードに比べてより大きい順方向電流が得
られる。
比べて、ｎ型半導体の電気抵抗が小さく、空乏層が短
い。そこで、電子や正孔などのキャリアが移動する場
合、接合部において再結合により消滅する確率が低くな
る。順バイアス状態では、絶縁層Ｉにかかる電界が電子
と正孔の移動を促進するように作用する。その結果、ｎ
型ダイヤモンド半導体層に代えて低抵抗のｎ型非ダイヤ
モンド半導体層を設けたこ とと相俟って、ダイヤモンド
ｐｎ接合ダイオードに比べてより大きい順方向電流が得
られる。
【００１６】絶縁層としては、二酸化シリコン、炭化シ
リコン、窒化シリコン（Si 3 N 4 ）から選ばれた一種より
なるものが好適である。これらの物質（材料）は、ｐ型
半導体層を構成するダイヤモンド薄膜やｎ型非ダイヤモ
ンド半導体層を構成するその代表的物質であるSiと同じ
く、共有結合結晶体であり、ダイヤモンド薄膜やSiより
なる半導体層との接合界面での欠陥が他の物質に比べ少
ないからである。また、絶縁層の厚みは１μｍ以下が適
当である。１μｍより厚くなると、素子自体の抵抗が大
きくなり過ぎて、整流特性が劣るものとなるからであ
る。
リコン、窒化シリコン（Si 3 N 4 ）から選ばれた一種より
なるものが好適である。これらの物質（材料）は、ｐ型
半導体層を構成するダイヤモンド薄膜やｎ型非ダイヤモ
ンド半導体層を構成するその代表的物質であるSiと同じ
く、共有結合結晶体であり、ダイヤモンド薄膜やSiより
なる半導体層との接合界面での欠陥が他の物質に比べ少
ないからである。また、絶縁層の厚みは１μｍ以下が適
当である。１μｍより厚くなると、素子自体の抵抗が大
きくなり過ぎて、整流特性が劣るものとなるからであ
る。
【００１７】
【実施例】
以下、実施例に基づいてこの発明を説明す
る。
る。
【００１８】〔実施例１〕 図１はこの発明の一実施例によるダイヤモンドヘテロ接
合型ダイオードの断面構造概念図である。
合型ダイオードの断面構造概念図である。
【００１９】以下の手順により、図１に示すダイヤモン
ドヘテロ接合型ダイオード（以下、単にダイヤヘテロ接
合型ダイオードという。）を製作した。
ドヘテロ接合型ダイオード（以下、単にダイヤヘテロ接
合型ダイオードという。）を製作した。
【００２０】基板には低抵抗のｐ型Si基板１（抵抗率＜
0.01Ω・cm，寸法20×10mm）を用い、その表面を平均粒
径0.25μｍのダイヤモンドペーストで約１時間程度バフ
研磨した。このｐ型Si基板１上に、Ｂをドープした厚み
５μｍの多結晶のｐ型ダイヤモンド半導体層２、厚み20
ÅのSiO 2 絶縁層3A、厚み１μｍの多結晶のｎ型Si半導体
層４をマイクロ波ＣＶＤ法を用いて順次形成した。
0.01Ω・cm，寸法20×10mm）を用い、その表面を平均粒
径0.25μｍのダイヤモンドペーストで約１時間程度バフ
研磨した。このｐ型Si基板１上に、Ｂをドープした厚み
５μｍの多結晶のｐ型ダイヤモンド半導体層２、厚み20
ÅのSiO 2 絶縁層3A、厚み１μｍの多結晶のｎ型Si半導体
層４をマイクロ波ＣＶＤ法を用いて順次形成した。
【００２１】ｐ型ダイヤモンド半導体層２の合成には、
反応ガスは、CH 4 とH 2 とを混合した原料ガス（CH 4 濃
度： 0.5％）に、H 2 で希釈したB 2 H 6 （ジボラン）を総ガ
ス流量 100sccmに対してその濃度が0.1ppmとなるように
添加したものを用いた。
反応ガスは、CH 4 とH 2 とを混合した原料ガス（CH 4 濃
度： 0.5％）に、H 2 で希釈したB 2 H 6 （ジボラン）を総ガ
ス流量 100sccmに対してその濃度が0.1ppmとなるように
添加したものを用いた。
【００２２】次いで、ｎ型Si半導体層４の表面に、リソ
グラフィー技術を用いて、Au薄膜よりなる直径約 100μ
ｍのAu電極５を形成した。また、ｐ型Si基板１の裏面側
を銅板にAgペーストで接着してオーミック電極６を設け
た。なお、比較例として、ｐ型Si基板１上に厚み５μｍ
のｐ型ダイヤモンド半導体層２と厚み１μｍのｎ型Si半
導体層４とを順に形成し、これに上記のAu電極５及び上
記のオーミック電極６を設けた、ヘテロｐｎ接合ダイオ
ードを製作した。
グラフィー技術を用いて、Au薄膜よりなる直径約 100μ
ｍのAu電極５を形成した。また、ｐ型Si基板１の裏面側
を銅板にAgペーストで接着してオーミック電極６を設け
た。なお、比較例として、ｐ型Si基板１上に厚み５μｍ
のｐ型ダイヤモンド半導体層２と厚み１μｍのｎ型Si半
導体層４とを順に形成し、これに上記のAu電極５及び上
記のオーミック電極６を設けた、ヘテロｐｎ接合ダイオ
ードを製作した。
【００２３】これらの電流−電圧特性（Ｉ−Ｖ特性）を
プローバを用いて測定した結果を図２に示す。この実施
例によるダイヤヘテロ接合型ダイオードは、絶縁層のな
い比較例のヘテロｐｎ接合ダイオードに比べ、逆方向電
流が小さく、またより大きい順方向電流が得られてお
り、整流特性が大幅に向上している。
プローバを用いて測定した結果を図２に示す。この実施
例によるダイヤヘテロ接合型ダイオードは、絶縁層のな
い比較例のヘテロｐｎ接合ダイオードに比べ、逆方向電
流が小さく、またより大きい順方向電流が得られてお
り、整流特性が大幅に向上している。
【００２４】〔実施例２〕 絶縁層としてSiＣよりなるSiＣ絶縁層を備えたダイヤヘ
テロ接合型ダイオードを製作した。なお、その素子構造
自体については、実施例１と同様であるから、それを示
す図は図示省略する。低抵抗のｐ型Si基板１上に、Ｂを
ドープした厚み５μｍの多結晶のｐ型ダイヤモンド半導
体層２、厚み20ÅのSiＣ絶縁層3B、厚み１μｍの多結晶
のｎ型Si半導体層４をマイクロ波ＣＶＤ法を用いて順次
形成した。実施例１と同様にして、ｎ型Si半導体層４の
表面に直径約 100μｍのAu電極５を形成するとともに、
ｐ型Si基板１の裏面側を銅板にAgペーストで接着してオ
ーミック電極６を設けた。
テロ接合型ダイオードを製作した。なお、その素子構造
自体については、実施例１と同様であるから、それを示
す図は図示省略する。低抵抗のｐ型Si基板１上に、Ｂを
ドープした厚み５μｍの多結晶のｐ型ダイヤモンド半導
体層２、厚み20ÅのSiＣ絶縁層3B、厚み１μｍの多結晶
のｎ型Si半導体層４をマイクロ波ＣＶＤ法を用いて順次
形成した。実施例１と同様にして、ｎ型Si半導体層４の
表面に直径約 100μｍのAu電極５を形成するとともに、
ｐ型Si基板１の裏面側を銅板にAgペーストで接着してオ
ーミック電極６を設けた。
【００２５】このダイヤヘテロ接合型ダイオードの電流
−電圧特性をプローバを用いて測定した結果を図２に示
す。この実施例によるダイヤヘテロ接合型ダイオード
は、比較例のヘテロｐｎ接合ダイオードに比べ、逆方向
電流が小さく、またより大きい順方向電流が得られてお
り、整流特性が向上している。
−電圧特性をプローバを用いて測定した結果を図２に示
す。この実施例によるダイヤヘテロ接合型ダイオード
は、比較例のヘテロｐｎ接合ダイオードに比べ、逆方向
電流が小さく、またより大きい順方向電流が得られてお
り、整流特性が向上している。
【００２６】なお、絶縁層がSi3N4 よりなるものの場合
にも、整流特性が向上することを確認している。また、
ｐ型ダイヤモンド半導体層とｎ型非ダイヤモンド半導体
層との間に絶縁層を挟んだ接合構造は、ｐ型ダイヤモン
ド半導体層Ｐとｎ型非ダイヤモンド半導体層Ｎとを多層
構造にした、例えばトランジスタのような、ＰＮＰ，Ｎ
ＰＮ構造の半導体素子や、双安定型のダイオードのよう
な、ＰＮＰＮ，ＮＰＮＰ構造の半導体素子にも適用でき
るものである。
にも、整流特性が向上することを確認している。また、
ｐ型ダイヤモンド半導体層とｎ型非ダイヤモンド半導体
層との間に絶縁層を挟んだ接合構造は、ｐ型ダイヤモン
ド半導体層Ｐとｎ型非ダイヤモンド半導体層Ｎとを多層
構造にした、例えばトランジスタのような、ＰＮＰ，Ｎ
ＰＮ構造の半導体素子や、双安定型のダイオードのよう
な、ＰＮＰＮ，ＮＰＮＰ構造の半導体素子にも適用でき
るものである。
【００２７】
【発明の効果】以上説明したように、この発明によるダ
イヤモンドヘテロ接合型ダイオードでは、ｐ型ダイヤモ
ンド半導体層とｎ型非ダイヤモンド半導体層との間に、
二酸化シリコン、炭化シリコン、窒化シリコンから選ば
れた一種よりなる所定の厚みの絶縁層を挟んだ接合構造
を備えた構成としたものであるから、順バイアス状態で
は絶縁層にかかる電界が電子と正孔の移動を促進するよ
うに作用すること、また、逆バイアス状態ではエネルギ
ーバンドにくびれが生じｎ型非ダイヤモンド半導体層内
の正孔のｐ型ダイヤモンド半導体層への移動が妨げられ
るようになることにより、逆方向電流が小さく順方向電
流が大きいという優れた整流特性が得られる。すなわ
ち、この発明によれば、優れた整流特性を有するダイヤ
モンドヘテロ接合型ダイオードを提供することができ
る。
イヤモンドヘテロ接合型ダイオードでは、ｐ型ダイヤモ
ンド半導体層とｎ型非ダイヤモンド半導体層との間に、
二酸化シリコン、炭化シリコン、窒化シリコンから選ば
れた一種よりなる所定の厚みの絶縁層を挟んだ接合構造
を備えた構成としたものであるから、順バイアス状態で
は絶縁層にかかる電界が電子と正孔の移動を促進するよ
うに作用すること、また、逆バイアス状態ではエネルギ
ーバンドにくびれが生じｎ型非ダイヤモンド半導体層内
の正孔のｐ型ダイヤモンド半導体層への移動が妨げられ
るようになることにより、逆方向電流が小さく順方向電
流が大きいという優れた整流特性が得られる。すなわ
ち、この発明によれば、優れた整流特性を有するダイヤ
モンドヘテロ接合型ダイオードを提供することができ
る。
【図１】この発明の一実施例によるダイヤモンドヘテロ
接合型ダイオードの断面構造概念図である。
接合型ダイオードの断面構造概念図である。
【図２】この発明によるダイヤモンドヘテロ接合型ダイ
オードの電流−電圧特性の一例を示す図である。
オードの電流−電圧特性の一例を示す図である。
【図３】絶縁層がSiO 2 絶縁層、ｎ型非ダイヤモンド半導
体層がｎ型Si半導体層の場合における、この発明による
ダイヤモンドヘテロ接合型ダイオードのエネルギーバン
ド図である。
体層がｎ型Si半導体層の場合における、この発明による
ダイヤモンドヘテロ接合型ダイオードのエネルギーバン
ド図である。
【図４】絶縁層がSiＣ絶縁層、ｎ型非ダイヤモンド半導
体層がｎ型Si半導体層の場合における、この発明による
ダイヤモンドヘテロ接合型ダイオードのエネルギーバン
ド図である。
体層がｎ型Si半導体層の場合における、この発明による
ダイヤモンドヘテロ接合型ダイオードのエネルギーバン
ド図である。
【図５】従来のダイヤモンドｐｎ接合ダイオードのエネ
ルギーバンド図である。
ルギーバンド図である。
１…低抵抗のｐ型Si基板 ２…ｐ型ダイヤモンド半導体
層 3A…SiO 2 絶縁層４…ｎ型Si半導体層 ５…Au電極
６…オーミック電極
層 3A…SiO 2 絶縁層４…ｎ型Si半導体層 ５…Au電極
６…オーミック電極
───────────────────────────────────────────────────── フロントページの続き (72)発明者 加藤 理枝 兵庫県神戸市西区狩場台４−19−16 (56)参考文献 特開 平３−278474（ＪＰ，Ａ)
Claims (1)
- 【請求項１】 ｐ型ダイヤモンド半導体層とｎ型非ダイ
ヤモンド半導体層との間に、二酸化シリコン、炭化シリ
コン、窒化シリコンから選ばれた一種よりなる厚み１μ
ｍ以下の絶縁層を挟んだ接合構造を備えたことを特徴と
するダイヤモンドヘテロ接合型ダイオード。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3058914A JPH07118546B2 (ja) | 1991-03-22 | 1991-03-22 | ダイヤモンドヘテロ接合型ダイオード |
| GB9206041A GB2253943B (en) | 1991-03-22 | 1992-03-20 | Diamond heterojunction diode |
| DE4209161A DE4209161C2 (de) | 1991-03-22 | 1992-03-20 | Diamant-Heterodiode |
| US07/854,910 US5298766A (en) | 1991-03-22 | 1992-03-20 | Diamond heterojunction diode |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3058914A JPH07118546B2 (ja) | 1991-03-22 | 1991-03-22 | ダイヤモンドヘテロ接合型ダイオード |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04293273A JPH04293273A (ja) | 1992-10-16 |
| JPH07118546B2 true JPH07118546B2 (ja) | 1995-12-18 |
Family
ID=13098091
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3058914A Expired - Lifetime JPH07118546B2 (ja) | 1991-03-22 | 1991-03-22 | ダイヤモンドヘテロ接合型ダイオード |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5298766A (ja) |
| JP (1) | JPH07118546B2 (ja) |
| DE (1) | DE4209161C2 (ja) |
| GB (1) | GB2253943B (ja) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CA2113336C (en) * | 1993-01-25 | 2001-10-23 | David J. Larkin | Compound semi-conductors and controlled doping thereof |
| US5709745A (en) * | 1993-01-25 | 1998-01-20 | Ohio Aerospace Institute | Compound semi-conductors and controlled doping thereof |
| JP3086556B2 (ja) * | 1993-02-09 | 2000-09-11 | 株式会社神戸製鋼所 | 半導体ダイヤモンド層上の耐熱性オーミック電極及びその形成方法 |
| JP3755904B2 (ja) * | 1993-05-14 | 2006-03-15 | 株式会社神戸製鋼所 | ダイヤモンド整流素子 |
| JP3436278B2 (ja) * | 1994-09-16 | 2003-08-11 | 住友電気工業株式会社 | 電界効果トランジスタ |
| US5592053A (en) * | 1994-12-06 | 1997-01-07 | Kobe Steel Usa, Inc. | Diamond target electron beam device |
| SE9801881D0 (sv) * | 1998-05-28 | 1998-05-28 | Asea Brown Boveri | A switching device |
| JP4925508B2 (ja) * | 1998-05-28 | 2012-04-25 | エレメント シックス リミテッド | スイッチング素子 |
| US7183575B2 (en) * | 2002-02-19 | 2007-02-27 | Nissan Motor Co., Ltd. | High reverse voltage silicon carbide diode and method of manufacturing the same high reverse voltage silicon carbide diode |
| FR2934713B1 (fr) * | 2008-07-29 | 2010-10-15 | Commissariat Energie Atomique | Substrat de type semi-conducteur sur isolant a couches de diamant intrinseque et dope |
| US10418475B2 (en) * | 2016-11-28 | 2019-09-17 | Arizona Board Of Regents On Behalf Of Arizona State University | Diamond based current aperture vertical transistor and methods of making and using the same |
| JP7036043B2 (ja) * | 2019-01-11 | 2022-03-15 | 株式会社Sumco | 高抵抗材料の抵抗率測定方法 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59161882A (ja) * | 1983-03-07 | 1984-09-12 | Semiconductor Energy Lab Co Ltd | 光電変換装置 |
| JPH06101573B2 (ja) * | 1984-04-13 | 1994-12-12 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| JPH01303763A (ja) * | 1988-06-01 | 1989-12-07 | Sanyo Electric Co Ltd | 光起電力装置 |
| WO1990007796A1 (en) * | 1989-01-03 | 1990-07-12 | Massachusetts Institute Of Technology | Insulator films on diamond |
| EP0420188A1 (en) * | 1989-09-27 | 1991-04-03 | Sumitomo Electric Industries, Ltd. | Semiconductor heterojunction structure |
| JP2775903B2 (ja) * | 1989-10-04 | 1998-07-16 | 住友電気工業株式会社 | ダイヤモンド半導体素子 |
| JP2730271B2 (ja) * | 1990-03-07 | 1998-03-25 | 住友電気工業株式会社 | 半導体装置 |
| JP2813023B2 (ja) * | 1990-03-13 | 1998-10-22 | 株式会社神戸製鋼所 | Ｍｉｓ型ダイヤモンド電界効果トランジスタ |
-
1991
- 1991-03-22 JP JP3058914A patent/JPH07118546B2/ja not_active Expired - Lifetime
-
1992
- 1992-03-20 GB GB9206041A patent/GB2253943B/en not_active Expired - Fee Related
- 1992-03-20 US US07/854,910 patent/US5298766A/en not_active Expired - Fee Related
- 1992-03-20 DE DE4209161A patent/DE4209161C2/de not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| GB2253943A (en) | 1992-09-23 |
| JPH04293273A (ja) | 1992-10-16 |
| DE4209161C2 (de) | 1995-02-16 |
| DE4209161A1 (de) | 1992-10-08 |
| GB2253943B (en) | 1994-10-05 |
| GB9206041D0 (en) | 1992-05-06 |
| US5298766A (en) | 1994-03-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5202571A (en) | Electron emitting device with diamond | |
| Tatsumi et al. | Si/Ge0. 3Si0. 7/Si heterojunction bipolar transistor made with Si molecular beam epitaxy | |
| US5523592A (en) | Semiconductor optical device, manufacturing method for the same, and opto-electronic integrated circuit using the same | |
| Long | Photovoltaic and photoconductive infrared detectors | |
| JP2961812B2 (ja) | 半導体装置 | |
| Späh et al. | PN junctions in tungsten diselenide | |
| US5229625A (en) | Schottky barrier gate type field effect transistor | |
| RU2632256C2 (ru) | Диод на гетеропереходах металл-полупроводник-металл (мпм) | |
| JPH07118546B2 (ja) | ダイヤモンドヘテロ接合型ダイオード | |
| JP2000514958A (ja) | シリコンゲルマニウム半導体デバイスとその製造方法 | |
| JPH02264475A (ja) | 炭化珪素ショットキーダイオード及びその製造方法 | |
| JPH04302172A (ja) | ダイヤモンドショットキーダイオード | |
| Choi | Graphene-based vertical-junction diodes and applications | |
| Queisser et al. | Microplasma breakdown at stair-rod dislocations in silicon | |
| Yu et al. | The junction characteristics of carbonaceous film/n‐type silicon (C/n‐Si) layer photovoltaic cell | |
| Hampshire et al. | The silicon-germanium np heterojunction | |
| Munoz et al. | Electronic properties of undoped polycrystalline silicon | |
| US4714950A (en) | Solid-state photo sensor device | |
| US3308356A (en) | Silicon carbide semiconductor device | |
| JP4351869B2 (ja) | 半導体を用いた電子デバイス | |
| US6271544B1 (en) | SiC/Si heterostructure semiconductor switch and fabrication thereof | |
| JPH04293272A (ja) | ダイヤモンドｐｉｎ型ダイオード | |
| Uehigashi | Study on fabrication of Si/diamond heterojunction diodes by surface activated bonding and their electrical characteristics | |
| JPH08316498A (ja) | ダイヤモンド半導体整流素子 | |
| JPH03222376A (ja) | ダイヤモンド半導体発光素子 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19960604 |