JPH07120168B2 - Ｐｃ装置の制御方式 - Google Patents
Ｐｃ装置の制御方式Info
- Publication number
- JPH07120168B2 JPH07120168B2 JP63018604A JP1860488A JPH07120168B2 JP H07120168 B2 JPH07120168 B2 JP H07120168B2 JP 63018604 A JP63018604 A JP 63018604A JP 1860488 A JP1860488 A JP 1860488A JP H07120168 B2 JPH07120168 B2 JP H07120168B2
- Authority
- JP
- Japan
- Prior art keywords
- stop mode
- program
- signal
- user program
- control method
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B19/00—Program-control systems
- G05B19/02—Program-control systems electric
- G05B19/04—Program control other than numerical control, i.e. in sequence controllers or logic controllers
- G05B19/05—Programmable logic controllers, e.g. simulating logic interconnections of signals according to ladder diagrams or function charts
- G05B19/054—Input/output
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B19/00—Program-control systems
- G05B19/02—Program-control systems electric
- G05B19/04—Program control other than numerical control, i.e. in sequence controllers or logic controllers
- G05B19/05—Programmable logic controllers, e.g. simulating logic interconnections of signals according to ladder diagrams or function charts
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B2219/00—Program-control systems
- G05B2219/10—Plc systems
- G05B2219/11—Plc I-O input output
- G05B2219/1162—Forcing I-O
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Automation & Control Theory (AREA)
- Programmable Controllers (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、サイクリックスキャン方式のPC装置の制御方
式に関し、特に停止モードにおける出力信号の状態をユ
ーザプログラムで自由にプログラミング可能としたPC装
置の制御方式に関する。
式に関し、特に停止モードにおける出力信号の状態をユ
ーザプログラムで自由にプログラミング可能としたPC装
置の制御方式に関する。
〔従来の技術〕 一般にサイクリックスキャン方式のPC装置においては、
ユーザが作成したシーケンス制御プログラム（ユーザプ
ログラム）を周期的に実行する。１回分の実行をスキャ
ンサイクルと呼び、運転モードではこのスキャンサイク
ルを繰り返す。一方、停止モードではプログラムの実行
は行われない。停止モードとは、ユーザプログラムの編
集等を行うためにユーザプログラムの実行を一旦停止す
るものである。このようにPC装置の動作状態には運転モ
ードと停止モードが存在するが、停止モードにおいては
全ての出力信号を強制的にオフ状態にするのが一般的で
ある。
ユーザが作成したシーケンス制御プログラム（ユーザプ
ログラム）を周期的に実行する。１回分の実行をスキャ
ンサイクルと呼び、運転モードではこのスキャンサイク
ルを繰り返す。一方、停止モードではプログラムの実行
は行われない。停止モードとは、ユーザプログラムの編
集等を行うためにユーザプログラムの実行を一旦停止す
るものである。このようにPC装置の動作状態には運転モ
ードと停止モードが存在するが、停止モードにおいては
全ての出力信号を強制的にオフ状態にするのが一般的で
ある。
しかし、信号の性質によっては停止モードにおいても、
出力信号を運転モード時での状態に保持したいことがあ
る。例えば、信号がオン状態で機構的な運動を行ってい
るような信号では、停止モード時には出力信号は当然オ
フにすべきである。一方、物をクランプする機構を制御
する出力信号等では、停止モードでも出力信号をそのま
ま保持することが望ましい。
出力信号を運転モード時での状態に保持したいことがあ
る。例えば、信号がオン状態で機構的な運動を行ってい
るような信号では、停止モード時には出力信号は当然オ
フにすべきである。一方、物をクランプする機構を制御
する出力信号等では、停止モードでも出力信号をそのま
ま保持することが望ましい。
このため、パラメータ（不揮発性メモリなどに記憶さ
れ、装置の動作形式を規定する設定データ）を設けて、
出力信号全体、あるいはその一部について停止モード時
に出力信号をオフ状態にするのか、そのまま前の信号状
態を保持するのかを設定可能としたPC装置の制御方式が
ある。
れ、装置の動作形式を規定する設定データ）を設けて、
出力信号全体、あるいはその一部について停止モード時
に出力信号をオフ状態にするのか、そのまま前の信号状
態を保持するのかを設定可能としたPC装置の制御方式が
ある。
しかし、パラメータにより上記の条件を設定する方式で
は、信号点数が増えると設定すべきパラメータの数が増
加し、信号の１点１点毎に細かく設定することは作業が
煩雑になる。
は、信号点数が増えると設定すべきパラメータの数が増
加し、信号の１点１点毎に細かく設定することは作業が
煩雑になる。
また、プログラムの作成作業とは別にパラメータ設定も
正しく行わなければ、正しくPCが動作しない。
正しく行わなければ、正しくPCが動作しない。
本発明はこのような点に鑑みてなされたものであり、停
止モードにおける出力信号の状態をユーザプログラムで
自由にプログラミング可能としたPC装置の制御方式を提
供することを目的とする。
止モードにおける出力信号の状態をユーザプログラムで
自由にプログラミング可能としたPC装置の制御方式を提
供することを目的とする。
本発明では上記課題を解決するために、 サイクリックスキャン方式のPC装置の制御方式におい
て、ユーザプログラムから参照可能なメモリ空間に情報
ビットを設け、前記情報ビットは運転モード中はオン
で、停止モード中はオフになるように制御し、前記ユー
ザプログラムにおいては、前記停止モードでオフにすべ
き出力信号に対して、前記情報ビットを論理積条件とし
てプログラムし、前記運転モードから前記停止モードに
移行するときは、前記情報ビットをオフにして、１スキ
ャンサイクル以上ユーザプログラムを実行してから、停
止モードに移行させることを特徴とするPC装置の制御方
式が、提供される。
て、ユーザプログラムから参照可能なメモリ空間に情報
ビットを設け、前記情報ビットは運転モード中はオン
で、停止モード中はオフになるように制御し、前記ユー
ザプログラムにおいては、前記停止モードでオフにすべ
き出力信号に対して、前記情報ビットを論理積条件とし
てプログラムし、前記運転モードから前記停止モードに
移行するときは、前記情報ビットをオフにして、１スキ
ャンサイクル以上ユーザプログラムを実行してから、停
止モードに移行させることを特徴とするPC装置の制御方
式が、提供される。
メモリ空間に設けられた情報ビットを停止モードでオフ
にする出力信号に論理積条件としてプログラムして、運
転モードから停止モードに移行するときに、まず情報ビ
ットをオフにして、該当する出力信号をオフにして、停
止モードに移行する。
にする出力信号に論理積条件としてプログラムして、運
転モードから停止モードに移行するときに、まず情報ビ
ットをオフにして、該当する出力信号をオフにして、停
止モードに移行する。
以下、本発明の一実施例を図面に基づいて説明する。
第１図に本発明を実施するためのラダープログラムの例
を示す。図において、I1、I2、I3、I4は入力信号であ
り、Q1、Q2は出力信号である。ここで、出力Q1はPC（プ
ログラマブル・コントローラ）が運転モードから停止モ
ードに移行したときに、オフにしたい出力信号である。
逆に出力信号Q2はそのまま前の状態を保持したい信号で
ある。
を示す。図において、I1、I2、I3、I4は入力信号であ
り、Q1、Q2は出力信号である。ここで、出力Q1はPC（プ
ログラマブル・コントローラ）が運転モードから停止モ
ードに移行したときに、オフにしたい出力信号である。
逆に出力信号Q2はそのまま前の状態を保持したい信号で
ある。
I999は出力制御信号であり、運転モードから停止モード
に移行したときに出力をオフ状態にする。出力Q1に対し
て論理積条件となっており、運転モードから停止モード
に移行するときに、信号I999をオフにし、１スキャンサ
イクル分論理処理を実行して、出力信号Q1をオフにし
て、停止モードに移行する。勿論このような制御はPC
（プログラマブル・コントローラ）のROMに記憶された
管理プログラムによって処理される。
に移行したときに出力をオフ状態にする。出力Q1に対し
て論理積条件となっており、運転モードから停止モード
に移行するときに、信号I999をオフにし、１スキャンサ
イクル分論理処理を実行して、出力信号Q1をオフにし
て、停止モードに移行する。勿論このような制御はPC
（プログラマブル・コントローラ）のROMに記憶された
管理プログラムによって処理される。
次にこの運転モードから停止モードへの移行をタイムチ
ャートに基づいて説明する。第２図に第１図の各信号の
動作を示すタイムチャート図を示す。
ャートに基づいて説明する。第２図に第１図の各信号の
動作を示すタイムチャート図を示す。
時刻t1までは停止モードであり、ここでオペレータが起
動の釦を押し、運転モードに移行する。t2でオペレータ
が停止釦を押し、PCは信号I999をオフにして、１スキャ
ンサイクル以上論理処理を実行してt3で停止モードに移
行する。
動の釦を押し、運転モードに移行する。t2でオペレータ
が停止釦を押し、PCは信号I999をオフにして、１スキャ
ンサイクル以上論理処理を実行してt3で停止モードに移
行する。
図に示すように、出力信号Q1は１スキャンサイクルの論
理処理が実行されるとき、出力制御信号I999が論理積条
件で入っているので、時刻t3でオフになる。逆に、出力
信号Q2は出力制御信号I999が論理条件に入っていないの
で、前の状態を保持する。
理処理が実行されるとき、出力制御信号I999が論理積条
件で入っているので、時刻t3でオフになる。逆に、出力
信号Q2は出力制御信号I999が論理条件に入っていないの
で、前の状態を保持する。
第３図に管理プログラムの処理のフローチャート図を示
す。図において、Ｓに続く数値はステップ番号である。
す。図において、Ｓに続く数値はステップ番号である。
〔S1〕入力信号の読み込み等の入力処理を実行する。
〔S2〕出力処理を実行する。
〔S3〕運転指令があるか調べる。運転指令がなければS1
へ戻り、運転指令があればS4へいく。
へ戻り、運転指令があればS4へいく。
〔S4〕運転モードであるので、信号I999を『１』にセッ
トする。
トする。
〔S5〕入力信号の読み込み等の入力処理を実行する。
〔S6〕ユーザプログラム、すなわちラダープログラムを
実行する。
実行する。
〔S7〕ラダープログラムの実行結果により、出力信号を
出力する。
出力する。
〔S8〕停止指令があるか調べる。停止指令がなければS5
へいき、ラダープログラムの処理を実行する。停止指令
があればS9へいく。
へいき、ラダープログラムの処理を実行する。停止指令
があればS9へいく。
〔S9〕出力制御信号I999が『０』か調べる。『０』であ
ればS1へ、『１』ならS10へいく。
ればS1へ、『１』ならS10へいく。
〔S10〕出力制御信号I999を『０』にセットし、S5へい
く。この結果、信号I999が『０』にセットされ、ユーザ
プログラムが１スキャンサイクル実行され（S5、S6……
……S9）、S1へ戻り、停止モードに移行する。
く。この結果、信号I999が『０』にセットされ、ユーザ
プログラムが１スキャンサイクル実行され（S5、S6……
……S9）、S1へ戻り、停止モードに移行する。
第４図に本発明を実施するためのPC（プログラマブル・
コントローラ）のハードウェアのブロック図を示す。図
において、10はPC（プログラマブル・コントローラ）、
11はPC全体を制御するプロセッサである。12は入力回路
であり、外部からの信号を受け、信号レベルを変換して
バスに転送する。13は出力回路であり、内部の出力信号
を外部へ出力する。
コントローラ）のハードウェアのブロック図を示す。図
において、10はPC（プログラマブル・コントローラ）、
11はPC全体を制御するプロセッサである。12は入力回路
であり、外部からの信号を受け、信号レベルを変換して
バスに転送する。13は出力回路であり、内部の出力信号
を外部へ出力する。
20はROMであり、その内部にはラダープログラム（制御
プログラム）の実行を管理する管理プログラム21と工作
機械等を制御するためのラダープログラム22等が格納さ
れている。30はRAMであり、各種のデータが格納されて
おり、入力信号及び出力信号もここに一旦格納されて処
理される 40はプログラム作成装置用のインタフェースであり、バ
スとプログラム作成装置を接続するためのインタフェー
ス回路である。
プログラム）の実行を管理する管理プログラム21と工作
機械等を制御するためのラダープログラム22等が格納さ
れている。30はRAMであり、各種のデータが格納されて
おり、入力信号及び出力信号もここに一旦格納されて処
理される 40はプログラム作成装置用のインタフェースであり、バ
スとプログラム作成装置を接続するためのインタフェー
ス回路である。
50は小型のプログラム作成装置であり、ラダープログラ
ム22を作成、ディバッグするための機器である。51は液
晶の表示装置、52はキーボードである。
ム22を作成、ディバッグするための機器である。51は液
晶の表示装置、52はキーボードである。
上記の説明では、ユーザプログラムはラダープログラム
で説明したが、SFC（シーケンシャル・ファンクション
・チャート）あるいはパスカル等の高級言語でも同様に
処理することができる。
で説明したが、SFC（シーケンシャル・ファンクション
・チャート）あるいはパスカル等の高級言語でも同様に
処理することができる。
以上説明したように本発明では、ユーザプログラムで参
照可能なメモリ空間に情報ビットを設け、運転モード中
はこれをオン状態にし、停止モードに移行する際にオフ
にした後１スキャンサイクルの間ユーザプログラムを実
行し、その後停止モードに入るように構成したので、ユ
ーザプログラムで情報ビットを論理積条件に入れてプロ
グラムすることにより、出力信号をオフ状態にすること
ができる。
照可能なメモリ空間に情報ビットを設け、運転モード中
はこれをオン状態にし、停止モードに移行する際にオフ
にした後１スキャンサイクルの間ユーザプログラムを実
行し、その後停止モードに入るように構成したので、ユ
ーザプログラムで情報ビットを論理積条件に入れてプロ
グラムすることにより、出力信号をオフ状態にすること
ができる。
従って、パラメータによって信号ごとに変化の形式を設
定する必要がなくなり、設定の誤り等も防止できる。
定する必要がなくなり、設定の誤り等も防止できる。
第１図は本発明を実施するためのラダープログラムの例
を示す図、 第２図は各信号の動作を示すタイムチャート図、 第３図は管理プログラムの処理を示すフローチャート
図、 第４図は本発明を実施するためPC（プログラマブル・コ
ントローラ）のハードウェアのブロック図である。 10……PC（プログラマブル・コントローラ） 11……プロセッサ 12……入力回路 13……出力回路 20……ROM 21……管理プログラム 22……ラダープログラム 30……RAM 40……インタフェース 50……プログラム作成装置 I1、I2、I3、I4……入力信号 Q1、Q2……出力信号 I999……出力制御信号
を示す図、 第２図は各信号の動作を示すタイムチャート図、 第３図は管理プログラムの処理を示すフローチャート
図、 第４図は本発明を実施するためPC（プログラマブル・コ
ントローラ）のハードウェアのブロック図である。 10……PC（プログラマブル・コントローラ） 11……プロセッサ 12……入力回路 13……出力回路 20……ROM 21……管理プログラム 22……ラダープログラム 30……RAM 40……インタフェース 50……プログラム作成装置 I1、I2、I3、I4……入力信号 Q1、Q2……出力信号 I999……出力制御信号
Claims (4)
- 【請求項１】サイクリックスキャン方式のPC装置の制御
方式において、 ユーザプログラムから参照可能なメモリ空間に情報ビッ
トを設け、 前記情報ビットは運転モード中はオンで、停止モード中
はオフになるように制御し、 前記ユーザプログラムにおいては、前記停止モードでオ
フにすべき出力信号に対して、前記情報ビットを論理積
条件としてプログラムし、 前記運転モードから前記停止モードに移行するときは、
前記情報ビットをオフにして、１スキャンサイクル以上
ユーザプログラムを実行してから、停止モードに移行さ
せることを特徴とするPC装置の制御方式。 - 【請求項２】前記ユーザプログラムはラダープログラム
であることを特徴とする特許請求の範囲第１項記載のPC
装置の制御方式。 - 【請求項３】前記ユーザプログラムはSFC（シーケンシ
ャル・ファンクション・チャート）であることを特徴と
する特許請求の範囲第１項記載のPC装置の制御方式。 - 【請求項４】前記ユーザプログラムはパスカル等の高級
言語であることを特徴とする特許請求の範囲第１項記載
のPC装置の制御方式。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63018604A JPH07120168B2 (ja) | 1988-01-29 | 1988-01-29 | Ｐｃ装置の制御方式 |
| DE68914540T DE68914540T2 (de) | 1988-01-29 | 1989-01-18 | Gerät zum steuern einer speicherprogrammierbaren steuerung. |
| PCT/JP1989/000042 WO1989007289A1 (fr) | 1988-01-29 | 1989-01-18 | Systeme de commande d'un organe de commande programmable |
| EP89901591A EP0353307B1 (en) | 1988-01-29 | 1989-01-18 | System for controlling pc apparatus |
| US07/798,051 US5170339A (en) | 1988-01-29 | 1991-11-27 | Control system for programmable control device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63018604A JPH07120168B2 (ja) | 1988-01-29 | 1988-01-29 | Ｐｃ装置の制御方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01194003A JPH01194003A (ja) | 1989-08-04 |
| JPH07120168B2 true JPH07120168B2 (ja) | 1995-12-20 |
Family
ID=11976246
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63018604A Expired - Fee Related JPH07120168B2 (ja) | 1988-01-29 | 1988-01-29 | Ｐｃ装置の制御方式 |
Country Status (4)
| Country | Link |
|---|---|
| EP (1) | EP0353307B1 (ja) |
| JP (1) | JPH07120168B2 (ja) |
| DE (1) | DE68914540T2 (ja) |
| WO (1) | WO1989007289A1 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2526686B2 (ja) * | 1989-12-26 | 1996-08-21 | 三菱電機株式会社 | プログラマブルコントロ―ラの制御プログラムにおけるプログラム内容の修正方法 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0619645B2 (ja) * | 1984-07-31 | 1994-03-16 | 三菱電機株式会社 | プログラマブルコントローラ |
| JPS6178302U (ja) * | 1984-10-24 | 1986-05-26 | ||
| JPS6289108A (ja) * | 1985-10-15 | 1987-04-23 | Omron Tateisi Electronics Co | プログラマブル・コントロ−ラ |
| JPS62152005A (ja) * | 1985-12-25 | 1987-07-07 | Fanuc Ltd | シ−ケンスプログラム作成方法 |
| JPS63211004A (ja) * | 1987-02-27 | 1988-09-01 | Hitachi Ltd | プログラマブルコントロ−ラ |
| JPH06139103A (ja) * | 1992-10-30 | 1994-05-20 | Toshiba Corp | ビジュアル・プログラム・デバッグ装置 |
-
1988
- 1988-01-29 JP JP63018604A patent/JPH07120168B2/ja not_active Expired - Fee Related
-
1989
- 1989-01-18 DE DE68914540T patent/DE68914540T2/de not_active Expired - Fee Related
- 1989-01-18 WO PCT/JP1989/000042 patent/WO1989007289A1/ja not_active Ceased
- 1989-01-18 EP EP89901591A patent/EP0353307B1/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| WO1989007289A1 (fr) | 1989-08-10 |
| EP0353307A4 (en) | 1991-06-05 |
| EP0353307B1 (en) | 1994-04-13 |
| DE68914540D1 (de) | 1994-05-19 |
| EP0353307A1 (en) | 1990-02-07 |
| JPH01194003A (ja) | 1989-08-04 |
| DE68914540T2 (de) | 1994-07-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH08123515A (ja) | シーケンス・プログラムの表示方式 | |
| US5355482A (en) | Apparatus and method for controlling a system process | |
| JPH09134210A (ja) | シーケンス・プログラムの実行方式 | |
| JPH07120168B2 (ja) | Ｐｃ装置の制御方式 | |
| JPS63273101A (ja) | プログラマブル・コントロ−ラ | |
| JPH04195205A (ja) | Ｃｎｃ装置のプロブラム実行方式 | |
| EP1174779A1 (en) | Method of programming motion controller | |
| JP3460747B2 (ja) | 数値制御装置 | |
| JPH02202604A (ja) | 外部拡張型プログラマブル・コントローラ | |
| US5170339A (en) | Control system for programmable control device | |
| JPH0619518A (ja) | プログラム呼出し方式 | |
| JPH03189704A (ja) | 数値制御システム | |
| JPH0751610Y2 (ja) | オーバーライド機能を備えたプログラマブルコントローラ | |
| JP2921231B2 (ja) | プログラマブルコントローラ | |
| JPH0354607A (ja) | 自動運転のプログラム再開方式 | |
| WO1992021073A1 (fr) | Procede de mise au point d'un programme sequentiel | |
| JPH08286712A (ja) | シーケンス・プログラムの編集方式 | |
| JPH0588722A (ja) | 数値制御装置 | |
| JPH08328793A (ja) | 機械制御装置 | |
| JP2628925B2 (ja) | モーダル指令管理方式 | |
| JPH06324717A (ja) | シーケンス・プログラムの編集方式 | |
| JP2000099117A (ja) | 制御装置 | |
| JPH0314105A (ja) | 数値制御装置の再順行方法 | |
| JPH01293405A (ja) | 数値制御装置 | |
| JPH08166805A (ja) | シーケンス・プログラムの編集方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |