JPH07120254B2 - シフタ - Google Patents
シフタInfo
- Publication number
- JPH07120254B2 JPH07120254B2 JP61125434A JP12543486A JPH07120254B2 JP H07120254 B2 JPH07120254 B2 JP H07120254B2 JP 61125434 A JP61125434 A JP 61125434A JP 12543486 A JP12543486 A JP 12543486A JP H07120254 B2 JPH07120254 B2 JP H07120254B2
- Authority
- JP
- Japan
- Prior art keywords
- shift
- count register
- shift count
- shifter
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000010586 diagram Methods 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 230000010365 information processing Effects 0.000 description 1
Description
【発明の詳細な説明】 産業上の利用分野 本発明は、シフタに関し、特に、そのシフタのシフト数
を制御するシフトカウントレジスタに関する。
を制御するシフトカウントレジスタに関する。
従来の技術 従来、シフタにおいてそのシフト数を与えシフタを制御
するシフトカウントレジスタはシフタに対して１個設け
られるだけであつた。
するシフトカウントレジスタはシフタに対して１個設け
られるだけであつた。
発明が解決しようとする問題点 そのために、従来のシフタでは、シフトを行うデータの
ビツト長がシフタのビツト長より長い場合にはシフトを
行うデータをシフタのビツト長ごとに分割してシフトを
行うが、この際２つのシフト数が異なる２つのデータを
交互にシフトしようとすると各シフト動作ごとにシフト
数の発生、シフトカウントレジスタへのセツトを繰り返
し行なわなければならなかつた。
ビツト長がシフタのビツト長より長い場合にはシフトを
行うデータをシフタのビツト長ごとに分割してシフトを
行うが、この際２つのシフト数が異なる２つのデータを
交互にシフトしようとすると各シフト動作ごとにシフト
数の発生、シフトカウントレジスタへのセツトを繰り返
し行なわなければならなかつた。
従つて、シフタの制御が複雑になり、シフト数を演算す
る回路を兼用する場合などにおいては性能低下の要因と
もなる欠点がある。
る回路を兼用する場合などにおいては性能低下の要因と
もなる欠点がある。
本発明は従来の上記事情に鑑みてなされたものであり、
従つて本発明の目的は、従来の技術に内在する上記欠点
を解消することを可能とした新規なシフタを提供するこ
とにある。
従つて本発明の目的は、従来の技術に内在する上記欠点
を解消することを可能とした新規なシフタを提供するこ
とにある。
問題点を解決するための手段 上記目的を達成する為に、本発明に係るシフタは、シフ
ト数を保持するｎ個（ｎ≧２なる整数）の第１から第ｎ
までのシフトカウントレジスタと、与えられたシフト数
または第１シフトカウントレジスタの値を選択して第２
から第ｎシフトカウントレジスタの任意のシフトカウン
トレジスタに与え与えられたシフト数または第２から第
ｎシフトカウントレジスタの値を選択して第１シフトカ
ウントレジスタに与える選択手段とを持ち、第１シフト
カウントレジスタの値によりシフトを行うように構成さ
れている。
ト数を保持するｎ個（ｎ≧２なる整数）の第１から第ｎ
までのシフトカウントレジスタと、与えられたシフト数
または第１シフトカウントレジスタの値を選択して第２
から第ｎシフトカウントレジスタの任意のシフトカウン
トレジスタに与え与えられたシフト数または第２から第
ｎシフトカウントレジスタの値を選択して第１シフトカ
ウントレジスタに与える選択手段とを持ち、第１シフト
カウントレジスタの値によりシフトを行うように構成さ
れている。
実施例 次に本発明についてその好ましい一実施例に基づいて詳
細に説明する。
細に説明する。
第１図は本発明の一実施例を示すブロツク構成図であ
る。本実施例では１ワードをｉビツトとし、記憶装置と
の読み出し書き込みおよび演算はｉビツト単位、つまり
は１ワード単位に行なう情報処理装置において本発明の
シフタを含む場合を考える。
る。本実施例では１ワードをｉビツトとし、記憶装置と
の読み出し書き込みおよび演算はｉビツト単位、つまり
は１ワード単位に行なう情報処理装置において本発明の
シフタを含む場合を考える。
第１図を参照するに、参照番号100,200,300,400はデー
タレジスタであり、それぞれ１ワードのデータを格納す
る。500は2iビツト入力ｉビツト出力のシフタであり、
データレジスタ100,200のデータを受けてシフトを行
い、データレジスタ300または400に与える。700,800は
シフトカウントレジスタであり、選択手段600によりシ
フトカウントレジスタ700は、与えられたシフト数また
はシフトカウントレジスタ800に格納されているシフト
数を選択して受け、シフトカウントレジスタ800は、与
えられたシフト数またはシフトカウントレジスタ700に
格納されているシフト数を選択して受ける。また、シフ
トカウントレジスタ700はシフタ500にシフト数を与え
る。
タレジスタであり、それぞれ１ワードのデータを格納す
る。500は2iビツト入力ｉビツト出力のシフタであり、
データレジスタ100,200のデータを受けてシフトを行
い、データレジスタ300または400に与える。700,800は
シフトカウントレジスタであり、選択手段600によりシ
フトカウントレジスタ700は、与えられたシフト数また
はシフトカウントレジスタ800に格納されているシフト
数を選択して受け、シフトカウントレジスタ800は、与
えられたシフト数またはシフトカウントレジスタ700に
格納されているシフト数を選択して受ける。また、シフ
トカウントレジスタ700はシフタ500にシフト数を与え
る。
次に、以上の構成を持つ本実施例の動作について説明す
る。ここで本実施例の動作としては、１ワードの途中か
ら始まり複数ワードで構成される２つのオペランドデー
タを取り出し１ワードずつ演算を行う場合において２つ
のオペランドを交互に取り出し１ワードずつのオペラン
ドデータとして取り出す動作を考える。
る。ここで本実施例の動作としては、１ワードの途中か
ら始まり複数ワードで構成される２つのオペランドデー
タを取り出し１ワードずつ演算を行う場合において２つ
のオペランドを交互に取り出し１ワードずつのオペラン
ドデータとして取り出す動作を考える。
ここで、２つのオペランドは第２図に示されるように、
オペランド１はｊ＋１ビツト目から始まり、オペランド
２はｋ＋１ビツト目から始まつており、最初第３図Step
1に示されるように、オペランド１の第１および第２ワ
ードがデータレジスタ100,200にセツトされ、シフトカ
ウントレジスタ700には、与えられたシフト数ｊが選択
手段600で選択されてセツトされる。次にStep2に示され
るようにデータレジスタ100,200の値がシフタ500でｊビ
ツト左シフトされてデータレジスタ300にセツトされ、
オペランド１の最初の１ワードが取り出される。またそ
の動作と平行してオペランド２の第１第２ワードがデー
タレジスタ100,200にセツトされ、シフトカウントレジ
スタ700には与えられたシフト数ｋがシフトカウントレ
ジスタ800にはシフトカウントレジスタ700のシフト数ｊ
がそれぞれ選択手段600により選択されてセツトされ
る。続いてStep2と同様にStep3に示されるように、デー
タレジスタ100,200の値がシフタ500でｋビツト左シフト
されてデータレジスタ400にセツトされ、オペランド２
の最初の１ワードが取り出される。またその動作と平行
してオペランド１の第２、第３ワードがデータレジスタ
100,200にセツトされ、シフトカウントレジスタ700には
シフトカウントレジスタ800のシフト数ｊが、シフトカ
ウントレジスタ800にはシフトカウントレジスタ700のシ
フト数ｋがそれぞれ選択手段600により選択されてセツ
トされる。ここでデータレジスタ300,400にオペランド
１とオペランド２の最初の１ワードがそれぞれ取り出さ
れたことになり、次の演算へと送られる。続いてステツ
プ４においてもステツプ３と同様にデータレジスタ100,
200の値がシフタ500でｊビツト左シフトされてデータレ
ジスタ300にセツトされ、オペランド１の２番目の１ワ
ードが取り出され、データレジスタ100,200にはオペラ
ンド２の第２、第３ワードがセツトされ、シフトカウン
トレジスタ700にはシフトカウントレジスタ800のシフト
数ｋが、シフトカウントレジスタ800にはシフトカウン
トレジスタ700のシフト数ｊが選択手段600により選択さ
れセツトされる。
オペランド１はｊ＋１ビツト目から始まり、オペランド
２はｋ＋１ビツト目から始まつており、最初第３図Step
1に示されるように、オペランド１の第１および第２ワ
ードがデータレジスタ100,200にセツトされ、シフトカ
ウントレジスタ700には、与えられたシフト数ｊが選択
手段600で選択されてセツトされる。次にStep2に示され
るようにデータレジスタ100,200の値がシフタ500でｊビ
ツト左シフトされてデータレジスタ300にセツトされ、
オペランド１の最初の１ワードが取り出される。またそ
の動作と平行してオペランド２の第１第２ワードがデー
タレジスタ100,200にセツトされ、シフトカウントレジ
スタ700には与えられたシフト数ｋがシフトカウントレ
ジスタ800にはシフトカウントレジスタ700のシフト数ｊ
がそれぞれ選択手段600により選択されてセツトされ
る。続いてStep2と同様にStep3に示されるように、デー
タレジスタ100,200の値がシフタ500でｋビツト左シフト
されてデータレジスタ400にセツトされ、オペランド２
の最初の１ワードが取り出される。またその動作と平行
してオペランド１の第２、第３ワードがデータレジスタ
100,200にセツトされ、シフトカウントレジスタ700には
シフトカウントレジスタ800のシフト数ｊが、シフトカ
ウントレジスタ800にはシフトカウントレジスタ700のシ
フト数ｋがそれぞれ選択手段600により選択されてセツ
トされる。ここでデータレジスタ300,400にオペランド
１とオペランド２の最初の１ワードがそれぞれ取り出さ
れたことになり、次の演算へと送られる。続いてステツ
プ４においてもステツプ３と同様にデータレジスタ100,
200の値がシフタ500でｊビツト左シフトされてデータレ
ジスタ300にセツトされ、オペランド１の２番目の１ワ
ードが取り出され、データレジスタ100,200にはオペラ
ンド２の第２、第３ワードがセツトされ、シフトカウン
トレジスタ700にはシフトカウントレジスタ800のシフト
数ｋが、シフトカウントレジスタ800にはシフトカウン
トレジスタ700のシフト数ｊが選択手段600により選択さ
れセツトされる。
以下、オペランド１とオペランド２をそれぞれ１ワード
ずつずらして交互にデータレジスタ100,200にセツト
し、ステツプ3,ステツプ４の動作を繰り返すことにより
オペランド１、オペランド２が１ワードずつワード数が
何ワードであつても同様の動作で取り出すことができ
る。
ずつずらして交互にデータレジスタ100,200にセツト
し、ステツプ3,ステツプ４の動作を繰り返すことにより
オペランド１、オペランド２が１ワードずつワード数が
何ワードであつても同様の動作で取り出すことができ
る。
発明の効果 以上説明したように、本発明によれば、最初に必要なシ
フト数を複数のシフトカウントレジスタにセツトするこ
とにより１つのシフタで複数のデータのシフトを交互に
行う場合の制御が簡単になる効果が得られる。
フト数を複数のシフトカウントレジスタにセツトするこ
とにより１つのシフタで複数のデータのシフトを交互に
行う場合の制御が簡単になる効果が得られる。
また、本実施例ではステツプ１、ステツプ２で順次２つ
のオペランドのシフト数をセツトしたが、この２つのシ
フト数を最初のシフト動作以前にセツトしておくことも
可能であり、シフト数発生のタイミングの自由度も増す
ことと各々１回ずつ計算すればよいことによりシフト数
発生のための計算手段を他の制御、演算のための計算手
段と兼用しなければならない場合など、シフト数の発生
が性能低下の原因となりにくいのはあきらかである。
のオペランドのシフト数をセツトしたが、この２つのシ
フト数を最初のシフト動作以前にセツトしておくことも
可能であり、シフト数発生のタイミングの自由度も増す
ことと各々１回ずつ計算すればよいことによりシフト数
発生のための計算手段を他の制御、演算のための計算手
段と兼用しなければならない場合など、シフト数の発生
が性能低下の原因となりにくいのはあきらかである。
第１図は本発明の一実施例を示すブロツク構成図、第２
図、第３図は本実施例の動作を説明するための図であ
る。 100,200,300,400……データレジスタ、500……シフタ、
600……選択手段、700,800……シフトカウントレジスタ
図、第３図は本実施例の動作を説明するための図であ
る。 100,200,300,400……データレジスタ、500……シフタ、
600……選択手段、700,800……シフトカウントレジスタ
Claims (1)
- 【請求項１】複数ビツトから成るデータのシフトを行う
シフタにおいて、シフト数を保持するｎ個（ｎ≧２なる
整数）の第１から第ｎまでのシフトカウントレジスタ
と、与えられたシフト数または前記第１シフトカウント
レジスタの値を選択して前記第２から第ｎシフトカウン
トレジスタの任意のシフトカウントレジスタに格納し与
えられたシフト数または前記第２から第ｎシフトカウン
トレジスタの値を選択して前記第１シフトカウントレジ
スタに格納するための選択手段とを持ち、前記第１シフ
トカウントレジスタの値によりシフトを行うことを特徴
とするシフタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61125434A JPH07120254B2 (ja) | 1986-05-30 | 1986-05-30 | シフタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61125434A JPH07120254B2 (ja) | 1986-05-30 | 1986-05-30 | シフタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62282325A JPS62282325A (ja) | 1987-12-08 |
| JPH07120254B2 true JPH07120254B2 (ja) | 1995-12-20 |
Family
ID=14909993
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61125434A Expired - Lifetime JPH07120254B2 (ja) | 1986-05-30 | 1986-05-30 | シフタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07120254B2 (ja) |
-
1986
- 1986-05-30 JP JP61125434A patent/JPH07120254B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62282325A (ja) | 1987-12-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4754421A (en) | Multiple precision multiplication device | |
| US4722068A (en) | Double precision multiplier | |
| JP3188467B2 (ja) | 最小値・最大値検索装置 | |
| JPS59157811A (ja) | デ−タ補間回路 | |
| US3943347A (en) | Data processor reorder random access memory | |
| US3997771A (en) | Apparatus and method for performing an arithmetic operation and multibit shift | |
| JPH0818550A (ja) | 符号系列発生器 | |
| JP2752634B2 (ja) | ソート処理装置 | |
| US5019969A (en) | Computer system for directly transferring vactor elements from register to register using a single instruction | |
| US5201058A (en) | Control system for transferring vector data without waiting for transfer end of the previous vector data | |
| US7296049B2 (en) | Fast multiplication circuits | |
| GB2274181A (en) | Summation unit. | |
| US5708842A (en) | Apparatus for changing coefficients utilized to perform a convolution operation having address generator which uses initial count number and up/down count inputs received from external | |
| JPH03216026A (ja) | 並列的に発生された循環冗長エラーチェックコードにアクセスする装置及び方法 | |
| EP0825528A2 (en) | Digital signal processor | |
| JP2679820B2 (ja) | ビット反転装置 | |
| JP2999101B2 (ja) | インターリーブ装置 | |
| JPH0644051A (ja) | マイクロコンピュータ | |
| JPS62282325A (ja) | シフタ | |
| JP3166781B2 (ja) | 加算回路 | |
| JPH0695854A (ja) | 除算演算装置 | |
| SU1103236A1 (ru) | Устройство дл загрузки данных | |
| JPH1083381A (ja) | 信号処理装置 | |
| JP3099255B2 (ja) | 剰余乗算器 | |
| SU1300641A1 (ru) | Устройство дл преобразовани двоично-дес тичного кода в двоичный |