JPH0712043B2 - 半導体基板 - Google Patents
半導体基板Info
- Publication number
- JPH0712043B2 JPH0712043B2 JP61080515A JP8051586A JPH0712043B2 JP H0712043 B2 JPH0712043 B2 JP H0712043B2 JP 61080515 A JP61080515 A JP 61080515A JP 8051586 A JP8051586 A JP 8051586A JP H0712043 B2 JPH0712043 B2 JP H0712043B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor substrate
- back surface
- gettering
- silicon
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 title claims description 31
- 239000000758 substrate Substances 0.000 title claims description 28
- 239000013078 crystal Substances 0.000 claims description 6
- 125000004432 carbon atom Chemical group C* 0.000 claims description 4
- 238000000034 method Methods 0.000 description 15
- 238000005247 gettering Methods 0.000 description 14
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 8
- 230000007547 defect Effects 0.000 description 8
- 239000012535 impurity Substances 0.000 description 8
- 229910052710 silicon Inorganic materials 0.000 description 8
- 239000010703 silicon Substances 0.000 description 8
- 230000000694 effects Effects 0.000 description 7
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 4
- 238000010438 heat treatment Methods 0.000 description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 230000002411 adverse Effects 0.000 description 2
- 125000004429 atom Chemical group 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 229910052799 carbon Inorganic materials 0.000 description 2
- VNWKTOKETHGBQD-UHFFFAOYSA-N methane Chemical compound C VNWKTOKETHGBQD-UHFFFAOYSA-N 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 238000001556 precipitation Methods 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 239000000356 contaminant Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- -1 for example Chemical compound 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
Landscapes
- Recrystallisation Techniques (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体基板に関し、特に欠陥層の形成に関す
る。
る。
シリコン半導体基板のゲッタリング技術には、大きく分
けてイントリンシックゲッタリング技術とエクストリン
シックゲッタリング技術とがあり、有害不純物などをゲ
ッタリングする欠陥層を半導体基板中に形成させる方法
としては、従来、イントリンシックゲッタリング技術に
おいては、チョクラルスキー法で引き上げたシリコン単
結晶中にもともと過剰に含まれた溶存酸素の析出を利用
して、シリコン半導体基板のバルクに欠陥層を形成させ
ている。また一方、エクストリンシックゲッタリング技
術においては、半導体基板裏面に歪を導入し、この歪層
をゲッタリング源としている。ここで半導体基板裏面に
歪を導入するには、たとえば半導体基板裏面に機械的損
傷を与えたり、あるいは半導体基板裏面にリンなどを拡
散し、格子不整合転位網を発生させたり、Arなどをイオ
ン注入してダメージを与えるなどの方法がある。さらに
また半導体基板裏面に多結晶半導体膜を成長させ、この
多結晶膜の結晶粒界によってゲッタリング作用を与える
方法などもある。
けてイントリンシックゲッタリング技術とエクストリン
シックゲッタリング技術とがあり、有害不純物などをゲ
ッタリングする欠陥層を半導体基板中に形成させる方法
としては、従来、イントリンシックゲッタリング技術に
おいては、チョクラルスキー法で引き上げたシリコン単
結晶中にもともと過剰に含まれた溶存酸素の析出を利用
して、シリコン半導体基板のバルクに欠陥層を形成させ
ている。また一方、エクストリンシックゲッタリング技
術においては、半導体基板裏面に歪を導入し、この歪層
をゲッタリング源としている。ここで半導体基板裏面に
歪を導入するには、たとえば半導体基板裏面に機械的損
傷を与えたり、あるいは半導体基板裏面にリンなどを拡
散し、格子不整合転位網を発生させたり、Arなどをイオ
ン注入してダメージを与えるなどの方法がある。さらに
また半導体基板裏面に多結晶半導体膜を成長させ、この
多結晶膜の結晶粒界によってゲッタリング作用を与える
方法などもある。
しかしながら上述した従来の方法によるゲッタリング技
術は、まずイントリンシックゲッタリング技術において
は、酸素析出の制御が困難であるため、欠陥層の形成が
十分でなかったり逆に無欠陥であるべき領域に欠陥が発
生したりして、半導体装置の歩留りに影響を与える。
術は、まずイントリンシックゲッタリング技術において
は、酸素析出の制御が困難であるため、欠陥層の形成が
十分でなかったり逆に無欠陥であるべき領域に欠陥が発
生したりして、半導体装置の歩留りに影響を与える。
一方エクストリンシックゲッタリング技術においては、
まず半導体基板裏面に機械的損傷を与えたり、多結晶膜
などを形成する方法では半導体基板の両面の形状および
熱膨張係数が極端に異なるため、半導体基板が変形しや
すくなる。また特に機械的損傷を与える方法では、損傷
を与えた層の一部がはがれて汚染物になることもあり、
半導体装置の歩留りを低下させる。
まず半導体基板裏面に機械的損傷を与えたり、多結晶膜
などを形成する方法では半導体基板の両面の形状および
熱膨張係数が極端に異なるため、半導体基板が変形しや
すくなる。また特に機械的損傷を与える方法では、損傷
を与えた層の一部がはがれて汚染物になることもあり、
半導体装置の歩留りを低下させる。
また、裏面にリンなどを拡散する方法では、表面側への
不純物の拡散やオートドーピングが起こってしまうた
め、この方法が利用できるプロセスは非常に限られてし
まう。
不純物の拡散やオートドーピングが起こってしまうた
め、この方法が利用できるプロセスは非常に限られてし
まう。
またイオン注入を利用したゲッタリング方法では、形成
されたダメージが、プロセス中で加えられる熱サイクル
によって容易にアニールアウトされてゆき、効果が薄れ
るという欠点を持つ。
されたダメージが、プロセス中で加えられる熱サイクル
によって容易にアニールアウトされてゆき、効果が薄れ
るという欠点を持つ。
本発明は上記欠点を解消し、熱処理行程を重ねてもゲッ
タリング効果が持続しかつ半導体装置に二次的な悪影響
を与えることのない欠陥層を、半導体基板中に極めて制
御性よく形成することにより、信頼性の高い半導体装置
を高歩留りで製造するための半導体基板を提供すること
である。
タリング効果が持続しかつ半導体装置に二次的な悪影響
を与えることのない欠陥層を、半導体基板中に極めて制
御性よく形成することにより、信頼性の高い半導体装置
を高歩留りで製造するための半導体基板を提供すること
である。
本発明の半導体基板は、単結晶半導体基板の裏面に炭素
原子の添加によって結晶格子を部分的に歪めたエピタキ
シャル層を有している。
原子の添加によって結晶格子を部分的に歪めたエピタキ
シャル層を有している。
〔実施例〕 次に本発明について図面を参照して説明する。
第１図は本発明の一実施例の縦断面図である。シリコン
基板１の裏面に、不純物原子３としてたとえば炭素を含
む単結晶シリコン膜２をエピタキシャル成長によって形
成する。ここで、シリコンのエピタキシャル成長におけ
るドーピング不純物源としてはたとえばメタン（CH3）
を用いることができる。
基板１の裏面に、不純物原子３としてたとえば炭素を含
む単結晶シリコン膜２をエピタキシャル成長によって形
成する。ここで、シリコンのエピタキシャル成長におけ
るドーピング不純物源としてはたとえばメタン（CH3）
を用いることができる。
この単結晶シリコン膜２は不純物炭素原子の存在によっ
て部分的に格子歪が生じ、これがプロセス中で、シリコ
ン基板１内に発生する格子欠陥や有害不純物に対してゲ
ッタリング源として働く。
て部分的に格子歪が生じ、これがプロセス中で、シリコ
ン基板１内に発生する格子欠陥や有害不純物に対してゲ
ッタリング源として働く。
またこの部分的な格子歪は半導体基板裏面より十分深い
所から形成させることができるので、熱処理を繰り返し
てもアニールアウトされることはなく、さらにシリコン
基板１と単結晶シリコン膜２とは基本的に同じ格子定数
を持つから、該半導体基板を変型させることはない。
所から形成させることができるので、熱処理を繰り返し
てもアニールアウトされることはなく、さらにシリコン
基板１と単結晶シリコン膜２とは基本的に同じ格子定数
を持つから、該半導体基板を変型させることはない。
以上説明したように本発明は、半導体基板の裏面に該半
導体基板中の格子欠陥や有害不純物のシンクとなりうる
不純物原子を含ませた半導体膜を形成することにより、
熱処理行程を重ねてもゲッタリング効果が持続し、かつ
半導体装置に二次的な悪影響を与えることのない欠陥層
を、半導体基板中に極めて制御性よく形成することによ
り、信頼性の高い半導体装置を高歩留りで製造できる効
果がある。
導体基板中の格子欠陥や有害不純物のシンクとなりうる
不純物原子を含ませた半導体膜を形成することにより、
熱処理行程を重ねてもゲッタリング効果が持続し、かつ
半導体装置に二次的な悪影響を与えることのない欠陥層
を、半導体基板中に極めて制御性よく形成することによ
り、信頼性の高い半導体装置を高歩留りで製造できる効
果がある。
第１図は本発明の一実施例の縦断面図である。 １……シリコン基板、２……単結晶シリコン膜、３……
不純物炭素原子。
不純物炭素原子。
Claims (1)
- 【請求項１】単結晶半導体基板の裏面に、炭素原子の添
加によって結晶格子を部分的に歪めたエピタキシャル層
を有する半導体基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61080515A JPH0712043B2 (ja) | 1986-04-07 | 1986-04-07 | 半導体基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61080515A JPH0712043B2 (ja) | 1986-04-07 | 1986-04-07 | 半導体基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62235741A JPS62235741A (ja) | 1987-10-15 |
| JPH0712043B2 true JPH0712043B2 (ja) | 1995-02-08 |
Family
ID=13720450
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61080515A Expired - Lifetime JPH0712043B2 (ja) | 1986-04-07 | 1986-04-07 | 半導体基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0712043B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2726583B2 (ja) * | 1991-11-18 | 1998-03-11 | 三菱マテリアルシリコン株式会社 | 半導体基板 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS586123A (ja) * | 1981-07-02 | 1983-01-13 | Nec Corp | 半導体結晶の製造方法 |
| JPS5893334A (ja) * | 1981-11-30 | 1983-06-03 | Toshiba Corp | 珪素半導体装置の製造方法 |
| JPS6031232A (ja) * | 1983-07-29 | 1985-02-18 | Toshiba Corp | 半導体基体の製造方法 |
-
1986
- 1986-04-07 JP JP61080515A patent/JPH0712043B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62235741A (ja) | 1987-10-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2726583B2 (ja) | 半導体基板 | |
| US4962051A (en) | Method of forming a defect-free semiconductor layer on insulator | |
| US4111719A (en) | Minimization of misfit dislocations in silicon by double implantation of arsenic and germanium | |
| JP2908150B2 (ja) | Ｓｏｉ基板構造及びその製造方法 | |
| US8043929B2 (en) | Semiconductor substrate and method for production thereof | |
| EP0858101A2 (en) | Manufacturing of an Si/SiGe super lattice structure by epitaxial growth | |
| JP3024584B2 (ja) | 半導体装置の製造方法 | |
| JPH0582525A (ja) | Ｓｉｍｏｘ基板及びその製造方法 | |
| JP2576766B2 (ja) | 半導体基板の製造方法 | |
| JPS6230692B2 (ja) | ||
| US7767548B2 (en) | Method for manufacturing semiconductor wafer including a strained silicon layer | |
| JPH0712043B2 (ja) | 半導体基板 | |
| JPH05152304A (ja) | 半導体基板の製造方法 | |
| JPH04206932A (ja) | 半導体装置及びその製造方法 | |
| EP1675166A2 (en) | Internally gettered heteroepitaxial semiconductor wafers and methods of manufacturing such wafers | |
| JPH0616498B2 (ja) | エピタキシアルウエ−ハの製造方法 | |
| JP2727564B2 (ja) | ヘテロエピタキシャル成長方法 | |
| JPH09306844A (ja) | 半導体装置の製造方法および半導体装置 | |
| JPS6191917A (ja) | 半導体薄膜結晶の製造方法 | |
| JPS63253632A (ja) | 半導体基板の製造方法 | |
| JPH03101121A (ja) | Ｓｏｉ構造の形成方法 | |
| JPH04184918A (ja) | 絶縁基体上への不純物拡散方法 | |
| JP3352196B2 (ja) | 貼り合わせ基板の製造方法及び半導体基体の製造方法 | |
| JPH08236453A (ja) | 化合物半導体の結晶成長方法 | |
| JPS6249628A (ja) | 半導体装置 |