JPH0712046B2 - 電界効果トランジスタの製造方法 - Google Patents
電界効果トランジスタの製造方法Info
- Publication number
- JPH0712046B2 JPH0712046B2 JP61140838A JP14083886A JPH0712046B2 JP H0712046 B2 JPH0712046 B2 JP H0712046B2 JP 61140838 A JP61140838 A JP 61140838A JP 14083886 A JP14083886 A JP 14083886A JP H0712046 B2 JPH0712046 B2 JP H0712046B2
- Authority
- JP
- Japan
- Prior art keywords
- ion implantation
- effect transistor
- field effect
- ion
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Junction Field-Effect Transistors (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明は、高周波帯域で用いることができる低雑音の電
界効果トランジスタの製造方法に関するものである。
界効果トランジスタの製造方法に関するものである。
従来の技術 電界効果トランジスタは、キャリアが電界によるドリフ
トで走行する素子であるために、高周波帯域で有利であ
ると考えられ、近年開発が盛んに進められている。電界
効果トランジスタは、通常、気相エピタキシャル基板ま
たは、イオン注入法を用いて、チャンネル層を作るが、
イオン注入法は、面内分布が良い、プロファイルが急峻
である、安価である等の利点があり、すでに多数の実用
例がある。
トで走行する素子であるために、高周波帯域で有利であ
ると考えられ、近年開発が盛んに進められている。電界
効果トランジスタは、通常、気相エピタキシャル基板ま
たは、イオン注入法を用いて、チャンネル層を作るが、
イオン注入法は、面内分布が良い、プロファイルが急峻
である、安価である等の利点があり、すでに多数の実用
例がある。
以下図面を参照しながら、上述したような従来の電界効
果トランジスタの製造方法について説明する。
果トランジスタの製造方法について説明する。
第２図は従来の電界効果トランジスタの製造方法の概略
を示すものである。
を示すものである。
第２図において８は半絶縁性基板、９はレジスト、10は
不純物を低濃度にイオン注入を行った領域、11は不純物
を高濃度にイオン注入を行った領域、12はソース電極、
13はドレイン電極、14はゲート電極である。高周波用電
界効果トランジスタでは、ソース、ドレイン抵抗を下
げ、しかも十分なゲート耐圧が必要であるため通常まず
半絶縁性基板８上の素子分離領域をレジスト９で保護
し、選択的にイオン注入法により活性層となる低濃度イ
オン注入領域10を作る（第２図ａ）。次にソース、ドレ
イン抵抗を下げるためにソース、ドレイン形成領域にの
み高濃度にイオン注入を行ない、高濃度イオン注入領域
11を形成する（第２図ｂ）。アニールの後、ソース電極
12、ドレイン電極13をつける（第２図ｃ）。次に、ゲー
ト形成部分に、エッチングで窪みを作るいわゆるリセス
エッチングを行って、ゲート電極14をつけ、電界効果ト
ランジスタが完成する（第２図ｄ）。
不純物を低濃度にイオン注入を行った領域、11は不純物
を高濃度にイオン注入を行った領域、12はソース電極、
13はドレイン電極、14はゲート電極である。高周波用電
界効果トランジスタでは、ソース、ドレイン抵抗を下
げ、しかも十分なゲート耐圧が必要であるため通常まず
半絶縁性基板８上の素子分離領域をレジスト９で保護
し、選択的にイオン注入法により活性層となる低濃度イ
オン注入領域10を作る（第２図ａ）。次にソース、ドレ
イン抵抗を下げるためにソース、ドレイン形成領域にの
み高濃度にイオン注入を行ない、高濃度イオン注入領域
11を形成する（第２図ｂ）。アニールの後、ソース電極
12、ドレイン電極13をつける（第２図ｃ）。次に、ゲー
ト形成部分に、エッチングで窪みを作るいわゆるリセス
エッチングを行って、ゲート電極14をつけ、電界効果ト
ランジスタが完成する（第２図ｄ）。
発明が解決しようとする問題点 しかしながら、上記のような構成では、ゲート近傍で不
純物が高濃度でないためにソース抵抗、ドレイン抵抗が
高くなる。また、ソース抵抗、ドレイン抵抗を下げるた
めにイオン注入量を増すと不純物プロファイルの急峻性
が得られずピンチオフ電圧付近でgm（電圧増幅率）の低
下がおこりまたゲート耐圧も小さくなるという欠点を有
していた。
純物が高濃度でないためにソース抵抗、ドレイン抵抗が
高くなる。また、ソース抵抗、ドレイン抵抗を下げるた
めにイオン注入量を増すと不純物プロファイルの急峻性
が得られずピンチオフ電圧付近でgm（電圧増幅率）の低
下がおこりまたゲート耐圧も小さくなるという欠点を有
していた。
本発明は上記欠点に鑑み、チャネル部分のプロファイル
の急峻性を保ちつつ、ソース抵抗、ドレイン抵抗を下げ
ることができ、十分なゲート耐圧が得られる電界効果ト
ランジスタの製造方法を提供するものである。
の急峻性を保ちつつ、ソース抵抗、ドレイン抵抗を下げ
ることができ、十分なゲート耐圧が得られる電界効果ト
ランジスタの製造方法を提供するものである。
問題点を解決するための手段 上記問題点を解決するために、本発明の電界効果トラン
ジスタの製造方法は、まず不純物プロファイルの急峻な
低抵抗層を高不純物濃度の第１のイオン注入により選択
的に形成し、その表面をエッチングし、前記低抵抗層を
貫通したチャネル層を低不純物濃度の第２のイオン注入
で形成し、さらにソース、ドレイン電極形成部分には、
前記チャネル層を貫通する高不純物濃度の第３の注入を
行う工程と、前記ソースとドレイン電極間の前記抵抗層
を一部分除去し、前記チャネル層を露出させる工程と、
露出されたチャネル層上にゲート電極を形成する工程と
で構成されている。
ジスタの製造方法は、まず不純物プロファイルの急峻な
低抵抗層を高不純物濃度の第１のイオン注入により選択
的に形成し、その表面をエッチングし、前記低抵抗層を
貫通したチャネル層を低不純物濃度の第２のイオン注入
で形成し、さらにソース、ドレイン電極形成部分には、
前記チャネル層を貫通する高不純物濃度の第３の注入を
行う工程と、前記ソースとドレイン電極間の前記抵抗層
を一部分除去し、前記チャネル層を露出させる工程と、
露出されたチャネル層上にゲート電極を形成する工程と
で構成されている。
作用 この構成によって本電界効果トランジスタのゲートのす
ぐ近隣まで低抵抗層が存在するために、ソース、ドレイ
ン抵抗が下がり、高周波帯で低雑音を実現できることに
なる。
ぐ近隣まで低抵抗層が存在するために、ソース、ドレイ
ン抵抗が下がり、高周波帯で低雑音を実現できることに
なる。
実施例 以下、本発明の一実施例について図面を参照しながら説
明する。
明する。
第１図は、本発明の第１の実施例における電界効果トラ
ンジスタの製造工程の概略を示すものである。
ンジスタの製造工程の概略を示すものである。
第１図において、１は半絶縁性基板、２はレジスト、3,
31は不純物を高濃度にイオン注入を行った領域、４は不
純物を低濃度にイオン注入を行った領域（ただし、高濃
度と低濃度の２重にイオン注入を行った部分は、結果的
に高濃度となるため、高濃度領域として示した）、５は
ソース電極、６はドレイン電極、７はゲート電極であ
る。不純物プロファイルを急峻に保ちながら表面抵抗を
下げることは高周波用電界効果トランジスタにとって有
利である。本発明ではその実現のために素子分離領域を
レジスト２で保護し、加速電圧を最小にして、高不純物
濃度の第１のイオン注入を行ない表面に浅い低抵抗層を
形成する（第１図ａ）。次に同じレジスト２のまま表面
をエッチングし低抵抗層の深さをさらに浅くし、低不純
物濃度の第２のイオン注入を同じく最小加速電圧で行な
うと低抵抗層の奥に上記エッチングをした分だけチャネ
ル層が形成できる（第１図ｂ）。ソース、ドレイン形成
部分には、その抵抗を下げるために新たなレジスト21を
マスクとして高不純物濃度の第３のイオン注入を行なう
（第１図ｃ）。アニール後ソース電極５、ドレイン電極
６をつけ、ソース電極５とドレイン電極６の間の低抵抗
層を除去して、チャネル層を露出させるリセスエッチン
グの後、露出されたチャネル層の上にゲート電極７をつ
け本電界効果トランジスタが完成する。このようにして
作られた電界効果トランジスタは、低加速電圧で活性
層を形成しているため不純物プロファイルが良い。ゲ
ート電極のすぐ近傍まで低抵抗層が存在するため、ソー
ス、ドレイン抵抗が低い。ゲート電極は低抵抗層に接
触していないのでゲート耐圧は高い等の特徴をもち、12
GHzの雑音指数は1.7dB以下であった。
31は不純物を高濃度にイオン注入を行った領域、４は不
純物を低濃度にイオン注入を行った領域（ただし、高濃
度と低濃度の２重にイオン注入を行った部分は、結果的
に高濃度となるため、高濃度領域として示した）、５は
ソース電極、６はドレイン電極、７はゲート電極であ
る。不純物プロファイルを急峻に保ちながら表面抵抗を
下げることは高周波用電界効果トランジスタにとって有
利である。本発明ではその実現のために素子分離領域を
レジスト２で保護し、加速電圧を最小にして、高不純物
濃度の第１のイオン注入を行ない表面に浅い低抵抗層を
形成する（第１図ａ）。次に同じレジスト２のまま表面
をエッチングし低抵抗層の深さをさらに浅くし、低不純
物濃度の第２のイオン注入を同じく最小加速電圧で行な
うと低抵抗層の奥に上記エッチングをした分だけチャネ
ル層が形成できる（第１図ｂ）。ソース、ドレイン形成
部分には、その抵抗を下げるために新たなレジスト21を
マスクとして高不純物濃度の第３のイオン注入を行なう
（第１図ｃ）。アニール後ソース電極５、ドレイン電極
６をつけ、ソース電極５とドレイン電極６の間の低抵抗
層を除去して、チャネル層を露出させるリセスエッチン
グの後、露出されたチャネル層の上にゲート電極７をつ
け本電界効果トランジスタが完成する。このようにして
作られた電界効果トランジスタは、低加速電圧で活性
層を形成しているため不純物プロファイルが良い。ゲ
ート電極のすぐ近傍まで低抵抗層が存在するため、ソー
ス、ドレイン抵抗が低い。ゲート電極は低抵抗層に接
触していないのでゲート耐圧は高い等の特徴をもち、12
GHzの雑音指数は1.7dB以下であった。
発明の効果 以上のように本発明は、高濃度イオン注入、表面エッチ
ング、低濃度イオン注入という工程を設けることによ
り、低雑音動作のできる電界効果トランジスタを実現す
ることができ、その実用的効果は大なるものがある。
ング、低濃度イオン注入という工程を設けることによ
り、低雑音動作のできる電界効果トランジスタを実現す
ることができ、その実用的効果は大なるものがある。
第１図は本発明の実施例における電界効果トランジスタ
製造方法を示す断面図、第２図は従来の電界効果トラン
ジスタ製造方法を示す断面図である。 １……半絶縁性基板、2,21……レジスト、3,31……高濃
度イオン注入領域、４……低濃度イオン注入領域。
製造方法を示す断面図、第２図は従来の電界効果トラン
ジスタ製造方法を示す断面図である。 １……半絶縁性基板、2,21……レジスト、3,31……高濃
度イオン注入領域、４……低濃度イオン注入領域。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 萩尾 正博 大阪府門真市大字門真1006番地 松下電子 工業株式会社内 (72)発明者 数村 勝 大阪府門真市大字門真1006番地 松下電子 工業株式会社内
Claims (1)
- 【請求項１】基板の一部に高不純物濃度の第１のイオン
注入を行ない、上記注入を行った第１のイオン注入層の
表面をエッチングする工程と、前記第１のイオン注入層
を貫通するように、低不純物濃度の第２のイオン注入を
行ない、第２のイオン注入層を形成する工程と、さらに
ソース、ドレイン電極形成部分に、前記第１および第２
のイオン注入層を貫通するように、高不純物濃度の第３
のイオン注入を行なう工程と、前記ソースとドレイン電
極間の前記第１のイオン注入層を一部分除去し、前記第
２のイオン注入層を露出させる工程と、露出された第２
のイオン注入層上にゲート電極を形成する工程とを含む
ことを特徴とする電界効果トランジスタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61140838A JPH0712046B2 (ja) | 1986-06-17 | 1986-06-17 | 電界効果トランジスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61140838A JPH0712046B2 (ja) | 1986-06-17 | 1986-06-17 | 電界効果トランジスタの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62296565A JPS62296565A (ja) | 1987-12-23 |
| JPH0712046B2 true JPH0712046B2 (ja) | 1995-02-08 |
Family
ID=15277889
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61140838A Expired - Fee Related JPH0712046B2 (ja) | 1986-06-17 | 1986-06-17 | 電界効果トランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0712046B2 (ja) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58147161A (ja) * | 1982-02-26 | 1983-09-01 | Toshiba Corp | 電界効果トランジスタの製造方法 |
| JPS59158565A (ja) * | 1983-02-28 | 1984-09-08 | Toshiba Corp | 電界効果トランジスタの製造方法 |
-
1986
- 1986-06-17 JP JP61140838A patent/JPH0712046B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62296565A (ja) | 1987-12-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0085916A3 (en) | Method of fabricating field effect transistors | |
| US7294551B2 (en) | Semiconductor device and method for manufacturing the same | |
| US4351099A (en) | Method of making FET utilizing shadow masking and diffusion from a doped oxide | |
| JP2002016080A (ja) | トレンチゲート型ｍｏｓｆｅｔの製造方法 | |
| JP2871311B2 (ja) | 半導体装置 | |
| US4753899A (en) | Process for the fabrication of a Schottky gate field-effect transistor having a submicron effective channel length | |
| JPH0712046B2 (ja) | 電界効果トランジスタの製造方法 | |
| KR100214297B1 (ko) | 반도체장치의 제조방법 | |
| JPS6326553B2 (ja) | ||
| JP3307972B2 (ja) | 電界効果トランジスタの作製方法および電界効果トランジスタ | |
| JPH0213927B2 (ja) | ||
| JPS62296566A (ja) | 電界効果トランジスタおよびその製造方法 | |
| JP3038720B2 (ja) | 電界効果トランジスタの製造方法 | |
| JPH0434822B2 (ja) | ||
| JPS6034073A (ja) | ショットキ−ゲ−ト型電界効果トランジスタの製造方法 | |
| JP2541260B2 (ja) | 半導体装置の製法 | |
| JPH0620080B2 (ja) | 半導体素子の製造方法 | |
| GB2140617A (en) | Methods of forming a field effect transistor | |
| JPH051084Y2 (ja) | ||
| JPS60145669A (ja) | ＧａＡｓ電界効果トランジスタ | |
| JPS62112375A (ja) | 半導体装置の製造方法 | |
| JPH06260510A (ja) | 電界効果型トランジスタおよびその製造方法 | |
| JPH04346442A (ja) | 電界効果型トランジスタの製造方法 | |
| JPS6229165A (ja) | 縦形半導体装置の製造方法 | |
| JPH0294642A (ja) | 電界効果トランジスタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |