JPS6034073A - ショットキ−ゲ−ト型電界効果トランジスタの製造方法 - Google Patents
ショットキ−ゲ−ト型電界効果トランジスタの製造方法Info
- Publication number
- JPS6034073A JPS6034073A JP58143232A JP14323283A JPS6034073A JP S6034073 A JPS6034073 A JP S6034073A JP 58143232 A JP58143232 A JP 58143232A JP 14323283 A JP14323283 A JP 14323283A JP S6034073 A JPS6034073 A JP S6034073A
- Authority
- JP
- Japan
- Prior art keywords
- gate
- layer
- channel region
- field effect
- effect transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/80—FETs having rectifying junction gate electrodes
Landscapes
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明はＧ ａ Ａ ｓショットキーゲート型電界効果
トランジスタの製造方法に関するものである。
トランジスタの製造方法に関するものである。
従来例の構成とその問題点
第１図に従来例のＧ ａ Ａ ｓショットキーゲート型
電界効果トランジスタ（ＭＥＳＦＥＴ）の断面図を示す
。
電界効果トランジスタ（ＭＥＳＦＥＴ）の断面図を示す
。
１は半絶縁性Ｇ ａ Ａ ｓ基板、２，３ばオーミック
接触を行うだめの高濃度Ｎ型領域でそれぞれソース領域
、ドレイン領域である。４は動作層であるチャネル領域
で、一般に能動素子として用いる場合、ゲート電極６．
ンース電極６の間に信号電源を印加し、ゲート電極５に
よるチャネル領域４の空乏層の深さを変化させることに
より、前記チャネル領域４を流れる電流を制御する。そ
のため、高周波用のＭＥＳＦＥＴの特性を向上させるた
めにはチャネル領域のキャリア濃度を大きくし、ゲート
・ソース間の直列抵抗を小さくして相互コンダクタンス
を大きくする必要がある。しかし、チャネル領域の濃度
を大きくすれば、チャネル領域４とゲート電極５との逆
方向耐圧が減少するという問題があり、実用上のゲート
逆耐圧ではチャネル領域の濃度を上げて相互コンダクタ
ンスを大きくすることには限界がある。
接触を行うだめの高濃度Ｎ型領域でそれぞれソース領域
、ドレイン領域である。４は動作層であるチャネル領域
で、一般に能動素子として用いる場合、ゲート電極６．
ンース電極６の間に信号電源を印加し、ゲート電極５に
よるチャネル領域４の空乏層の深さを変化させることに
より、前記チャネル領域４を流れる電流を制御する。そ
のため、高周波用のＭＥＳＦＥＴの特性を向上させるた
めにはチャネル領域のキャリア濃度を大きくし、ゲート
・ソース間の直列抵抗を小さくして相互コンダクタンス
を大きくする必要がある。しかし、チャネル領域の濃度
を大きくすれば、チャネル領域４とゲート電極５との逆
方向耐圧が減少するという問題があり、実用上のゲート
逆耐圧ではチャネル領域の濃度を上げて相互コンダクタ
ンスを大きくすることには限界がある。
発明の目的
本発明はＧａＡｓ ＭＥＳＦＥＴ （Ｉｃお伝て、チャ
ネル領域とゲート電極の間に前記チャネル領域より高比
抵抗でかつその厚さがゲート金属の拡散電位で空乏化す
る層を形成することにより相互コンダクタンスが大きく
、かつゲートの逆耐圧が大きいＭＥｓＦＥＴの製造を可
能にするものである。
ネル領域とゲート電極の間に前記チャネル領域より高比
抵抗でかつその厚さがゲート金属の拡散電位で空乏化す
る層を形成することにより相互コンダクタンスが大きく
、かつゲートの逆耐圧が大きいＭＥｓＦＥＴの製造を可
能にするものである。
発明の構成
本発明はＧ ａ Ａ ｓ基板の一生面に形成されたＧａ
Ａｓショットキーゲート型電界効果トランジスタの製造
方法において、前記基板の一生面に形成された絶縁膜の
ゲート部分を除去して窓孔部分を設ける工程と、前記ゲ
ート部分の基板露出部に、ゲート金属の拡散電位により
その厚さがすべ−Ｃ空乏化され、かつチャネル層よりも
高比抵抗の高比抵抗層を設ける工程と前記ゲート部分の
高比抵抗層上にゲート金属を形成する工程とを含むこと
を特徴とするＧａＡｓ ７ヨノトキーゲート型電界効果
トランジスタの製造方法を提供するものである。これよ
り実用上のゲート逆耐圧を十分満足し、かつチャネル領
域の濃度を大きくすることができるために、大きな相互
コンダクタンスが得られる。
Ａｓショットキーゲート型電界効果トランジスタの製造
方法において、前記基板の一生面に形成された絶縁膜の
ゲート部分を除去して窓孔部分を設ける工程と、前記ゲ
ート部分の基板露出部に、ゲート金属の拡散電位により
その厚さがすべ−Ｃ空乏化され、かつチャネル層よりも
高比抵抗の高比抵抗層を設ける工程と前記ゲート部分の
高比抵抗層上にゲート金属を形成する工程とを含むこと
を特徴とするＧａＡｓ ７ヨノトキーゲート型電界効果
トランジスタの製造方法を提供するものである。これよ
り実用上のゲート逆耐圧を十分満足し、かつチャネル領
域の濃度を大きくすることができるために、大きな相互
コンダクタンスが得られる。
実施例の説明
第２図は本発明のＭＥＳＦＥＴの製造工程を示したもの
である。第２囲（ａ）はゲート金属形成前の断面図であ
る。半絶縁性Ｇ ａ Ａ ｓ基板１１に、Ｓｌの選択イ
オン注入１７を行ない、ソース領域１２゜ドレイン領域
１３を形成する。イオン注入の条件としては、前記ノー
ス領域１２．ドレイン領域１３のキャリア濃度が１×１
０１８．１７ｎ−３となるようにした。同様にチャネル
領域１４をキャリア濃度１×１０１７釧１３ となるよ
うにＳｉ のイオン注入１８を行なった。
である。第２囲（ａ）はゲート金属形成前の断面図であ
る。半絶縁性Ｇ ａ Ａ ｓ基板１１に、Ｓｌの選択イ
オン注入１７を行ない、ソース領域１２゜ドレイン領域
１３を形成する。イオン注入の条件としては、前記ノー
ス領域１２．ドレイン領域１３のキャリア濃度が１×１
０１８．１７ｎ−３となるようにした。同様にチャネル
領域１４をキャリア濃度１×１０１７釧１３ となるよ
うにＳｉ のイオン注入１８を行なった。
次に第２図中）のように表面に絶縁膜１９としてＳｉ３
Ｎ４を堆積し、８５０’（： 、 Ａｒ雰囲気中にて２
０分間熱処理を行った。続いてゲート領域部の保護膜１
９に窓孔部分を設け、リン酸系・エツチング液でチャネ
ル領域の露出部を約５００人′エツチングし、ざらにそ
の上に分子線エピタキシー法でキャリア濃度Ｉ Ｘ １
０１６ｃｍ−” のＮ型層ａＡｓｘピタキンヤル層から
なる高比抵抗層２ｏを５００人成長させ、続いて第２図
（Ｃ）のようにアルミニウムを蒸着しリフトオフ法によ
りゲート電極１５を形成した。この結果、ゲート長１μ
ｍ、ゲート幅２０７、＋ｍ、閾値電圧−２．ＯＶのＭＥ
ＳＦＥＴでは、従来のように高比抵抗層を形成せずにチ
ャネル領域のキャリア濃度がｌＸ１０１７ｏｎ−’ の
場合相互コンダクタンスが２ｍＳ、ゲート逆耐圧が５ｖ
であるのに対し、本発明では、相互コンダクタンスが２
ｍＳ。
Ｎ４を堆積し、８５０’（： 、 Ａｒ雰囲気中にて２
０分間熱処理を行った。続いてゲート領域部の保護膜１
９に窓孔部分を設け、リン酸系・エツチング液でチャネ
ル領域の露出部を約５００人′エツチングし、ざらにそ
の上に分子線エピタキシー法でキャリア濃度Ｉ Ｘ １
０１６ｃｍ−” のＮ型層ａＡｓｘピタキンヤル層から
なる高比抵抗層２ｏを５００人成長させ、続いて第２図
（Ｃ）のようにアルミニウムを蒸着しリフトオフ法によ
りゲート電極１５を形成した。この結果、ゲート長１μ
ｍ、ゲート幅２０７、＋ｍ、閾値電圧−２．ＯＶのＭＥ
ＳＦＥＴでは、従来のように高比抵抗層を形成せずにチ
ャネル領域のキャリア濃度がｌＸ１０１７ｏｎ−’ の
場合相互コンダクタンスが２ｍＳ、ゲート逆耐圧が５ｖ
であるのに対し、本発明では、相互コンダクタンスが２
ｍＳ。
ゲー］・つφ面子圧が８■あった。式へにチ、１．休ル
の濃度を大きくし、２×１０１７ｃｍ−３にした場合、
相互コンダクタンスが３．２ｍＳ、ゲート逆耐圧が７■
であった。従って本発明の結晶成長法を用いだＧ ａ
Ａ ｓショットキーゲート型電界効果トランジスタの製
造方法により相互コンダクタンスが大キく、かつゲート
逆耐圧が大きいＭＥＳＦＥＴの製造が可能となった。
の濃度を大きくし、２×１０１７ｃｍ−３にした場合、
相互コンダクタンスが３．２ｍＳ、ゲート逆耐圧が７■
であった。従って本発明の結晶成長法を用いだＧ ａ
Ａ ｓショットキーゲート型電界効果トランジスタの製
造方法により相互コンダクタンスが大キく、かつゲート
逆耐圧が大きいＭＥＳＦＥＴの製造が可能となった。
なお、上記の実施例では高比抵抗層２０を分子線エピタ
キシー法によって形成したが、絶縁膜１９のゲート部分
に窓孔を設けた後、ボロンイオンを加速電圧５０ＫｅＶ
、ドーズ量１．９Ｘ１０１５，７．、−２ 又は酸素イ
オンを加速電圧７０ＫｅＶ、ドーズ量１．５×１０１５
ｃｔｎ−２を注入することにより前記高比抵抗層を形成
した場合も同様な結果が得られた。従って本発明のイオ
ン注入法を用いたＧ ａ Ａ ｓショットキーゲート型
電界効果トランジスタの製造方法でも相互コンダクタン
スが大きく、かつゲート逆耐圧が大きいＭＥＳＦＥＴの
製造が可能となった。
キシー法によって形成したが、絶縁膜１９のゲート部分
に窓孔を設けた後、ボロンイオンを加速電圧５０ＫｅＶ
、ドーズ量１．９Ｘ１０１５，７．、−２ 又は酸素イ
オンを加速電圧７０ＫｅＶ、ドーズ量１．５×１０１５
ｃｔｎ−２を注入することにより前記高比抵抗層を形成
した場合も同様な結果が得られた。従って本発明のイオ
ン注入法を用いたＧ ａ Ａ ｓショットキーゲート型
電界効果トランジスタの製造方法でも相互コンダクタン
スが大きく、かつゲート逆耐圧が大きいＭＥＳＦＥＴの
製造が可能となった。
なお上記実施例では、ゲート電極１５としてアルミニウ
ムを用いたが、白金などのＧ ６ Ａ ｓと固相反応し
てショットキー障壁がＧ ａ Ａ ｓ内に埋込まれるＭ
ＥＳＦＥＴ についても同様な結果が得られた。
ムを用いたが、白金などのＧ ６ Ａ ｓと固相反応し
てショットキー障壁がＧ ａ Ａ ｓ内に埋込まれるＭ
ＥＳＦＥＴ についても同様な結果が得られた。
従って本発明では、ゲート金属としてＮ型Ｇ ａ Ａ
ｓとショットキー接合となるものであればよく、ゲート
金属はなんら限定されるものでない。
ｓとショットキー接合となるものであればよく、ゲート
金属はなんら限定されるものでない。
発明の効果
本発明のＧ ａ Ａ ｓショットキーゲート型電界効果
トランジスタの製造方法により、チャネル領域のキャリ
ア濃度の増大が可能となり、相互コンダクタンスが大き
く、かつゲート電極とチャネル領域間の逆方向配圧の大
きい、すぐれた性能のＭＥＳＦＥＴ を製造することが
可能となった。
トランジスタの製造方法により、チャネル領域のキャリ
ア濃度の増大が可能となり、相互コンダクタンスが大き
く、かつゲート電極とチャネル領域間の逆方向配圧の大
きい、すぐれた性能のＭＥＳＦＥＴ を製造することが
可能となった。
第１図は従来のＭＥＳＦＥＴの断面図、第２図（ａ）〜
（Ｃ）は本発明の一実施例の製造工程の一部を示す断面
図である。 １１・・・・・・半絶縁性Ｇ ａ Ａ ｓ、１２・・・
・・・ソース領域、１３・・・・・ドレイン領域、１４
・・・・・チャネル領域、１６・・・・・・ゲート電極
、１７ ・・・ソース・ドレイン領域の選択イオン注入
、１８・・・・・・チャネル領域の選択イオン注入５１
９ ・・・保護膜、２０・・・・高比抵抗層。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名（
（Ｃ）は本発明の一実施例の製造工程の一部を示す断面
図である。 １１・・・・・・半絶縁性Ｇ ａ Ａ ｓ、１２・・・
・・・ソース領域、１３・・・・・ドレイン領域、１４
・・・・・チャネル領域、１６・・・・・・ゲート電極
、１７ ・・・ソース・ドレイン領域の選択イオン注入
、１８・・・・・・チャネル領域の選択イオン注入５１
９ ・・・保護膜、２０・・・・高比抵抗層。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名（
Claims (3)
- （１）ＧａＡｓ基板の一生面に形成された絶縁膜のゲー
ト部分を除去して窓孔部分を設ける工程と、前記ゲート
部分の基板露出部に、ゲート金属の拡散電位によシその
厚さがすべて空乏化されかつチャネル層よりも高比抵抗
の高比抵抗層を設ける工程と、前記ゲート部分の高比抵
抗層上にゲート金属を形成する工程とを含むことを特徴
とするショットキーゲート型電界効果トランジスタの製
造方法。 - （２） チャネル層よりも高比抵抗の高比抵抗層を設け
る工程において、ゲート部分の基板露出部をエツチング
し、その後前記基板露出部にチャネル層よりも高比抵抗
の高比抵抗層を結晶成長法により形成することを特徴と
する特許請求の範囲第１項に記載のショットキーゲート
型電界効果トランジスタの製造方法。 - （３）チャネル層よりも高比抵抗の高比抵抗層を設ける
工程において、ゲート部分の基板露色部にボロンあるい
は酸素原子をイオン注入することを特徴とする特許請求
の範囲第１項に記載のショットキーゲート型電界効果ト
ランジスタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58143232A JPS6034073A (ja) | 1983-08-04 | 1983-08-04 | ショットキ−ゲ−ト型電界効果トランジスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58143232A JPS6034073A (ja) | 1983-08-04 | 1983-08-04 | ショットキ−ゲ−ト型電界効果トランジスタの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6034073A true JPS6034073A (ja) | 1985-02-21 |
Family
ID=15333969
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58143232A Pending JPS6034073A (ja) | 1983-08-04 | 1983-08-04 | ショットキ−ゲ−ト型電界効果トランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6034073A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0196964A (ja) * | 1987-10-09 | 1989-04-14 | Oki Electric Ind Co Ltd | ショットキーゲート電界効果トランジスタの製造方法 |
| JPH08203930A (ja) * | 1995-01-31 | 1996-08-09 | Matsushita Electric Ind Co Ltd | 半導体装置およびその製造方法 |
| JPH08321518A (ja) * | 1994-08-22 | 1996-12-03 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
| JP2000150541A (ja) * | 1994-08-22 | 2000-05-30 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
-
1983
- 1983-08-04 JP JP58143232A patent/JPS6034073A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0196964A (ja) * | 1987-10-09 | 1989-04-14 | Oki Electric Ind Co Ltd | ショットキーゲート電界効果トランジスタの製造方法 |
| JPH08321518A (ja) * | 1994-08-22 | 1996-12-03 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
| JP2000150541A (ja) * | 1994-08-22 | 2000-05-30 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
| JPH08203930A (ja) * | 1995-01-31 | 1996-08-09 | Matsushita Electric Ind Co Ltd | 半導体装置およびその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3229012B2 (ja) | 半導体装置の製造方法 | |
| US4232327A (en) | Extended drain self-aligned silicon gate MOSFET | |
| US4318216A (en) | Extended drain self-aligned silicon gate MOSFET | |
| US4466008A (en) | Field effect transistor | |
| JPS6034073A (ja) | ショットキ−ゲ−ト型電界効果トランジスタの製造方法 | |
| JPS588590B2 (ja) | ショットキ障壁ゲ−ト型電界効果トランジスタの製造方法 | |
| JPS6332273B2 (ja) | ||
| GB2140617A (en) | Methods of forming a field effect transistor | |
| JPH024137B2 (ja) | ||
| JPS6261370A (ja) | ＧａＡｓ電界効果型半導体装置 | |
| JP3038720B2 (ja) | 電界効果トランジスタの製造方法 | |
| JPH0797634B2 (ja) | 電界効果トランジスタとその製造方法 | |
| JPS6070772A (ja) | 電界効果トランジスタの製造方法 | |
| JPH0434821B2 (ja) | ||
| JPS6038883A (ja) | ショットキゲ−ト型ｆｅｔの製造方法 | |
| JPS6223175A (ja) | 半導体装置の製造方法 | |
| JPS60777A (ja) | 半導体装置の製造方法 | |
| JPS6347982A (ja) | 半導体装置 | |
| JPH0373542A (ja) | Ｇａ―Ａｓ電界効果トランジスタの製造方法 | |
| JPS6086871A (ja) | 電界効果トランジスタの製造方法 | |
| JPS59181066A (ja) | 半導体装置の製造方法 | |
| JPS6037176A (ja) | 電界効果トランジスタの製造方法 | |
| JPS60157262A (ja) | 半導体集積回路 | |
| JPS61108174A (ja) | 電界効果トランジスタの製造方法 | |
| JPH043102B2 (ja) |