JPH0434822B2 - - Google Patents
Info
- Publication number
- JPH0434822B2 JPH0434822B2 JP58100077A JP10007783A JPH0434822B2 JP H0434822 B2 JPH0434822 B2 JP H0434822B2 JP 58100077 A JP58100077 A JP 58100077A JP 10007783 A JP10007783 A JP 10007783A JP H0434822 B2 JPH0434822 B2 JP H0434822B2
- Authority
- JP
- Japan
- Prior art keywords
- active layer
- field effect
- effect transistor
- gate electrode
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/80—FETs having rectifying junction gate electrodes
Landscapes
- Junction Field-Effect Transistors (AREA)
Description
【発明の詳細な説明】
〔技術分野〕
本発明は電界効果トランジスタのマイクロ波特
性、スイツチング速度特性の改良に関するもので
ある。
性、スイツチング速度特性の改良に関するもので
ある。
GaAs電界効果トランジスタは高速のスイツチ
ング動作をするデバイスとして広く使われてい
る。
ング動作をするデバイスとして広く使われてい
る。
GaAs電界効果トランジスタの構造は図−1に
示すように半絶縁性GaAs結晶の表面にn型の動
作層2が形成され、動作層上にゲート電極3、ソ
ース電極4、ドレイン電極5を形成したものであ
る。高周波特性を良好とするにはゲート電極長を
小さくする必要があるが、従来のリソグラフイ技
術では1μm程度のゲート長を作成するのが限界
であり、これによつて高周波特性が制約されてい
た。
示すように半絶縁性GaAs結晶の表面にn型の動
作層2が形成され、動作層上にゲート電極3、ソ
ース電極4、ドレイン電極5を形成したものであ
る。高周波特性を良好とするにはゲート電極長を
小さくする必要があるが、従来のリソグラフイ技
術では1μm程度のゲート長を作成するのが限界
であり、これによつて高周波特性が制約されてい
た。
本発明は、従来のリソグラフイ技術を用いてゲ
ート長を実効的に短縮し、高周波特性を改良する
ものである。
ート長を実効的に短縮し、高周波特性を改良する
ものである。
以下図面にそつて本発明を説明する。
図−2に本発明による電界効果トランジスタの
一実施例を示す。図−2において、ゲート電極3
は薄い動作層7と厚い動作層6の両方にまたがつ
て形成せられ実効的なゲート長は薄い動作層7と
ゲート電極3との重なり長Lgによつて定まる。
現在のリソグラフイ技術、例えば10対1の縮小投
影露光装置を用いた技術では1μm程度のパター
ン幅を有する電極を±0.1μm程度の位置合わせ精
度で作成できる。従つて図−2において実効ゲー
ト長Lgが0.2〜0.5μmのものを今日のリソグラフ
イ技術を用いて作成可能である。本発明によれ
ば、容易に短いゲート長を有する電界効果トラン
ジスタを製造でき、その工業的価値は大きい。
一実施例を示す。図−2において、ゲート電極3
は薄い動作層7と厚い動作層6の両方にまたがつ
て形成せられ実効的なゲート長は薄い動作層7と
ゲート電極3との重なり長Lgによつて定まる。
現在のリソグラフイ技術、例えば10対1の縮小投
影露光装置を用いた技術では1μm程度のパター
ン幅を有する電極を±0.1μm程度の位置合わせ精
度で作成できる。従つて図−2において実効ゲー
ト長Lgが0.2〜0.5μmのものを今日のリソグラフ
イ技術を用いて作成可能である。本発明によれ
ば、容易に短いゲート長を有する電界効果トラン
ジスタを製造でき、その工業的価値は大きい。
次にこのような電界効果トランジスタの製造法
につき説明する。
につき説明する。
図−3〜図−5は、図−2の実施例の電界効果
トランジスタの製造工程を説明するための図であ
る。
トランジスタの製造工程を説明するための図であ
る。
まず図−3に示すように半絶縁性GaAs結晶基
板の表面にn型の動作層7を形成する。このとき
エピタキシヤル技術、イオン注入のいずれでも可
能であるが、イオン注入による方がより再現性が
良好な動作層を容易に作成できる。このとき動作
層の厚さとキヤリヤ濃度は電界効果トランジスタ
のピンチオフ電圧が所望の値となるように定め
る。
板の表面にn型の動作層7を形成する。このとき
エピタキシヤル技術、イオン注入のいずれでも可
能であるが、イオン注入による方がより再現性が
良好な動作層を容易に作成できる。このとき動作
層の厚さとキヤリヤ濃度は電界効果トランジスタ
のピンチオフ電圧が所望の値となるように定め
る。
次に図−4に示すようにフオトレジスト8をマ
スクとしてn型不純物例えばSiをGaAs結晶中に
イオン注入し、しかる後にフオトレジスト8を除
去して、適当な方法、例えばSiO2膜を保護膜と
して用いてアニールを行い注入イオンの活性化を
行い、厚い動作層6を形成する。ここで動作層6
は動作層7と比較してシートキヤリア濃度が大き
いか、または/そして厚さが厚い。
スクとしてn型不純物例えばSiをGaAs結晶中に
イオン注入し、しかる後にフオトレジスト8を除
去して、適当な方法、例えばSiO2膜を保護膜と
して用いてアニールを行い注入イオンの活性化を
行い、厚い動作層6を形成する。ここで動作層6
は動作層7と比較してシートキヤリア濃度が大き
いか、または/そして厚さが厚い。
次に図−5に示すようにゲート電極3を通常の
リソグラフイ技術を用いて動作層6と7の両方に
またがつて形成する。このとき電極3と薄い動作
層7との重なり部分の長さLgは0.2〜0.5μmとす
る。しかる後に図−2に示すようにソース電極4
とドレイン電極5とを通常用いられている方法に
よつて形成することにより、本発明によるトラン
ジスタが完成する。
リソグラフイ技術を用いて動作層6と7の両方に
またがつて形成する。このとき電極3と薄い動作
層7との重なり部分の長さLgは0.2〜0.5μmとす
る。しかる後に図−2に示すようにソース電極4
とドレイン電極5とを通常用いられている方法に
よつて形成することにより、本発明によるトラン
ジスタが完成する。
図−6には、他の一実施例を示す。
この実施例では、まず一様に厚い動作層を結晶
表面に形成した後に選択エツチングによつて部分
的に動作層を薄くし、動作層6,7を得、その後
ゲート電極3、ソース電極4、ドレイン電極5を
形成するものである。
表面に形成した後に選択エツチングによつて部分
的に動作層を薄くし、動作層6,7を得、その後
ゲート電極3、ソース電極4、ドレイン電極5を
形成するものである。
本発明によれば、ゲート長が短く、高周波特性
が良好な電界効果トランジスタを容易に作成で
き、その工業的価値は大きい。
が良好な電界効果トランジスタを容易に作成で
き、その工業的価値は大きい。
図−1はGaAs電界効果トランジスタの基本構
造を示すための図、図−2は本発明の電界効果ト
ランジスタの一実施例としての構造を示すための
図、図3,4,5は本発明−電界効果トランジス
タの製造方法を示すための図、図−6は本発明の
他の一実施例の製造方法を示すための図である。 1……半絶縁性GaAs基板、2……n型動作
層、3……ゲート電極、4……ソース電極、5…
…ドレイン電極、6……薄動作層、7……厚動作
層、8……フオトレジスト膜。
造を示すための図、図−2は本発明の電界効果ト
ランジスタの一実施例としての構造を示すための
図、図3,4,5は本発明−電界効果トランジス
タの製造方法を示すための図、図−6は本発明の
他の一実施例の製造方法を示すための図である。 1……半絶縁性GaAs基板、2……n型動作
層、3……ゲート電極、4……ソース電極、5…
…ドレイン電極、6……薄動作層、7……厚動作
層、8……フオトレジスト膜。
Claims (1)
- 1 半絶縁性半導体結晶基板の表面に電気伝導性
を有する動作層を、その厚さが薄い部分と厚い部
分とを有するように作成し、この薄い部分と厚い
部分とにまたがつてシヨツトキゲート電極が形成
され、シヨツトキゲート電極を中央として、両側
に厚い動作層の部分にソース電極が薄い部分にド
レイン電極が設けられたことを特徴とする電界効
果トランジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58100077A JPS59225571A (ja) | 1983-06-03 | 1983-06-03 | 電界効果トランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58100077A JPS59225571A (ja) | 1983-06-03 | 1983-06-03 | 電界効果トランジスタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59225571A JPS59225571A (ja) | 1984-12-18 |
| JPH0434822B2 true JPH0434822B2 (ja) | 1992-06-09 |
Family
ID=14264381
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58100077A Granted JPS59225571A (ja) | 1983-06-03 | 1983-06-03 | 電界効果トランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59225571A (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62267754A (ja) * | 1986-05-16 | 1987-11-20 | Fuji Xerox Co Ltd | 電子写真用感光材料の製造方法 |
| JPH01127262U (ja) * | 1988-02-23 | 1989-08-31 | ||
| KR100242477B1 (ko) * | 1991-07-15 | 2000-02-01 | 비센트 비.인그라시아 | 반도체 장치 |
| US5384273A (en) * | 1994-04-26 | 1995-01-24 | Motorola Inc. | Method of making a semiconductor device having a short gate length |
-
1983
- 1983-06-03 JP JP58100077A patent/JPS59225571A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS59225571A (ja) | 1984-12-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2707433B2 (ja) | 薄膜トランジスタの製造方法 | |
| EP0085916A3 (en) | Method of fabricating field effect transistors | |
| JP2935083B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPS59225571A (ja) | 電界効果トランジスタ | |
| JPH06349856A (ja) | 薄膜トランジスタ及びその製造方法 | |
| JPH06209010A (ja) | 薄膜トランジスタの製造方法 | |
| JPS616871A (ja) | 電界効果トランジスタの製造方法 | |
| JPS6169176A (ja) | 半導体装置の製造方法 | |
| JPS637033B2 (ja) | ||
| KR0141780B1 (ko) | 반도체소자 제조방법 | |
| JPS6286869A (ja) | 半導体装置の製造方法 | |
| JPS588590B2 (ja) | ショットキ障壁ゲ−ト型電界効果トランジスタの製造方法 | |
| JP3298066B2 (ja) | 化合物半導体素子の製造方法 | |
| JPH04146627A (ja) | 電界効果型半導体装置およびその製造方法 | |
| JPH03147338A (ja) | 半導体装置の製造方法 | |
| KR0161924B1 (ko) | 박막트랜지스터 제조방법 | |
| JP3139208B2 (ja) | 電界効果トランジスタの製造方法 | |
| JPH0245937A (ja) | 半導体装置の製造方法 | |
| JPS59197174A (ja) | Mis型半導体装置 | |
| JPH0620080B2 (ja) | 半導体素子の製造方法 | |
| JPH04287932A (ja) | 半導体装置の製造方法 | |
| JPH04119636A (ja) | 電界効果トランジスタおよびその製造方法 | |
| JPS62286286A (ja) | GaAs MESFETとその製造方法 | |
| JPH03293732A (ja) | 半導体装置の製造方法 | |
| JPS6281763A (ja) | 半導体装置の製造方法 |