JPH07120636B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH07120636B2 JPH07120636B2 JP61299436A JP29943686A JPH07120636B2 JP H07120636 B2 JPH07120636 B2 JP H07120636B2 JP 61299436 A JP61299436 A JP 61299436A JP 29943686 A JP29943686 A JP 29943686A JP H07120636 B2 JPH07120636 B2 JP H07120636B2
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- semiconductor thin
- atoms
- conductivity type
- polycrystalline
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Recrystallisation Techniques (AREA)
- Non-Volatile Memory (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明は半導体装置の製造方法に関するもので、特に集
積回路等の熱拡散工程における不純物拡散源の不純物含
有の均一性を改良した製造方法に係るものである。
積回路等の熱拡散工程における不純物拡散源の不純物含
有の均一性を改良した製造方法に係るものである。
従来の技術 半導体装置において高性能な素子を得るためには、浅い
不順物拡散による接合の形成を必要とする。たとえば、
半導体基板上に多結晶半導体薄膜を堆積し、この薄膜中
に不純物をイオン注入後、熱処理して不純物を半導体基
板内に拡散し、所望の浅い不純物拡散領域を形成するこ
とが一般的手法になってきている。
不順物拡散による接合の形成を必要とする。たとえば、
半導体基板上に多結晶半導体薄膜を堆積し、この薄膜中
に不純物をイオン注入後、熱処理して不純物を半導体基
板内に拡散し、所望の浅い不純物拡散領域を形成するこ
とが一般的手法になってきている。
発明が解決しようとする問題点 一般的に、多結晶半導体薄膜を堆積する時、反応部の温
度分布の不均一性や、半導体基板面での赤外線反射等の
原因により、堆積した多結晶半導体薄膜の結晶粒の大き
さが半導体基板面内で不均一となりやすい。このような
多結晶半導体薄膜に注入された不純物原子の一部は、注
入後の熱処理によって結晶粒と結晶粒との境界、すなわ
ち結晶粒界に取り込まれ不活性化する。結晶粒の小さい
部分では結晶粒界が大きく、多くの不純物原子が不活性
化し、結晶粒の大きい部分では結晶粒界が小さく、多く
の不純物原子が結晶粒内で活性化する。従って、多結晶
半導体薄膜の結晶粒の大きさが不均一であると、この膜
から半導体基板内に拡散される不純物の濃度分布に不均
一を生じる。すなわち、均質性の悪い接合が形成され
る。このことが製造上のの歩留と製品の品質を低下させ
ていた。例えば、導電型を決める原子のイオン注入の前
に多結晶半導体薄膜を熱処理して結晶粒の大きさを均一
化するプリアニール法が、1984年、ジャーナル オブエ
レクトロケミカル ソサエティー（Journal of Electro
chemical Society）、第131巻、１号、216〜217頁に記
載されているが、充分な均一性を得るためには1000℃以
上の高温での熱処理が必要であり、実際の半導体素子の
製造工程に応用することは必ずしも好ましくない。ま
た、熱処理した多結晶半導体薄膜において、表面に近い
部分ほど結晶粒の大きさは大きくなり、均一化すること
が、1984年、ジャーナル オブ バキューム サイエン
ス テクノロジー（Journal of Vacuum Science Techno
logy）、Ｂ、第２巻、第４号、698〜706頁に記載されて
いる。もし、このような結晶状態を想定するならば、イ
オン注入によって多結晶半導体薄膜表非晶質化すると、
その後の熱処理で多結晶半導体薄膜表面下層部の小さな
結晶粒が種となって表面が再結晶化するために、結晶粒
の大きさは不均一となり、従って高均一性の拡散源を形
成しにくいと考えられる。
度分布の不均一性や、半導体基板面での赤外線反射等の
原因により、堆積した多結晶半導体薄膜の結晶粒の大き
さが半導体基板面内で不均一となりやすい。このような
多結晶半導体薄膜に注入された不純物原子の一部は、注
入後の熱処理によって結晶粒と結晶粒との境界、すなわ
ち結晶粒界に取り込まれ不活性化する。結晶粒の小さい
部分では結晶粒界が大きく、多くの不純物原子が不活性
化し、結晶粒の大きい部分では結晶粒界が小さく、多く
の不純物原子が結晶粒内で活性化する。従って、多結晶
半導体薄膜の結晶粒の大きさが不均一であると、この膜
から半導体基板内に拡散される不純物の濃度分布に不均
一を生じる。すなわち、均質性の悪い接合が形成され
る。このことが製造上のの歩留と製品の品質を低下させ
ていた。例えば、導電型を決める原子のイオン注入の前
に多結晶半導体薄膜を熱処理して結晶粒の大きさを均一
化するプリアニール法が、1984年、ジャーナル オブエ
レクトロケミカル ソサエティー（Journal of Electro
chemical Society）、第131巻、１号、216〜217頁に記
載されているが、充分な均一性を得るためには1000℃以
上の高温での熱処理が必要であり、実際の半導体素子の
製造工程に応用することは必ずしも好ましくない。ま
た、熱処理した多結晶半導体薄膜において、表面に近い
部分ほど結晶粒の大きさは大きくなり、均一化すること
が、1984年、ジャーナル オブ バキューム サイエン
ス テクノロジー（Journal of Vacuum Science Techno
logy）、Ｂ、第２巻、第４号、698〜706頁に記載されて
いる。もし、このような結晶状態を想定するならば、イ
オン注入によって多結晶半導体薄膜表非晶質化すると、
その後の熱処理で多結晶半導体薄膜表面下層部の小さな
結晶粒が種となって表面が再結晶化するために、結晶粒
の大きさは不均一となり、従って高均一性の拡散源を形
成しにくいと考えられる。
本発明はこのような問題点を解決するもので、多結晶半
導体の結晶粒の大きさの不均一を緩和することで多結晶
半導体内の不純物濃度分布の均一性を高め熱拡散工程に
おける不純物拡散領域の不純物濃度分布の均一性の改良
と品質の改善をめざした半導体装置の製造方法を提供す
るものである。
導体の結晶粒の大きさの不均一を緩和することで多結晶
半導体内の不純物濃度分布の均一性を高め熱拡散工程に
おける不純物拡散領域の不純物濃度分布の均一性の改良
と品質の改善をめざした半導体装置の製造方法を提供す
るものである。
問題点を解決するための手段 この問題点を解決するために本発明は、半導体基板主面
上に多結晶半導体薄膜を堆積する工程と、多結晶半導体
薄膜中に、表面を非晶質化せずに導電型を決めない原子
をイオン注入する工程と、導電型を決めない原子を含む
半導体薄膜を熱処理する工程と、熱処理された半導体薄
膜中に、導電型を決める原子をイオン注入する工程と、
導電型を決める原子を含む半導体薄膜を熱処理する工程
を有し、半導体薄膜を拡散源として使用し、かつ多結晶
半導体薄膜を構成する原子と導電型を決めない原子とを
同一の原子とする構成となっている。
上に多結晶半導体薄膜を堆積する工程と、多結晶半導体
薄膜中に、表面を非晶質化せずに導電型を決めない原子
をイオン注入する工程と、導電型を決めない原子を含む
半導体薄膜を熱処理する工程と、熱処理された半導体薄
膜中に、導電型を決める原子をイオン注入する工程と、
導電型を決める原子を含む半導体薄膜を熱処理する工程
を有し、半導体薄膜を拡散源として使用し、かつ多結晶
半導体薄膜を構成する原子と導電型を決めない原子とを
同一の原子とする構成となっている。
作用 本発明の方法により、多結晶半導体の結晶粒の大きさの
不均一性を緩和するために、多結晶半導体薄膜堆積後、
表面を非晶質化せずに導電型を決めない電子をイオン注
入して下層部を非晶質化してから熱処理を行った後、導
電型を決める原子をイオン注入し、再度熱処理すること
によって多結晶半導体薄膜全体の結晶粒を表面の大きな
結晶粒に統一化することで、多結晶半導体内の不純物濃
度分布の均一性を高め熱拡散工程における不純物拡散領
域の不順物濃度分布の良好な均一性を実現した、高歩留
高品質の半導体装置の提供が可能となった。さらには、
表面を非晶質化せずに導電型を決める原子をイオン注入
することにより、より高い均一性を得ることが可能とな
った。
不均一性を緩和するために、多結晶半導体薄膜堆積後、
表面を非晶質化せずに導電型を決めない電子をイオン注
入して下層部を非晶質化してから熱処理を行った後、導
電型を決める原子をイオン注入し、再度熱処理すること
によって多結晶半導体薄膜全体の結晶粒を表面の大きな
結晶粒に統一化することで、多結晶半導体内の不純物濃
度分布の均一性を高め熱拡散工程における不純物拡散領
域の不順物濃度分布の良好な均一性を実現した、高歩留
高品質の半導体装置の提供が可能となった。さらには、
表面を非晶質化せずに導電型を決める原子をイオン注入
することにより、より高い均一性を得ることが可能とな
った。
実施例 以下、本発明の製造方法を多結晶シリコンによる実施例
を参照して詳細に説明する。
を参照して詳細に説明する。
半導体基板上に反応温度610℃の減圧CVD法により約3000
Åの多結晶シリコン薄膜を堆積し、この多結晶シリコン
薄膜に加速電圧70kVで１×1015cm-2のシリコンをイオン
注入した。次いでシリコンをイオン注入した多結晶シリ
コン薄膜を窒素雰囲気中で800℃〜1000℃の温度で30分
間熱処理（プリアニール）した。次いでこの多結晶シリ
コン薄膜に加速電圧40kVで１×1015cm-2のボロン、ある
いは加速電圧160kVで１×1016cm-2のヒ素を注入した。
以上の一連の工程によって、所望する不純物拡散源が形
成された。しかる後窒素雰囲気中950℃の温度で30分間
熱処理した。以上の一連の工程によって、所望する不純
物拡散領域が形成された。
Åの多結晶シリコン薄膜を堆積し、この多結晶シリコン
薄膜に加速電圧70kVで１×1015cm-2のシリコンをイオン
注入した。次いでシリコンをイオン注入した多結晶シリ
コン薄膜を窒素雰囲気中で800℃〜1000℃の温度で30分
間熱処理（プリアニール）した。次いでこの多結晶シリ
コン薄膜に加速電圧40kVで１×1015cm-2のボロン、ある
いは加速電圧160kVで１×1016cm-2のヒ素を注入した。
以上の一連の工程によって、所望する不純物拡散源が形
成された。しかる後窒素雰囲気中950℃の温度で30分間
熱処理した。以上の一連の工程によって、所望する不純
物拡散領域が形成された。
一方従来例を示す試料として、半導体基板上に反応温度
610℃の減圧CVD法により約3000Åの多結晶シリコン薄膜
を堆積した後ただちに、この多結晶シリコン薄膜に加速
電圧25kVで１×1015cm-2のボロン、あるいは加速電圧60
kVで１×1016cm-2のヒ素を注入し、しかる後窒素雰囲気
中で950℃の温度で30分間熱処理した。
610℃の減圧CVD法により約3000Åの多結晶シリコン薄膜
を堆積した後ただちに、この多結晶シリコン薄膜に加速
電圧25kVで１×1015cm-2のボロン、あるいは加速電圧60
kVで１×1016cm-2のヒ素を注入し、しかる後窒素雰囲気
中で950℃の温度で30分間熱処理した。
前記試料の不純物濃度分布の均一性を、多結晶シリコン
薄膜上の45点のシート抵抗を測定しその分布の偏差によ
って評価した。第１図に、ボロン注入した試料におけ
る、従来例と本発明の実施例との多結晶シリコン薄膜内
での抵抗値分布の偏差を示す。また第２図にヒ素注入し
た試料における、従来例と本発明の実施例との多結晶シ
リコン薄膜内での抵抗値分布の偏差を示す。何れの場合
においても抵抗値の基板面内での偏差の減少は明らかで
ある。特に1000℃のプリアニールを行ったものは、偏差
が約２分の１から３分の１となっている。
薄膜上の45点のシート抵抗を測定しその分布の偏差によ
って評価した。第１図に、ボロン注入した試料におけ
る、従来例と本発明の実施例との多結晶シリコン薄膜内
での抵抗値分布の偏差を示す。また第２図にヒ素注入し
た試料における、従来例と本発明の実施例との多結晶シ
リコン薄膜内での抵抗値分布の偏差を示す。何れの場合
においても抵抗値の基板面内での偏差の減少は明らかで
ある。特に1000℃のプリアニールを行ったものは、偏差
が約２分の１から３分の１となっている。
発明の効果 本発明による製造方法によって、多結晶半導体薄膜の粒
径の不均一性が緩和され、イオン注入した多結晶半導体
薄膜による熱拡散工程における不純物拡散領域の不純物
濃度分布の均一性が改良でき、高歩留高信頼の半導体装
置の提供が可能となる。
径の不均一性が緩和され、イオン注入した多結晶半導体
薄膜による熱拡散工程における不純物拡散領域の不純物
濃度分布の均一性が改良でき、高歩留高信頼の半導体装
置の提供が可能となる。
第１図は、ボロン注入した試料における、従来例と本発
明の実施例との多結晶シリコン薄膜内での抵抗値分布の
偏差を示す曲線図、第２図は、ヒ素注入した試料におけ
る、従来例と本発明の実施例との多結晶シリコン薄膜内
での抵抗値分布の偏差を示す曲線図である。
明の実施例との多結晶シリコン薄膜内での抵抗値分布の
偏差を示す曲線図、第２図は、ヒ素注入した試料におけ
る、従来例と本発明の実施例との多結晶シリコン薄膜内
での抵抗値分布の偏差を示す曲線図である。
Claims (2)
- 【請求項１】半導体基板主面上に多結晶半導体薄膜を堆
積する工程と、前記多結晶半導体薄膜中に、表面を非晶
質化せずに導電型を決めない原子をイオン注入する工程
と、前記導電型を決めない原子を含む半導体薄膜を熱処
理する工程と、前記熱処理された半導体薄膜中に、導電
型を決める原子をイオン注入する工程と、前記導電型を
決める原子を含む半導体薄膜を熱処理する工程を有し、
前記半導体薄膜を拡散源として使用し、かつ前記多結晶
半導体薄膜を構成する原子と前記導電型を決めない原子
とを同一の原子とすることを特徴とする半導体装置の製
造方法。 - 【請求項２】導電型を決める原子のイオン注入におい
て、表面を非晶質化せずにイオン注入することを特徴と
する特許請求の範囲第１項記載の半導体装置の製造方
法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61299436A JPH07120636B2 (ja) | 1986-12-16 | 1986-12-16 | 半導体装置の製造方法 |
| US07/374,608 US4954454A (en) | 1986-12-16 | 1989-06-30 | Method for fabricating a polycrystalline silicon resistor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61299436A JPH07120636B2 (ja) | 1986-12-16 | 1986-12-16 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63151018A JPS63151018A (ja) | 1988-06-23 |
| JPH07120636B2 true JPH07120636B2 (ja) | 1995-12-20 |
Family
ID=17872550
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61299436A Expired - Lifetime JPH07120636B2 (ja) | 1986-12-16 | 1986-12-16 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07120636B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009123077A (ja) * | 2007-11-16 | 2009-06-04 | Nyk Systems Inc | ３次元ｃｇオブジェクト干渉チェックプログラム |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003009534A (ja) * | 2001-06-25 | 2003-01-10 | Diamond Electric Mfg Co Ltd | 力率改善回路 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63124520A (ja) * | 1986-11-14 | 1988-05-28 | Nec Corp | 半導体装置の製造方法 |
-
1986
- 1986-12-16 JP JP61299436A patent/JPH07120636B2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009123077A (ja) * | 2007-11-16 | 2009-06-04 | Nyk Systems Inc | ３次元ｃｇオブジェクト干渉チェックプログラム |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63151018A (ja) | 1988-06-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5925574A (en) | Method of producing a bipolar transistor | |
| US4764478A (en) | Method of manufacturing MOS transistor by dual species implantation and rapid annealing | |
| JPS6355856B2 (ja) | ||
| US4169740A (en) | Method of doping a body of amorphous semiconductor material by ion implantation | |
| JP2947828B2 (ja) | 半導体装置の製造方法 | |
| US3953243A (en) | Method for setting the lifetime of charge carriers in semiconductor bodies | |
| JPS63166220A (ja) | 半導体装置の製造方法 | |
| US4618381A (en) | Method for adding impurities to semiconductor base material | |
| US4818711A (en) | High quality oxide on an ion implanted polysilicon surface | |
| US4472210A (en) | Method of making a semiconductor device to improve conductivity of amorphous silicon films | |
| JPH07120636B2 (ja) | 半導体装置の製造方法 | |
| JPH0824184B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPS6227727B2 (ja) | ||
| US4954454A (en) | Method for fabricating a polycrystalline silicon resistor | |
| JPS58190020A (ja) | エピタキシヤル成長法 | |
| JPH08107067A (ja) | 半導体薄膜の形成方法 | |
| JPS6125209B2 (ja) | ||
| JP2928929B2 (ja) | 不純物ドーピング方法 | |
| JP2876414B2 (ja) | 拡散抵抗素子の製造方法 | |
| JP2554055B2 (ja) | 低抵抗多結晶シリコン薄膜の形成方法 | |
| JP2880785B2 (ja) | シリサイド層の形成方法 | |
| JPH0350823A (ja) | 半導体装置の製造方法 | |
| JPH088205A (ja) | 半導体素子の製造方法 | |
| JPS63124520A (ja) | 半導体装置の製造方法 | |
| JPH04307741A (ja) | 半導体装置の製造方法 |