JPS63124520A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS63124520A JPS63124520A JP27117486A JP27117486A JPS63124520A JP S63124520 A JPS63124520 A JP S63124520A JP 27117486 A JP27117486 A JP 27117486A JP 27117486 A JP27117486 A JP 27117486A JP S63124520 A JPS63124520 A JP S63124520A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- polycrystalline silicon
- silicon layer
- ions
- heat treatment
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 27
- 238000004519 manufacturing process Methods 0.000 title claims description 9
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 36
- 238000010438 heat treatment Methods 0.000 claims abstract description 10
- 239000012535 impurity Substances 0.000 claims abstract description 10
- 238000000034 method Methods 0.000 claims abstract description 10
- 150000002500 ions Chemical class 0.000 claims abstract description 9
- 239000007789 gas Substances 0.000 claims abstract description 8
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 6
- 239000011261 inert gas Substances 0.000 claims description 3
- 238000000151 deposition Methods 0.000 claims description 2
- XKRFYHLGVUSROY-UHFFFAOYSA-N argon Substances [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 abstract description 12
- 239000013078 crystal Substances 0.000 abstract description 9
- 229910052786 argon Inorganic materials 0.000 abstract description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 6
- 229910052710 silicon Inorganic materials 0.000 abstract description 5
- 239000010703 silicon Substances 0.000 abstract description 5
- -1 argon ions Chemical class 0.000 abstract description 4
- 238000001947 vapour-phase growth Methods 0.000 abstract description 4
- 238000009826 distribution Methods 0.000 abstract description 2
- 229910052736 halogen Inorganic materials 0.000 abstract description 2
- 150000002367 halogens Chemical class 0.000 abstract description 2
- 239000000758 substrate Substances 0.000 description 5
- 238000009792 diffusion process Methods 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 230000001133 acceleration Effects 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
Landscapes
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置の製造方法に関する。
近来の半導体ＩＣの高性能化および高集積化にともない
、多結晶シリコン技術が広く用いられてきた。
、多結晶シリコン技術が広く用いられてきた。
第２図（ａ）及び（ｂ）は、従来の半導体装置の製造方
法を説明するための工程順に示した半導体チップの断面
図である。
法を説明するための工程順に示した半導体チップの断面
図である。
第２図（ａ）に示すように、半導体ウェーハ１０は、半
導体ｐ形基板１の上にコレクタ領域となるｎ型不純物層
をエピタキシアル成長法により形成した後、ＬＯＣＯ３
法によってシリコン酸化膜３を形成し、その後ベース領
域となるｐ彫工鈍物層４を形成し、さらにホトリソグラ
フィ技術を用いてエミッタ領域となる部分を開孔する工
程で形成される。
導体ｐ形基板１の上にコレクタ領域となるｎ型不純物層
をエピタキシアル成長法により形成した後、ＬＯＣＯ３
法によってシリコン酸化膜３を形成し、その後ベース領
域となるｐ彫工鈍物層４を形成し、さらにホトリソグラ
フィ技術を用いてエミッタ領域となる部分を開孔する工
程で形成される。
次に、気相成長工程によって１５０ｎｍ程度の厚さの多
結晶シリコン層５を半導体ウェーハ１０の表面に形成す
る。
結晶シリコン層５を半導体ウェーハ１０の表面に形成す
る。
第２図（ｂ）に示すように、この多結晶シリコン層５に
ｎ彫工鈍物イオン１２を注入し、その後に不活性ガス中
で熱処理を行い多結晶シリコン層５をｎ形多結晶シリコ
ン層９に形成すると同時に、ｐ彫工鈍物層４の間にエミ
ッタ領域となるｎ彫工鈍物領域６を形成する。
ｎ彫工鈍物イオン１２を注入し、その後に不活性ガス中
で熱処理を行い多結晶シリコン層５をｎ形多結晶シリコ
ン層９に形成すると同時に、ｐ彫工鈍物層４の間にエミ
ッタ領域となるｎ彫工鈍物領域６を形成する。
上述した従来の半導体装置の製造方法は、多結晶シリコ
ン層形成時の気相成長工程の条件及びシリコン基板の結
晶状態によって、多結晶シリコン層中の結晶粒径及びシ
リコン原子の結合力が大きく変るので、多結晶シリコン
中の拡散係数は大きく変化する。
ン層形成時の気相成長工程の条件及びシリコン基板の結
晶状態によって、多結晶シリコン層中の結晶粒径及びシ
リコン原子の結合力が大きく変るので、多結晶シリコン
中の拡散係数は大きく変化する。
この多結晶シリコン層に不純物イオンを注入し、そして
加熱して形成されたー導電形多結晶シリコン層及び隣接
するシリコン基板内の同−導電形不純物領域の素子特性
値がばらつき、品質及び歩留低下という問題があった。
加熱して形成されたー導電形多結晶シリコン層及び隣接
するシリコン基板内の同−導電形不純物領域の素子特性
値がばらつき、品質及び歩留低下という問題があった。
本発明の目的は、多結晶シリコン層の結晶粒径の均一化
を図り、電気的特性のばらつきを小さくした半導体装置
の製造方法を提供することにある。
を図り、電気的特性のばらつきを小さくした半導体装置
の製造方法を提供することにある。
本発明の半導体装置の製造方法は、不純物領域及び該不
純物領域との接触開口部を有する絶縁膜が形成されてい
る半導体ウェーハ上に多結晶シリコン層を堆積する工程
と、希ガスイオンを注入して前記多結晶シリコン層を非
結晶層に変換せしめる工程と、不活性ガス中で熱処理し
て前記非結晶シリコン層を多結晶シリコン層に変換せし
める工程とを有している。
純物領域との接触開口部を有する絶縁膜が形成されてい
る半導体ウェーハ上に多結晶シリコン層を堆積する工程
と、希ガスイオンを注入して前記多結晶シリコン層を非
結晶層に変換せしめる工程と、不活性ガス中で熱処理し
て前記非結晶シリコン層を多結晶シリコン層に変換せし
める工程とを有している。
次に、本発明の実施例について図面を参照して説明する
。
。
第１図（ａ）〜（ｄ）は本発明の一実施例を説明するた
めの工程順に示した半導体チップの断面図である。
めの工程順に示した半導体チップの断面図である。
まず、第１図（ａ＞に示すように、半導体ウェーハ１０
は、第２図（ａ）の半導体ウェーハ１０と同一であり、
前述の従来の工程で形成される。
は、第２図（ａ）の半導体ウェーハ１０と同一であり、
前述の従来の工程で形成される。
さらに気相成長法を用いて、半導体ウェーハ１０の表面
に１５０ｎｍ程度の厚さの多結晶シリコン層５を形成す
る。
に１５０ｎｍ程度の厚さの多結晶シリコン層５を形成す
る。
次に、第１図（ｂ）に示すように、ドーズ量６×１０４
オン／ｃ１１２．加速エネルギー７０ｋｅＶの條件で、
多結晶シリコン層５にアルゴンイオン１１を注入する。
オン／ｃ１１２．加速エネルギー７０ｋｅＶの條件で、
多結晶シリコン層５にアルゴンイオン１１を注入する。
そこで、多結晶シリコン層５の内部に、表面から飛行程
Ｒｐが６９．２ｎｍで標準偏差σｐ ２９．２ｎｍの正
規分布状にアルゴンイオン１３が打込まれて、多結晶シ
リコン層５の結晶が壊されて非晶質シリコン層７に変換
する。
Ｒｐが６９．２ｎｍで標準偏差σｐ ２９．２ｎｍの正
規分布状にアルゴンイオン１３が打込まれて、多結晶シ
リコン層５の結晶が壊されて非晶質シリコン層７に変換
する。
次に、第１図（Ｃ）に示すように、アルゴンガス中でハ
ロゲンランプを短時間照射して、９００℃で１０秒間の
アニールを行うと、非晶質シリコン層は結晶粒径と原子
の結合力の均一な多結晶シリコン層８に戻される。
ロゲンランプを短時間照射して、９００℃で１０秒間の
アニールを行うと、非晶質シリコン層は結晶粒径と原子
の結合力の均一な多結晶シリコン層８に戻される。
さらに、第１図（ｄ）に示すように、この多結晶シリコ
ン層８にｎ彫工鈍物イオン１２を注入し、ついで同じく
アルゴンガス中で従来と同じ温度と時間の熱処理を行う
。
ン層８にｎ彫工鈍物イオン１２を注入し、ついで同じく
アルゴンガス中で従来と同じ温度と時間の熱処理を行う
。
この熱処理により多結晶シリコン層８はｎ形多結晶シリ
コン層９となり、またｐ彫工鈍物層４内のｎ形多結晶シ
リコン層９に隣接した部分はｎ彫工鈍物層６を形成する
。
コン層９となり、またｐ彫工鈍物層４内のｎ形多結晶シ
リコン層９に隣接した部分はｎ彫工鈍物層６を形成する
。
本実施例によって形成された多結晶シリコン層８は従来
の多結晶シリコン層５に比べて結晶状態が均一で、従っ
て拡散係数も均一となるために、ｎ形多結晶シリコン層
９の抵抗特性も、またバイポーラトランジスタのエミッ
タ領域となるｎ彫工鈍物層６の特性も均一となる。
の多結晶シリコン層５に比べて結晶状態が均一で、従っ
て拡散係数も均一となるために、ｎ形多結晶シリコン層
９の抵抗特性も、またバイポーラトランジスタのエミッ
タ領域となるｎ彫工鈍物層６の特性も均一となる。
なお上述の実施例において、バイポーラトランジスタの
製造工程を説明したが、半導体ウェーハ１０の上層に絶
縁層を有する半導体基板として、その表面の多結晶シリ
コン層に本発明を適用しても良い。
製造工程を説明したが、半導体ウェーハ１０の上層に絶
縁層を有する半導体基板として、その表面の多結晶シリ
コン層に本発明を適用しても良い。
以上説明したように、本発明によれば、希ガスのイオン
注入によりシリコンの結晶を一旦壊し、次に短時間熱処
理で再び多結晶に戻すことで、結晶粒径と結合力の均一
な多結晶シリコン層が得られ、不純物拡散を均一にする
ことにより、拡散に起因する素子特性のばらつきを小さ
くできる効果がある。
注入によりシリコンの結晶を一旦壊し、次に短時間熱処
理で再び多結晶に戻すことで、結晶粒径と結合力の均一
な多結晶シリコン層が得られ、不純物拡散を均一にする
ことにより、拡散に起因する素子特性のばらつきを小さ
くできる効果がある。
第１図（ａ）〜（ｄ）は本発明の一実施例を説明するた
めの工程順に示した半導体チップの断面図、第２図（ａ
＞及び（ｂ）は従来の半導体装置の製造方法を説明する
ための工程順に示した半導体チップの断面図である。 １・・・ｐ形半導体基板、２・・・ｎ彫工鈍物層、３・
・・シリコン酸化膜、４・・・ｐ彫工鈍物層、５・・・
多結晶シリコン、６・・・ｎ彫工鈍物層、７・・・非晶
質シリコン°層、８・・・多結晶シリコン層、９・・・
ｎ形多結晶シリコン層、１０・・・半導体ウェーハ、１
１・・・アルゴンイオン、１２・・・ｎ彫工鈍物イオン
。 呵１回
めの工程順に示した半導体チップの断面図、第２図（ａ
＞及び（ｂ）は従来の半導体装置の製造方法を説明する
ための工程順に示した半導体チップの断面図である。 １・・・ｐ形半導体基板、２・・・ｎ彫工鈍物層、３・
・・シリコン酸化膜、４・・・ｐ彫工鈍物層、５・・・
多結晶シリコン、６・・・ｎ彫工鈍物層、７・・・非晶
質シリコン°層、８・・・多結晶シリコン層、９・・・
ｎ形多結晶シリコン層、１０・・・半導体ウェーハ、１
１・・・アルゴンイオン、１２・・・ｎ彫工鈍物イオン
。 呵１回
Claims (1)
- 不純物領域及び該不純物領域との接触開口部を有する
絶縁膜が形成されている半導体ウェーハ上に多結晶シリ
コン層を堆積する工程と、希ガスイオンを注入して前記
多結晶シリコン層を非結晶層に変換せしめる工程と、不
活性、ガス中で熱処理して前記非結晶シリコン層を多結
晶シリコン層に変換せしめる工程とを含むことを特徴と
する半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27117486A JPS63124520A (ja) | 1986-11-14 | 1986-11-14 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27117486A JPS63124520A (ja) | 1986-11-14 | 1986-11-14 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63124520A true JPS63124520A (ja) | 1988-05-28 |
Family
ID=17496372
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27117486A Pending JPS63124520A (ja) | 1986-11-14 | 1986-11-14 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63124520A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63151018A (ja) * | 1986-12-16 | 1988-06-23 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
| US5137839A (en) * | 1990-05-28 | 1992-08-11 | Kabushiki Kaisha Toshiba | Method of manufacturing a bipolar transistor having polysilicon layer which serves as an emitter electrode and passivating dangling bonds |
| JPH06318559A (ja) * | 1993-05-07 | 1994-11-15 | Hitachi Ltd | 高エネルギーイオン注入による半導体装置の製造方法 |
-
1986
- 1986-11-14 JP JP27117486A patent/JPS63124520A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63151018A (ja) * | 1986-12-16 | 1988-06-23 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
| US5137839A (en) * | 1990-05-28 | 1992-08-11 | Kabushiki Kaisha Toshiba | Method of manufacturing a bipolar transistor having polysilicon layer which serves as an emitter electrode and passivating dangling bonds |
| JPH06318559A (ja) * | 1993-05-07 | 1994-11-15 | Hitachi Ltd | 高エネルギーイオン注入による半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0165971B1 (en) | Method of making a bipolar junction transistor | |
| JP3184320B2 (ja) | ダイヤモンド電界効果トランジスタ | |
| JPS58182259A (ja) | ポリシリコン抵抗体の形成方法 | |
| JPH0777259B2 (ja) | 所望の温度係数を持った多結晶シリコン抵抗の製造方法 | |
| JPS62203380A (ja) | 半導体素子の製造方法 | |
| US6001711A (en) | Process of fabricating semiconductor device having gettering site layer between insulating layer and active semiconductor layer | |
| JPH05308069A (ja) | 埋設絶縁層の製作方法 | |
| US6686255B2 (en) | Amorphizing ion implant local oxidation of silicon (LOCOS) method for forming an isolation region | |
| US5382549A (en) | Method of manufacturing polycrystalline silicon having columnar orientation | |
| JPS6325508B2 (ja) | ||
| JPS6095969A (ja) | 半導体集積回路の製造方法 | |
| JPH0212924A (ja) | バイポーラ・トランジスタの製造方法 | |
| JPH0193132A (ja) | 半導体装置の製造方法 | |
| JPS63236310A (ja) | 半導体素子及びその製造方法 | |
| JP3359925B2 (ja) | 半導体装置の製造方法 | |
| JP2797200B2 (ja) | 多結晶シリコン電極およびその製造方法 | |
| JPH05259075A (ja) | 半導体装置の製造方法 | |
| JPS60175416A (ja) | 半導体装置の製造方法 | |
| JPS6341029A (ja) | 半導体装置の製造方法 | |
| JPH03200319A (ja) | 多結晶シリコンの形成方法 | |
| JP3237800B2 (ja) | 半導体抵抗製造方法 | |
| JPH01243582A (ja) | 半導体装置およびその製造方法 | |
| JPS60213019A (ja) | 半導体装置の製造方法 | |
| JPH0350823A (ja) | 半導体装置の製造方法 | |
| JPS63224324A (ja) | 半導体装置の製造方法 |