JPH07120791B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH07120791B2 JPH07120791B2 JP61162723A JP16272386A JPH07120791B2 JP H07120791 B2 JPH07120791 B2 JP H07120791B2 JP 61162723 A JP61162723 A JP 61162723A JP 16272386 A JP16272386 A JP 16272386A JP H07120791 B2 JPH07120791 B2 JP H07120791B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- ingaas
- semiconductor device
- channel layer
- ingaalas
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
- H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having two-dimensional [2D] charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
- H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
- H10D30/473—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having confinement of carriers by multiple heterojunctions, e.g. quantum well HEMT
Landscapes
- Junction Field-Effect Transistors (AREA)
Description
【発明の詳細な説明】 〔概要〕 Ｎ−InGaAlAs/InGaAs系HEMTにおいて、電子供給層とな
るＮ−InGaAlAs層の他にInGaAsチャネル層を挟んでノン
ドープInGaAlAs層を形成した半導体装置であり、サブバ
ンド間散乱によるキャリアの移動度の低下を防止する。
るＮ−InGaAlAs層の他にInGaAsチャネル層を挟んでノン
ドープInGaAlAs層を形成した半導体装置であり、サブバ
ンド間散乱によるキャリアの移動度の低下を防止する。
本発明は、InGaAs/N−InGaAlAs系HEMTに係り、特に、サ
ブバンド間でのキャリアの散乱による２次元電子ガスの
移動度の低下を防止する構造に特徴を有する半導体装置
に関する。本発明の素子は、高速増幅素子、或いは高速
スイッチング素子等に適用される。
ブバンド間でのキャリアの散乱による２次元電子ガスの
移動度の低下を防止する構造に特徴を有する半導体装置
に関する。本発明の素子は、高速増幅素子、或いは高速
スイッチング素子等に適用される。
HEMT等のヘテロ接合を利用しヘテロ界面に生成される２
次元電子ガスを利用した半導体素子は、高速動作のため
により高い電子移動度および高い電子濃度が要求されて
いる。
次元電子ガスを利用した半導体素子は、高速動作のため
により高い電子移動度および高い電子濃度が要求されて
いる。
従来ヘテロ接合を利用した半導体素子（例えばHEMT）
は、ヘテロ界面に生成される２次元電子ガスが高移動度
になることを利用して、高速デバイスに使用されてい
る。そして、より高速な素子を得るために更に高濃度の
２次元電子ガス濃度が要求されている。しかしながら、
２次元電子ガス濃度には、その材料系に固有の限界値が
ある。その点、InGaAs/N−InGaAlAs系は、２つの半導体
の電子親和力の下が最大で約0.55eVと大きくとれ、GaAs
系に比べて、２次元電子ガス濃度が高いという利点があ
ることから、研究が行われている。
は、ヘテロ界面に生成される２次元電子ガスが高移動度
になることを利用して、高速デバイスに使用されてい
る。そして、より高速な素子を得るために更に高濃度の
２次元電子ガス濃度が要求されている。しかしながら、
２次元電子ガス濃度には、その材料系に固有の限界値が
ある。その点、InGaAs/N−InGaAlAs系は、２つの半導体
の電子親和力の下が最大で約0.55eVと大きくとれ、GaAs
系に比べて、２次元電子ガス濃度が高いという利点があ
ることから、研究が行われている。
ところが、InGaAs系のHEMTでは、２次元電子ガス濃度が
高いという利点がある一方で、電子がヘテロ接合界面に
形成される電子井戸の多くのサブバンドを占有するため
に、サブバンド間散乱を起こし、移動度が低下してしま
うという欠点があった。
高いという利点がある一方で、電子がヘテロ接合界面に
形成される電子井戸の多くのサブバンドを占有するため
に、サブバンド間散乱を起こし、移動度が低下してしま
うという欠点があった。
この現象を第３図により説明する。第３図は従来のHEMT
のヘテロ接合界面部分のエネルギバンドダイアグラムで
ある。図中、31はノンドープのInGaAs層であり、32,33
は電子供給層のInAlAs層であり、32の部分はノンドープ
で、33の部分はＮ型不純物でドープされている。そし
て、ECと指示するのは伝導帯の底、EFがフェルミレベル
である。電子親和力が小さく電子供給層となるInAlAs層
（32）と、チャネル層のノンドープInGaAs層（31）との
ヘテロ接合界面に３角ポテンシャル井戸が形成される。
３角ポテンシャル井戸は図示のように非対称で、チャネ
ル層内においてヘテロ界面から離れるにつれて広がった
形状になっている。この３角ポテンシャル井戸内には、
多数の量子準位E0,E1,E2…が形成され、フェルミレベル
より下の準位を電子が占めるサブバンドが形成される。
それゆえ、フェルミルレベルより下に多数の準位を電子
が占める電子が存在する場合に、サブバンド間の散乱が
多くなり、電子の移動度を低下させることになる。
のヘテロ接合界面部分のエネルギバンドダイアグラムで
ある。図中、31はノンドープのInGaAs層であり、32,33
は電子供給層のInAlAs層であり、32の部分はノンドープ
で、33の部分はＮ型不純物でドープされている。そし
て、ECと指示するのは伝導帯の底、EFがフェルミレベル
である。電子親和力が小さく電子供給層となるInAlAs層
（32）と、チャネル層のノンドープInGaAs層（31）との
ヘテロ接合界面に３角ポテンシャル井戸が形成される。
３角ポテンシャル井戸は図示のように非対称で、チャネ
ル層内においてヘテロ界面から離れるにつれて広がった
形状になっている。この３角ポテンシャル井戸内には、
多数の量子準位E0,E1,E2…が形成され、フェルミレベル
より下の準位を電子が占めるサブバンドが形成される。
それゆえ、フェルミルレベルより下に多数の準位を電子
が占める電子が存在する場合に、サブバンド間の散乱が
多くなり、電子の移動度を低下させることになる。
本発明の目的は、InGaAs系のHEMTにおいて、サブハンド
間散乱による電子の移動度の低下を改善し、高２次元電
子濃度と高移動度を兼備する半導体装置を提供すること
にある。
間散乱による電子の移動度の低下を改善し、高２次元電
子濃度と高移動度を兼備する半導体装置を提供すること
にある。
本発明の構成は以下に示す通りである。即ち、化合物半
導体基板上にInGaAlAsからなる第１の半導体層、InGaAs
からなるチャネル層及びＮ型のInGaAlAs層を含む電子供
給層を順次積層した構造の高電子移動度半導体装置であ
って、前記チャネル層の膜厚は、該チャネル層と電気供
給層との界面部に生成される量子井戸に形成される複数
のサブバンドのうち基底量子準位のみがフェルミレベル
よりも低いエネルギ準位となるような十分薄い厚みを有
することを特徴とする半導体装置としての構成を有す
る。
導体基板上にInGaAlAsからなる第１の半導体層、InGaAs
からなるチャネル層及びＮ型のInGaAlAs層を含む電子供
給層を順次積層した構造の高電子移動度半導体装置であ
って、前記チャネル層の膜厚は、該チャネル層と電気供
給層との界面部に生成される量子井戸に形成される複数
のサブバンドのうち基底量子準位のみがフェルミレベル
よりも低いエネルギ準位となるような十分薄い厚みを有
することを特徴とする半導体装置としての構成を有す
る。
或いはまた、前記チャネル層の厚さが200Å乃至それ以
下であることを特徴とする半導体装置としての構成を有
する。
下であることを特徴とする半導体装置としての構成を有
する。
上記において、InGaAsチャネル層を挟み込む形に基板側
にInGaAlAsバリア層を挿入すると、基底準位E0に影響を
与えることなく、次のE1以上のサブバンドをフェルミレ
ベルより上に持ち上げることができる。これは、バリア
の量子力学的効果である。
にInGaAlAsバリア層を挿入すると、基底準位E0に影響を
与えることなく、次のE1以上のサブバンドをフェルミレ
ベルより上に持ち上げることができる。これは、バリア
の量子力学的効果である。
一般にポテンシャルの井戸の幅が比較的広い場合には、
量子力学的効果が小さく各量子準位は比較的に低く、近
接しているが、チャネル層の幅が狭くなるにつれて、量
子力学的効果が顕著になり、基底準位と含む各量子準位
のエネルギ位置が高くなると共に、相互の離散の程度が
大きくなることは良くしられていることである。ところ
が、第３図のような、非対称な３角ポテンシャル井戸に
おいては、基底準位E0はバリア層を形成しても比較的影
響を受けにくいが、上の準位はバリア層の形成による影
響を強く受けることになる。そのため、バリアの形成に
より、上方の量子準位E1,E2…のエネルギ位置が上昇す
る一方、基底準位E0との離散の程度が大きくなる。その
結果、量子準位E1,E2…をフェルミレベルより高くする
ことが可能となり、電子がこれら上位の準位を占めるこ
とをなくすることができ、サブバンド間散乱による電子
の移動度の低下を防止することができる。計算の結果、
チャネル層のInGaAsの厚さは200Å程度乃至、これ以下
にしなくてはならないことが判った。チャネル層の厚さ
の下限は、余り薄くすると、基底準位E0が上がってしま
い、２次元電子濃度が低下することから、高２次元電子
濃度を求める場合おのずから限界があり、数十Å程度以
上であることが望ましい。また、バリア層の厚さはキャ
リアのトンネルをなくす関係で200Å以上、特に500Å以
上が望ましい。
量子力学的効果が小さく各量子準位は比較的に低く、近
接しているが、チャネル層の幅が狭くなるにつれて、量
子力学的効果が顕著になり、基底準位と含む各量子準位
のエネルギ位置が高くなると共に、相互の離散の程度が
大きくなることは良くしられていることである。ところ
が、第３図のような、非対称な３角ポテンシャル井戸に
おいては、基底準位E0はバリア層を形成しても比較的影
響を受けにくいが、上の準位はバリア層の形成による影
響を強く受けることになる。そのため、バリアの形成に
より、上方の量子準位E1,E2…のエネルギ位置が上昇す
る一方、基底準位E0との離散の程度が大きくなる。その
結果、量子準位E1,E2…をフェルミレベルより高くする
ことが可能となり、電子がこれら上位の準位を占めるこ
とをなくすることができ、サブバンド間散乱による電子
の移動度の低下を防止することができる。計算の結果、
チャネル層のInGaAsの厚さは200Å程度乃至、これ以下
にしなくてはならないことが判った。チャネル層の厚さ
の下限は、余り薄くすると、基底準位E0が上がってしま
い、２次元電子濃度が低下することから、高２次元電子
濃度を求める場合おのずから限界があり、数十Å程度以
上であることが望ましい。また、バリア層の厚さはキャ
リアのトンネルをなくす関係で200Å以上、特に500Å以
上が望ましい。
第１図に本発明に一実施例の半導体装置の製造工程にお
ける要部断面構成を示す。
ける要部断面構成を示す。
第１図（Ａ）においては、１は半導体絶縁性InP基板
で、その上に順に次の層をMBE（分子線エピタキシヤル
成長法）で形成する。
で、その上に順に次の層をMBE（分子線エピタキシヤル
成長法）で形成する。
2:InGaAsバッファ層で膜厚0.3μｍ 3:InGaAlAsバリア層でノンドープし、膜厚0.1μｍ 4:チャネル層でノンドープのInGaAsからなり、その膜厚
は120Åに形成した。
は120Åに形成した。
5,6:電子供給層のInGaAlAs層で、５の層はノンドープと
し、膜厚100Å、６の層はＮ型不純物でドープし、ドー
ピング濃度Nd＝１×1018cm-3で膜厚400Åとした。
し、膜厚100Å、６の層はＮ型不純物でドープし、ドー
ピング濃度Nd＝１×1018cm-3で膜厚400Åとした。
7:キャップ層のＮ型InGaAs層でドーピング濃度Nd＝１×
1018cm-3で膜厚100Åとした。
1018cm-3で膜厚100Åとした。
なお、各半導体層の混晶組成は、電子供給層のＮ−InGa
AlAsは In0.52（AlXGa1-X）0.48As（ｘ＝0.75） チャネル層は In0.53Ga0.47As バリア層のノンドープのInGaAlAsは In0.52（AlXGa1-X）0.48As（ｘ＝0.75） とする。
AlAsは In0.52（AlXGa1-X）0.48As（ｘ＝0.75） チャネル層は In0.53Ga0.47As バリア層のノンドープのInGaAlAsは In0.52（AlXGa1-X）0.48As（ｘ＝0.75） とする。
次に、第１図（Ｂ）において、AuGe/Au等からなるソー
ス電極８およびドレイン電極９をアロイして（11,12が
アロイ領域）、チャネル層４に形成される２次元電子ガ
ス層にオーミック接触を形成する。また、キャップ層の
Ｎ型InGaAs層７のゲート形成部分を除去し、ゲート電
極、例えばAl10を形成する。
ス電極８およびドレイン電極９をアロイして（11,12が
アロイ領域）、チャネル層４に形成される２次元電子ガ
ス層にオーミック接触を形成する。また、キャップ層の
Ｎ型InGaAs層７のゲート形成部分を除去し、ゲート電
極、例えばAl10を形成する。
このように形成した半導体素子を77Kでホール測定した
結果、電子の移動度が８万cm2/Vsを得た。これは、従来
のバリアがない素子の移動度６万cm2/Vsに比較して30％
程度も改善されている。
結果、電子の移動度が８万cm2/Vsを得た。これは、従来
のバリアがない素子の移動度６万cm2/Vsに比較して30％
程度も改善されている。
このように、本実施例で、InGaAlAsバリア層３を追加す
る構成により、InGaAsチャネル層４の幅を狭くすること
は、量子力学的効果により、その中にできる上位のサブ
バンドのエネルギ間隔をを広げ、フェルミレベルより上
方に持ち上げてサブバンド間散乱を起こり難くする働き
をもつ。しかしながら、この量子効果を顕著に起こすた
めには、InGaAsチャネル層４の厚さを100Å〜200Å程度
とし、InGaAlAsバリア層３の厚さも200Å以上、特に500
Å以上にすることが望ましい。
る構成により、InGaAsチャネル層４の幅を狭くすること
は、量子力学的効果により、その中にできる上位のサブ
バンドのエネルギ間隔をを広げ、フェルミレベルより上
方に持ち上げてサブバンド間散乱を起こり難くする働き
をもつ。しかしながら、この量子効果を顕著に起こすた
めには、InGaAsチャネル層４の厚さを100Å〜200Å程度
とし、InGaAlAsバリア層３の厚さも200Å以上、特に500
Å以上にすることが望ましい。
第２図に本実施例におけるエネルギ・バンド・ダイアグ
ラムを示している。ECは伝導帯の底、EFはフェルミレベ
ルを示し、E0,E1…は量子準位を表す。破線a,bはそれぞ
れ量子準位E0,E1の電子の波動関数の拡がりを示す。バ
リア層３の形成によってチャネル層の幅が100Å程度ま
では、３角ポテンシャルの非対称な形状の関係で基底準
位E0はあまり影響を受けることがなく、そのエネルギ位
置は上昇しないから、２次元電子の濃度は減少しない。
これに対して、２番目以上の量子準位E1…はチャネル層
４の幅が狭くなることによって上昇し、フェルミレベル
EF以上に持ち上げることが可能である。したがって、サ
ブバンド間の散乱がなくなり、電子の移動度の低下がな
くなる。
ラムを示している。ECは伝導帯の底、EFはフェルミレベ
ルを示し、E0,E1…は量子準位を表す。破線a,bはそれぞ
れ量子準位E0,E1の電子の波動関数の拡がりを示す。バ
リア層３の形成によってチャネル層の幅が100Å程度ま
では、３角ポテンシャルの非対称な形状の関係で基底準
位E0はあまり影響を受けることがなく、そのエネルギ位
置は上昇しないから、２次元電子の濃度は減少しない。
これに対して、２番目以上の量子準位E1…はチャネル層
４の幅が狭くなることによって上昇し、フェルミレベル
EF以上に持ち上げることが可能である。したがって、サ
ブバンド間の散乱がなくなり、電子の移動度の低下がな
くなる。
以上のように本発明によれば、InGaAs系のHEMTにおい
て、サブバンド間散乱により電子の移動度が低下する欠
点を改善することができ、それにより、高２次元電子濃
度と高移動度を兼ね備えたInGaAs系のHEMTを実現するこ
とが可能となる。
て、サブバンド間散乱により電子の移動度が低下する欠
点を改善することができ、それにより、高２次元電子濃
度と高移動度を兼ね備えたInGaAs系のHEMTを実現するこ
とが可能となる。
第１図（Ａ），（Ｂ）は本発明の実施例としての半導体
装置の製造工程における要部断面構成図、 第２図は本発明の実施例HEMTのヘテロ接合界面部分のエ
ネルギバンドダイアグラム、 第３図は従来例のHEMTのヘテロ接合界面部分のエネルギ
バンドダイアグラムである。 １……InP基板 ２……InGaAsバッファ層 ３……InGaAlAsバリア層 ４……InGaAsチャネル層 ５……ノンドープInGaAlAs層 ６……Ｎ−InGaAlAs層 ７……Ｎ−InGaAsキャップ層 ８……ソース電極 ９……ドレイン電極 10……ゲート電極 11,12……アロイ領域
装置の製造工程における要部断面構成図、 第２図は本発明の実施例HEMTのヘテロ接合界面部分のエ
ネルギバンドダイアグラム、 第３図は従来例のHEMTのヘテロ接合界面部分のエネルギ
バンドダイアグラムである。 １……InP基板 ２……InGaAsバッファ層 ３……InGaAlAsバリア層 ４……InGaAsチャネル層 ５……ノンドープInGaAlAs層 ６……Ｎ−InGaAlAs層 ７……Ｎ−InGaAsキャップ層 ８……ソース電極 ９……ドレイン電極 10……ゲート電極 11,12……アロイ領域
Claims (2)
- 【請求項１】化合物半導体基板上にInGaAlAsからなる第
１の半導体層、InGaAsからなるチャネル層及びＮ型のIn
GaAlAs層を含む電子供給層を順次積層した構造の高電子
移動度半導体装置であって、前記チャネル層の膜厚は、
該チャネル層と電子供給層との界面部に生成される量子
井戸中に形成される複数のサブバンドのうち基底量子準
位のみがフェルミレベルよりも低いエネルギ準位となる
ような十分薄い厚みを有することを特徴とする半導体装
置。 - 【請求項２】前記チャネル層の厚さが200Å乃至それ以
下であることを特徴とする特許請求の範囲第１項記載の
半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61162723A JPH07120791B2 (ja) | 1986-07-10 | 1986-07-10 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61162723A JPH07120791B2 (ja) | 1986-07-10 | 1986-07-10 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6317563A JPS6317563A (ja) | 1988-01-25 |
| JPH07120791B2 true JPH07120791B2 (ja) | 1995-12-20 |
Family
ID=15760050
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61162723A Expired - Fee Related JPH07120791B2 (ja) | 1986-07-10 | 1986-07-10 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07120791B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7616282B2 (en) | 1995-11-17 | 2009-11-10 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display and method of driving same |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2873583B2 (ja) * | 1989-05-10 | 1999-03-24 | 富士通株式会社 | 高速半導体装置 |
| JP4822667B2 (ja) * | 2004-01-23 | 2011-11-24 | Ｏｋｉセミコンダクタ株式会社 | 半導体素子及びその製造方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61110469A (ja) * | 1984-11-02 | 1986-05-28 | Sumitomo Electric Ind Ltd | 半導体電界効果トランジスタ |
| JPS61174674A (ja) * | 1985-01-28 | 1986-08-06 | Sumitomo Electric Ind Ltd | 電界効果トランジスタ |
-
1986
- 1986-07-10 JP JP61162723A patent/JPH07120791B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7616282B2 (en) | 1995-11-17 | 2009-11-10 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display and method of driving same |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6317563A (ja) | 1988-01-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2822547B2 (ja) | 高電子移動度トランジスタ | |
| US5705827A (en) | Tunnel transistor and method of manufacturing same | |
| JP2676442B2 (ja) | ヘテロ接合電界効果トランジスタおよびその製造方法 | |
| US5105241A (en) | Field effect transistor | |
| JPH0831596B2 (ja) | 半導体装置 | |
| JP2914049B2 (ja) | ヘテロ接合を有する化合物半導体基板およびそれを用いた電界効果トランジスタ | |
| JPH07118531B2 (ja) | ホットエレクトロン・ユニポーラ・トランジスタ | |
| JP3141838B2 (ja) | 電界効果トランジスタ | |
| JPH0770743B2 (ja) | 共鳴トンネリングバリア構造デバイス | |
| US4903091A (en) | Heterojunction transistor having bipolar characteristics | |
| JPH088353B2 (ja) | 二次元ヘテロ接合素子 | |
| WO2002080284A1 (en) | Negative-resistance field-effect device | |
| US5466955A (en) | Field effect transistor having an improved transistor characteristic | |
| JP3301888B2 (ja) | 電界効果型半導体装置 | |
| JPH07142706A (ja) | ヘテロ接合半導体装置の製造方法およびヘテロ接合半導体装置 | |
| EP0247667B1 (en) | Hot charge-carrier transistors | |
| US4797722A (en) | Hot charge-carrier transistors | |
| JP2811753B2 (ja) | 速度変調型電界効果トランジスタ | |
| JP3021894B2 (ja) | ヘテロ接合電界効果トランジスタ | |
| JPH0543178B2 (ja) | ||
| JP3625954B2 (ja) | 高電子移動度トランジスタ | |
| JPS6317563A (ja) | 半導体装置 | |
| JP2856323B2 (ja) | 半導体装置 | |
| JPH04298050A (ja) | 歪付キャリア供給層を有するヘテロ構造素子 | |
| JP2761211B2 (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |