JPS6317563A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS6317563A JPS6317563A JP61162723A JP16272386A JPS6317563A JP S6317563 A JPS6317563 A JP S6317563A JP 61162723 A JP61162723 A JP 61162723A JP 16272386 A JP16272386 A JP 16272386A JP S6317563 A JPS6317563 A JP S6317563A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- ingaas
- undoped
- electron supply
- channel layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
- H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having two-dimensional [2D] charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
- H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
- H10D30/473—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having confinement of carriers by multiple heterojunctions, e.g. quantum well HEMT
Landscapes
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
Ｎ ＩｎＧａＡＡ’Ａｓ／ＩｎＧａＡａ系ＨＥＭＴに
おいて、電子供給層となるＮ ＩｎＧａＡＪＡａ層の
他にＩｎＧａＡｓチャネル層を挾んで非ドープＩｎＧａ
ＡＪＡｓ層を形成し死生導体装置であシ、サブバンド間
散乱によるキャリアの移動度の低下を防止する。
おいて、電子供給層となるＮ ＩｎＧａＡＪＡａ層の
他にＩｎＧａＡｓチャネル層を挾んで非ドープＩｎＧａ
ＡＪＡｓ層を形成し死生導体装置であシ、サブバンド間
散乱によるキャリアの移動度の低下を防止する。
本発明は、Ｉ ｎＧａＡｓ ／ Ｎ −Ｉ ｎＧａＡＪ
Ａｍ系ＨＥＭＴに係り、特に、サブバンド間でのキャリ
アの散乱による２次元電子ガスの移動度の低下を防止す
る構造に関する。本発明の素子は、高速増幅素子、或い
は高速スイッチング素子等に適用される。
Ａｍ系ＨＥＭＴに係り、特に、サブバンド間でのキャリ
アの散乱による２次元電子ガスの移動度の低下を防止す
る構造に関する。本発明の素子は、高速増幅素子、或い
は高速スイッチング素子等に適用される。
ＨＥＭＴ等のへテロ接合を利用しヘテロ界面に生成され
る２次元電子ガスを利用した半導体素子は、高速動作の
ためにより高い電子移動度および高い電子濃度が要求さ
れている。
る２次元電子ガスを利用した半導体素子は、高速動作の
ためにより高い電子移動度および高い電子濃度が要求さ
れている。
従来へテロ接合を利用した半導体素子（例えばＨＥＭＴ
）は、ヘテロ界面に生成される２次元電子ガスが高移
動度になることを利用して、高速デバイスに使用されて
いる。そして、より高速な素子を得るために更に高濃度
の２次元電子ガス濃度が要求されている。しかしながら
、２次元電子ガス濃度には、その材料系に固有の限界値
がある。その点、ＩｎＧａＡｓ ／ Ｎ −Ｉ ｎＧａ
Ａｓ層ａ系は、２つの半導体の電子親和力の差が最大で
約０．５５ ｅＶと大きくとれ、ＧａＡｓ系に比べて、
２次元電子ガス濃度が高いという利点があることから、
研究が行われている。
）は、ヘテロ界面に生成される２次元電子ガスが高移
動度になることを利用して、高速デバイスに使用されて
いる。そして、より高速な素子を得るために更に高濃度
の２次元電子ガス濃度が要求されている。しかしながら
、２次元電子ガス濃度には、その材料系に固有の限界値
がある。その点、ＩｎＧａＡｓ ／ Ｎ −Ｉ ｎＧａ
Ａｓ層ａ系は、２つの半導体の電子親和力の差が最大で
約０．５５ ｅＶと大きくとれ、ＧａＡｓ系に比べて、
２次元電子ガス濃度が高いという利点があることから、
研究が行われている。
ところが、ＩｎＧａＡｓ系のＨＥＭＴでは、２次元電子
ガス濃度が高いという利点がある一方で、電子かへテロ
界面に形成される量子井戸の多くのサブバンドを専有す
るために、サブバンド間散乱を起こし、移動度が低下し
てしまうという欠点があった。
ガス濃度が高いという利点がある一方で、電子かへテロ
界面に形成される量子井戸の多くのサブバンドを専有す
るために、サブバンド間散乱を起こし、移動度が低下し
てしまうという欠点があった。
この現象を第３図によシ説明する。第３図は従来のＨＥ
ＭＴのへテロ界面部分のエネルギ・バンド・ダイアグラ
ムである。図中、３１は非ドープのＩｎＧａＡｓチャネ
ル層であり、３２ 、３３は電子供給層のＩｎＧａＡｓ
層であシ、３２の部分は非ドープで、おの部分はＮ型不
純物でドープされている。そして、Ｅｃと指示するのは
伝導帯の底、Ｅｒがフェルミレベルである。電子親和力
が小さく電子供給層となるＩｎＡＡ’Ａｇ層（３２）と
、チャネル層の非ドープのＩ ｎＧａＡｓ層（３１）と
のへテロ界面に３角ポテンシャル井戸が形成される。３
角ポテンシャル井戸は図示のように非対称で、チャネル
層内においてへテロ界面から離れるにつれて広がった形
状になっている。この３角ポテンシャル井戸内には、多
数の量子準位Ｅｏ、 ＆、 Ｅｘ・・・・・・が形成さ
れ、フェルミレベルよシ下の準位を電子が占めるサブバ
ンドが形成される。それゆえ、フェルミレベルよシ下に
多数の準位を占める電子が存在する場合に、サブバンド
間の散乱が多くなり、電子の移動度を低下させることに
なる。
ＭＴのへテロ界面部分のエネルギ・バンド・ダイアグラ
ムである。図中、３１は非ドープのＩｎＧａＡｓチャネ
ル層であり、３２ 、３３は電子供給層のＩｎＧａＡｓ
層であシ、３２の部分は非ドープで、おの部分はＮ型不
純物でドープされている。そして、Ｅｃと指示するのは
伝導帯の底、Ｅｒがフェルミレベルである。電子親和力
が小さく電子供給層となるＩｎＡＡ’Ａｇ層（３２）と
、チャネル層の非ドープのＩ ｎＧａＡｓ層（３１）と
のへテロ界面に３角ポテンシャル井戸が形成される。３
角ポテンシャル井戸は図示のように非対称で、チャネル
層内においてへテロ界面から離れるにつれて広がった形
状になっている。この３角ポテンシャル井戸内には、多
数の量子準位Ｅｏ、 ＆、 Ｅｘ・・・・・・が形成さ
れ、フェルミレベルよシ下の準位を電子が占めるサブバ
ンドが形成される。それゆえ、フェルミレベルよシ下に
多数の準位を占める電子が存在する場合に、サブバンド
間の散乱が多くなり、電子の移動度を低下させることに
なる。
本発明は、チャネル層を構成するＩ ｎＧａＡｓ層でな
る第１の半導体層が、Ｎ型のＩｎＧａＡｓＡｓ層を含む
電子供給層となる第２の半導体層と、バリア層を構成す
る非ドープのＩｎＧａＡＪｆＡｓ層でなる第３の半導体
層で挾まれた構造を有することを特徴とする半導体装置
を提供するもので６る。
る第１の半導体層が、Ｎ型のＩｎＧａＡｓＡｓ層を含む
電子供給層となる第２の半導体層と、バリア層を構成す
る非ドープのＩｎＧａＡＪｆＡｓ層でなる第３の半導体
層で挾まれた構造を有することを特徴とする半導体装置
を提供するもので６る。
上記において、ＩｎＧａＡｓチャネル層を挾み込む形に
基板側にＩｎＡＪＡｓバリアを挿入すると、基底準位Ｅ
、に影響を与えることなく、次のＥ１以上のサブバンド
をフェルミレベルより上に持ち上げることができる。こ
れは、バリアの量子力学的効果である。
基板側にＩｎＡＪＡｓバリアを挿入すると、基底準位Ｅ
、に影響を与えることなく、次のＥ１以上のサブバンド
をフェルミレベルより上に持ち上げることができる。こ
れは、バリアの量子力学的効果である。
一般にポテンシャルの井戸の幅が比較的広い場合には、
量子力学的効果が小さく各量子準位は比較的に低く、近
接しているが、チャネル層の幅が狭くなるにつれて、量
子力学的効果が顕著になり、基底準位を含む各量子準位
のエネルギ位置が高くなると共に、相互の離散の程度が
大きくなることは良く知られていることである。ところ
が、第３図のような、非対称な３角ポテンシャル井戸に
おいては、基底準位Ｅｏはバリア層を形成しても比較的
影響を受けにくいが、上の準位はバリア層の形成による
影響を強く受けることになる。そのため、バリアの形成
によシ、上方の量子準位Ｅｌ、 Ｅｇ・・・・・・のエ
ネルギ位置が上昇する一方、基底準位Ｅ。
量子力学的効果が小さく各量子準位は比較的に低く、近
接しているが、チャネル層の幅が狭くなるにつれて、量
子力学的効果が顕著になり、基底準位を含む各量子準位
のエネルギ位置が高くなると共に、相互の離散の程度が
大きくなることは良く知られていることである。ところ
が、第３図のような、非対称な３角ポテンシャル井戸に
おいては、基底準位Ｅｏはバリア層を形成しても比較的
影響を受けにくいが、上の準位はバリア層の形成による
影響を強く受けることになる。そのため、バリアの形成
によシ、上方の量子準位Ｅｌ、 Ｅｇ・・・・・・のエ
ネルギ位置が上昇する一方、基底準位Ｅ。
との離散の程度が大きくなる。その結果、量子準位Ｅｌ
、Ｅ２・・・・・・をフェルミレベルよシ高くすること
が可能となシ、電子がこれら上位の準位を占めることを
なくすることができ、サブバンド間散乱による電子の移
動度の低下を防止することができる。
、Ｅ２・・・・・・をフェルミレベルよシ高くすること
が可能となシ、電子がこれら上位の準位を占めることを
なくすることができ、サブバンド間散乱による電子の移
動度の低下を防止することができる。
計算の結果、チャネル層のＩｎＧａＡｓの厚さは２００
＾程度ないし、これ以下にしなくてはならないことが判
った。チャネル層の厚さの下限は、余り薄くすると、基
底準位Ｅｏが上がってしまい、２次元電子濃度が低下す
ることから、高２次元電子濃度を求める場合おのずから
限界があフ、数十λ程度以上であることが望ましい。ま
た、バリア層の厚さはキャリアのトンネルをなくす関係
で２００ Ｘ以上、特にｓｏｏ Ｘ以上が望ましい。
＾程度ないし、これ以下にしなくてはならないことが判
った。チャネル層の厚さの下限は、余り薄くすると、基
底準位Ｅｏが上がってしまい、２次元電子濃度が低下す
ることから、高２次元電子濃度を求める場合おのずから
限界があフ、数十λ程度以上であることが望ましい。ま
た、バリア層の厚さはキャリアのトンネルをなくす関係
で２００ Ｘ以上、特にｓｏｏ Ｘ以上が望ましい。
第１図に本発明の一実施例の半導体装置の製造工程にお
ける要部断面構成を示す。
ける要部断面構成を示す。
第１図（Ａ）において、１は半導体絶縁性ＩｎＰ基板で
、その上に頴に次の層をＭＢＥ（分子線エピタキシャル
成長法）で形成する。
、その上に頴に次の層をＭＢＥ（分子線エピタキシャル
成長法）で形成する。
２ ： ＩｎＧａＡａバッファ層で膜厚０．３μｍ３
： ＩｎＧａＡｓ３９７層で非ドープし、膜厚０．１μ
ｍ４：チャネル層で非ドープのＩｎＧａＡｓからなシ、
その膜厚は１２０人に形成した。
： ＩｎＧａＡｓ３９７層で非ドープし、膜厚０．１μ
ｍ４：チャネル層で非ドープのＩｎＧａＡｓからなシ、
その膜厚は１２０人に形成した。
５．６：電子供給層のＩｎＧａＡｓ層で、５の層は非ド
ープとし、膜厚１００Ｘ、６の層はＮ型不純物でドープ
し、ドーピング濃度Ｎａ ＝ Ｉ Ｘ １０”ｃｍ−’
で膜厚４００Ｘとした。
ープとし、膜厚１００Ｘ、６の層はＮ型不純物でドープ
し、ドーピング濃度Ｎａ ＝ Ｉ Ｘ １０”ｃｍ−’
で膜厚４００Ｘとした。
７：キャップ層のＮ型Ｉ ｎＧａＡａ層でドーピング濃
度Ｎｄ ＝ Ｉ Ｘ １０”ｃｍ−”で膜厚１００Ｘと
した。
度Ｎｄ ＝ Ｉ Ｘ １０”ｃｍ−”で膜厚１００Ｘと
した。
なお、各半導体層の混晶組成は、電子供給層のＮ Ｉ
ｎＧａＡｌＡｓは Ｉｎ０．、、（ＡＩｘＧａ、−エ））、４ｇＡａ （
ｘ＝０．７５）チャネル層は Ｉｎ１１．５１１” ０．４７Ａ８ バリア層の非ドープのＩｎＧａＡＪＡｓは工ｎＯ，！！
（Ａ’ｚ”１−１）。、４ｇＡｊ （ｘ＝＝０．７５
）とする。
ｎＧａＡｌＡｓは Ｉｎ０．、、（ＡＩｘＧａ、−エ））、４ｇＡａ （
ｘ＝０．７５）チャネル層は Ｉｎ１１．５１１” ０．４７Ａ８ バリア層の非ドープのＩｎＧａＡＪＡｓは工ｎＯ，！！
（Ａ’ｚ”１−１）。、４ｇＡｊ （ｘ＝＝０．７５
）とする。
次に、第１図（Ｂ）において、ＡｕＧｅ／Ａｕ等から表
るソース電極８およびドレイン電極９をアロイして（１
１、１２がアロイ領域）、チャネル層４に形成される２
次元電子ガス層にオーミック接触を形成する。また、キ
ャップ層のＮ型ＩｎＧａＡａ層、７のゲート形成部分を
除去し、ゲート電衡、例えばＡ１１０を形成する。
るソース電極８およびドレイン電極９をアロイして（１
１、１２がアロイ領域）、チャネル層４に形成される２
次元電子ガス層にオーミック接触を形成する。また、キ
ャップ層のＮ型ＩｎＧａＡａ層、７のゲート形成部分を
除去し、ゲート電衡、例えばＡ１１０を形成する。
このように形成した半導体素子を７７ Ｋでホール測定
した結果、電子の移動度が８万ａｍ ／Ｖｓを得た。こ
れは、従来のバリアがない素子の移動度６万ａｍ２／
Ｖ！Ｉに比較して３０％程度も改善されている。
した結果、電子の移動度が８万ａｍ ／Ｖｓを得た。こ
れは、従来のバリアがない素子の移動度６万ａｍ２／
Ｖ！Ｉに比較して３０％程度も改善されている。
このように、本実施例で、バリア層３を追加する構成に
より、チャネル層のＩｎＧａＡａ層４０幅を狭くするこ
とは、量子力学的効果により、その中にできる上位のサ
ブバンドのエネルギ間隔を広げ、フェルミレベルよシ上
方に持ち上げてサブノくノド間散乱を起こり難くする働
きをもつ。しかしながら、この量子効果を顕著に起こす
ためには、ＩｎＧ ａ Ａ ｓチ“ネル層４の厚すヲ１
００Ｘ〜２００Ｘ程度とし、バリア層３の厚さも２００
Å以上、特に５００人以上にすることが望ましい。
より、チャネル層のＩｎＧａＡａ層４０幅を狭くするこ
とは、量子力学的効果により、その中にできる上位のサ
ブバンドのエネルギ間隔を広げ、フェルミレベルよシ上
方に持ち上げてサブノくノド間散乱を起こり難くする働
きをもつ。しかしながら、この量子効果を顕著に起こす
ためには、ＩｎＧ ａ Ａ ｓチ“ネル層４の厚すヲ１
００Ｘ〜２００Ｘ程度とし、バリア層３の厚さも２００
Å以上、特に５００人以上にすることが望ましい。
第２図に本実施例におけるエネルギ・バンドダイアグラ
ムを示している。Ｅｃは伝導帯の底、ＥＦはフェルミレ
ベルを示し、Ｅｏ、 Ｅｔ・・・・・・は量子準位を表
す。破線ａ＋ｂはそれぞれ量子準位Ｅｏ。
ムを示している。Ｅｃは伝導帯の底、ＥＦはフェルミレ
ベルを示し、Ｅｏ、 Ｅｔ・・・・・・は量子準位を表
す。破線ａ＋ｂはそれぞれ量子準位Ｅｏ。
Ｅｌの電子の波動関数の拡が９を示す。バリア層３の形
成によってチャネル層の幅が１００ Ｘ程度までは、３
角ポテンシヤルの非対称な形状の関係で基底準位Ｅｏは
あまシ影響を受けることがなく、そのエネルギ位置は上
昇しないから、２次元電子の濃度は減少しない。これに
対して、２番目以上の量子準位Ｅ１・・・・・・はチャ
ネル層４の幅が狭くなることによって上昇し、フェルミ
レベルＥＦ以上に持ち上げることが可能である。したが
って、サブバンド間の散乱がなくなり、電子の移動度の
低下がなくなる。
成によってチャネル層の幅が１００ Ｘ程度までは、３
角ポテンシヤルの非対称な形状の関係で基底準位Ｅｏは
あまシ影響を受けることがなく、そのエネルギ位置は上
昇しないから、２次元電子の濃度は減少しない。これに
対して、２番目以上の量子準位Ｅ１・・・・・・はチャ
ネル層４の幅が狭くなることによって上昇し、フェルミ
レベルＥＦ以上に持ち上げることが可能である。したが
って、サブバンド間の散乱がなくなり、電子の移動度の
低下がなくなる。
以上のように本発明によれば、ＩｎＧａＡｓ系のＨＥＭ
Ｔにおいて、サブバンド間散乱によシミ子の移動度が低
下する欠点を改善することができ、それにより、高２次
元電子濃度と高移動度を兼ね備えたＩ ｎＧａＡｓ系の
ＨＥＭＴを実現することが可能となる。
Ｔにおいて、サブバンド間散乱によシミ子の移動度が低
下する欠点を改善することができ、それにより、高２次
元電子濃度と高移動度を兼ね備えたＩ ｎＧａＡｓ系の
ＨＥＭＴを実現することが可能となる。
第１図（Ａ） 、 （Ｂ）は本発明の実施例の半導体装
置の工程断面図、 第２図は本発明の実施例のエネルギ・バンド・ダイアグ
ラム、 第３図は従来例の半導体装置の断面図である。 １・・・ＩｎＰ基板
置の工程断面図、 第２図は本発明の実施例のエネルギ・バンド・ダイアグ
ラム、 第３図は従来例の半導体装置の断面図である。 １・・・ＩｎＰ基板
Claims (2)
- （１）チャネル層を構成するＩｎＧａＡｓ層でなる第１
の半導体層が、Ｎ型のＩｎＧａＡｌＡｓ層を含む電子供
給層となる第２の半導体層と、バリア層を構成する非ド
ープのＩｎＧａＡｌＡｓ層でなる第３の半導体層で挾ま
れた構造を有することを特徴とする半導体装置。 - （２）前記チャネル層の厚さが２００Å乃至それ以下で
あることを特徴とする特許請求の範囲第１項記載の半導
体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61162723A JPH07120791B2 (ja) | 1986-07-10 | 1986-07-10 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61162723A JPH07120791B2 (ja) | 1986-07-10 | 1986-07-10 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6317563A true JPS6317563A (ja) | 1988-01-25 |
| JPH07120791B2 JPH07120791B2 (ja) | 1995-12-20 |
Family
ID=15760050
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61162723A Expired - Fee Related JPH07120791B2 (ja) | 1986-07-10 | 1986-07-10 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07120791B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5170230A (en) * | 1989-05-10 | 1992-12-08 | Fujitsu Limited | Semiconductor device and production method thereof |
| US7608864B2 (en) * | 2004-01-23 | 2009-10-27 | Oki Semiconductor Co., Ltd. | High electron mobility transistor with mesa structure and reduced gate leakage current |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09146108A (ja) | 1995-11-17 | 1997-06-06 | Semiconductor Energy Lab Co Ltd | 液晶表示装置およびその駆動方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61110469A (ja) * | 1984-11-02 | 1986-05-28 | Sumitomo Electric Ind Ltd | 半導体電界効果トランジスタ |
| JPS61174674A (ja) * | 1985-01-28 | 1986-08-06 | Sumitomo Electric Ind Ltd | 電界効果トランジスタ |
-
1986
- 1986-07-10 JP JP61162723A patent/JPH07120791B2/ja not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61110469A (ja) * | 1984-11-02 | 1986-05-28 | Sumitomo Electric Ind Ltd | 半導体電界効果トランジスタ |
| JPS61174674A (ja) * | 1985-01-28 | 1986-08-06 | Sumitomo Electric Ind Ltd | 電界効果トランジスタ |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5170230A (en) * | 1989-05-10 | 1992-12-08 | Fujitsu Limited | Semiconductor device and production method thereof |
| US7608864B2 (en) * | 2004-01-23 | 2009-10-27 | Oki Semiconductor Co., Ltd. | High electron mobility transistor with mesa structure and reduced gate leakage current |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07120791B2 (ja) | 1995-12-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5081511A (en) | Heterojunction field effect transistor with monolayers in channel region | |
| US5023674A (en) | Field effect transistor | |
| US5105241A (en) | Field effect transistor | |
| JP2001085671A (ja) | 電界効果型半導体装置 | |
| US4903091A (en) | Heterojunction transistor having bipolar characteristics | |
| JP3301888B2 (ja) | 電界効果型半導体装置 | |
| JPS6317563A (ja) | 半導体装置 | |
| JPH07142706A (ja) | ヘテロ接合半導体装置の製造方法およびヘテロ接合半導体装置 | |
| JPS63278277A (ja) | 化合物半導体装置 | |
| JPH11214676A (ja) | 半導体装置 | |
| JPH0543178B2 (ja) | ||
| JPH0511656B2 (ja) | ||
| JP3021894B2 (ja) | ヘテロ接合電界効果トランジスタ | |
| JP2921835B2 (ja) | ヘテロ接合型電界効果トランジスタ | |
| JPH04277680A (ja) | トンネルトランジスタ及びその製造方法 | |
| JP3054216B2 (ja) | 半導体装置 | |
| JPS6276565A (ja) | 電界効果型トランジスタ | |
| JPH06252176A (ja) | 高電子移動度トランジスタ | |
| JP2695832B2 (ja) | ヘテロ接合型電界効果トランジスタ | |
| JPH09283745A (ja) | 高電子移動度トランジスタ | |
| JPH06252175A (ja) | 高電子移動度トランジスタ | |
| JPH04214637A (ja) | 半導体装置 | |
| JPH04280640A (ja) | 電界効果トランジスタ及びその製造方法 | |
| JPH01107578A (ja) | 高電子移動度電界効果トランジスタ | |
| JPH04214638A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |